KR100817630B1 - 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 - Google Patents
알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR100817630B1 KR100817630B1 KR1020060034067A KR20060034067A KR100817630B1 KR 100817630 B1 KR100817630 B1 KR 100817630B1 KR 1020060034067 A KR1020060034067 A KR 1020060034067A KR 20060034067 A KR20060034067 A KR 20060034067A KR 100817630 B1 KR100817630 B1 KR 100817630B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- transparent conductive
- metal film
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 33
- 239000002184 metal Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 168
- 229910001339 C alloy Inorganic materials 0.000 claims abstract description 28
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 20
- 239000010953 base metal Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 14
- RQMIWLMVTCKXAQ-UHFFFAOYSA-N [AlH3].[C] Chemical compound [AlH3].[C] RQMIWLMVTCKXAQ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 40
- 238000009832 plasma treatment Methods 0.000 claims description 28
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 7
- 229910052779 Neodymium Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052758 niobium Inorganic materials 0.000 claims description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008569 process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법을 개시한다. 개시된 본 발명의 방법은, 기판 상에 Al-C 합금 베이스 금속으로 이루어지며 단일막 구조를 갖는 금속막을 형성하는 단계; 상기 금속막 상부에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 금속막의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 노출된 금속막 표면에 발생된 산화막이 제거되도록 그 표면을 플라즈마 처리하여 단계; 및 상기 플라즈마 처리된 금속막 부분을 포함한 절연막 상에 투명 도전막을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
도 1은 종래 기술에 따른 박막트랜지스터 액정표시장치의 어레이 기판을 도시한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법을 설명하기 위한 공정별 단면도.
도 3a 및 도 3b는 플라즈마 처리 유무에 따른 Al-C-Ni막과 ITO막의 계면 상태를 나타내는 TEM 단면사진.
(도면의 주요 부분에 대한 부호의 설명)
21 : 유리기판 22 : 게이트 전극
23 : 게이트 절연막 24 : 채널층
25 : 오믹층 26a : 소오스 전극
26b : 드레인 전극 27 : 보호막
28 : 화소전극
본 발명은 특허법 제30조 제1항에 의거 동일 발명자 및 동일 출원인에 의하여 제12차 IDW(International Display Workshop)에 2005년 12월 8일자로 공개된 "Application of ACX(Al-C-Ni) Alloy with Low Resistivity for Single Gate Layer"라는 제목의 논문을 근거하여 출원하는 것이다.
본 발명은 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법에 관한 것으로, 특히, 알루미늄 계열의 합금막과 투명 도전막 간의 콘택 특성을 개선할 수 있는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시장치는 CRT(Cathode-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성을 갖고, 아울러, 고화소수에 적합하기 때문에, CRT에 필적할만한 표시화면의 고화질화 및 대형화 등을 실현하고 있다.
이러한 TFT-LCD는 일반적으로 TFT 및 화소전극이 형성된 어레이 기판과, 컬러필터 및 상대전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조이며, 경우에 따라, 상기 상대전극은 컬러필터 기판이 아닌 어레이 기판에 형성될 수도 있다.
도 1은 종래 기술에 따른 TFT-LCD의 어레이 기판을 도시한 단면도로서, 이를 참조하여, 어레이 기판의 제조방법을 설명하면 다음과 같다.
먼저, 투명성 절연 기판, 예컨대, 유리기판(1) 상에 배선용 금속막을 형성한 후, 상기 배선용 금속막을 패터닝하여 게이트 전극(2)을 포함한 게이트 라인(도시안됨)을 형성한다. 그런 다음, 상기 게이트 라인을 덮도록 유리기판(1)의 전면 상에 게이트 절연막(3)을 형성한다.
이어서, 상기 게이트 전극(2) 상부의 게이트 절연막(3) 부분 상에 비도핑된 비정질실리콘층으로 이루어진 채널층(4)을 형성하고, 상기 채널층(4) 상에 도핑된 비정질실리콘층으로 이루어진 오믹층(5)을 형성한다.
다음으로, 상기 오믹층(5) 상에 배선용 금속막을 형성한 후, 상기 배선용 금속막을 패터닝하여 오믹층(5) 상의 소오스 전극(6a)과 드레인 전극(6b)을 포함하는 데이터 라인(도시안됨)을 형성한다. 그 결과, TFT가 구성된다.
그런 후, 상기 소오스 전극(6a)과 드레인 전극(6b)을 포함하는 데이터 라인(도시안됨)을 덮도록 결과물 상에 보호막(7)을 형성하고, 상기 보호막(7)을 식각하여 소오스 전극(6a)의 일부를 노출시키는 콘택홀(H)을 형성한다.
이때, 도시되지는 않았지만, 상기 보호막(7) 식각시 유리기판(1)의 외곽부에서는 보호막(7) 및 게이트 절연막(3)이 식각되어 게이트 라인의 패드부 및 데이터 라인의 패드부를 각각 노출시키는 또 다른 콘택홀들이 형성된다.
다음으로, 상기 보호막(7) 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)막과 같은 투명 도전막으로 이루어지고 소오스 전극(6a)과 콘택되는 화소전극(8)을 형성함과 아울러 게이트 패드 및 데이터 패드와 콘택되는 투명 도전 패턴을 형성한다.
이후, 도시하지는 않았지만, 공지된 후속 공정을 차례로 수행하여 TFT-LCD의 어레이 기판을 제조한다.
그런데, 상기와 같은 어레이 기판을 갖는 TFT-LCD의 대면적화 및 품위향상을 실현하기 위해서는 배선(게이트 라인, 데이터 라인, 소오스 전극, 드레인 전극)의 신호 지연 현상을 억제하기 위한 저저항 배선 재료의 사용이 요구된다.
한편, 저저항 배선 재료를 액정표시장치의 제조공정에 적용하기 위해서는 배선 형성을 위한 식각 공정, 즉, 패터닝 공정과 고온 공정에서의 물리적·기계적 안정성, 그리고, ITO 또는 IZO막과의 콘택 특성이 고려되어야 한다.
현재, 저저항 전도성 특성, 공정의 안정성 및 제조 단가 등을 고려하여, 액정표시장치의 메인(main) 배선 재료로서 전기 전도도가 우수한 Al 또는 Al 합금(alloy)을 사용하고 있다. 그러나, 상기 Al 또는 Al 합금(alloy)의 경우 그 자체만으로는 ITO 또는 IZO막와 안정적인 콘택 확보가 어렵고, 또한, 대기(air) 중에 노출되면 쉽게 산화되는 문제를 갖고 있다.
이에, Al 또는 Al 합금(alloy) 하부 또는 상부에 콘택 특성 향상 및 산화 방지를 위한 버퍼막(buffer layer) 및 캡핑막(capping layer), 예컨대, Mo, Cr 또는 MoW 막 등을 형성해주어야 한다. 이에 종래 액정표시장치의 배선용 금속막은 일반적으로 이중적층 구조(Mo/Al, Mo/AlNd, Al/Mo, AlNd/Mo, Cr/Al 등) 또는 삼중적층 구조(Mo/Al/Mo, Mo/AlNd/Mo, Ti/Al/Ti 등)를 갖는다.
그런데, 상기와 같이 버퍼막과 캡핑막 등이 추가되는 경우, 그로 인해 배선 저항이 증가할 뿐 아니라, 배선의 총두께가 증가되는 문제가 있다. 또한, 최소 두 개 이상이 막을 적층해야 하므로 공정이 복잡해지고, 이종 물질이 적층된 다층금속막의 패터닝시 균일한 패터닝 특성을 얻기 어렵다는 공정 상의 다양한 문제가 유발된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 알루미늄 계열의 배선용 금속막 형성시 버퍼막 및 캡핑막의 적용에 따른 저항 증가 및 공정상의 문제점들을 방지할 수 있는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법은, 기판 상에 Al-C 합금 베이스 금속으로 이루어지며 단일막 구조를 갖는 금속막을 형성하는 단계; 상기 금속막 상부에 절연막을 형성하는 단계; 상기 절연막을 식각하여 상기 금속막의 일부를 노출시키는 콘택홀을 형성하는 단계; 상기 노출된 금속막 표면에 발생된 산화막이 제거되도록 그 표면을 플라즈마 처리하여 단계; 및 상기 플라즈마 처리된 금속막 부분을 포함한 절연막 상에 투명 도전막을 형성하는 단계; 를 포함한다.
여기서, 상기 금속막은 Al-C 합금에 Ni, Nb, Nd, Co 및 Mo로 구성된 그룹으로부터 선택되는 적어도 한가지 이상의 불순물이 첨가된 금속막, 예컨대, 순수 Al 금속에 C가 0.1∼0.5%(atomic%) 함유되고, Ni이 1∼5%(atomic%) 함유된 Al-C-Ni막ㅇ이다.
상기 플라즈마 처리하는 단계는 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 수행한다.
상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 조합 중에 어느 하나의 재질로 형성된다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법은, 투명성 절연 기판 상에 Al-C 합금 베이스의 단일막으로 이루어지며 게이트 전극을 포함함과 아울러 패드를 갖는 게이트 라인을 형성하는 단계; 상기 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 전극 상부의 게이트 절연막 부분 상에 채널층을 형성하는 단계; 상기 채널층을 포함한 게이트 절연막 상에 Al-C 합금 베이스의 단일막으로 이루어지며 박막트랜지스터를 구성하는 소오스 전극 및 드레인 전극을 포함함과 아울러 패드를 갖는 데이터 라인을 형성하는 단계; 상기 데이터 라인을 포함한 게이트 절연막 상에 보호막을 형성하는 단계; 상기 보호막 및 게이트 절연막을 식각하여 소오스 전극을 노출시키는 제1콘택홀을 형성함과 아울러 게이트 패드 및 데이터 패드를 노출시키는 제2콘택홀들을 형성하는 단계; 상기 제1 및 제2콘택홀에 의해 노출된 소오스 전극과 게이트 패드 및 데이터 패드 표면에 발생된 산화막이 제거되도록 그 표면을 플라즈마 처리하는 단계; 및 상기 보호막 상에 투명 도전막으로 이루어지고 소오스 전극과 콘택되는 화소전극을 형성함과 아울러 게이트 패드 및 데 이터 패드와 콘택되는 투명 도전 패턴을 형성하는 단계;를 포함한다.
여기서, 상기 Al-C 합금 베이스의 단일막은 순수 Al-C 합금에 Ni, Nb, Nd, Co 및 Mo로 구성된 그룹으로부터 선택되는 적어도 한가지 이상의 불순물이 첨가된 막이다.
상기 Al-C 합금 베이스의 단일막은 순수 Al 금속에 C가 0.1∼0.5%(atomic%) 함유되고, Ni이 1∼5%(atomic%) 함유된 Al-C-Ni막이다.
상기 플라즈마 처리하는 단계는 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 수행한다.
상기 CF4와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 300∼1500W의 소오스 파워를 인가하면서 CF4 및 O2를 각각 20∼100sccm 및 100∼600sccm 만큼 플로우시키면서 수행한다.
상기 SF6와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 50∼500W의 소오스 파워를 인가하면서 SF6 및 O2를 각각 50∼150sccm 및 500∼1500sccm 만큼 플로우시키면서 수행한다.
상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 조합 중에서 어느 하나의 재질로 형성된다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략히 설명하면, 본 발명에서는 배선 물질 로 순수 Al막에 C(carbon)을 첨가한 Al-C 합금 베이스 금속막을 사용하는데, 여기서, 상기 Al-C 합금 베이스 금속막은 순수 Al막에 비하여 결정입자 크기가 작고 입계를 통한 확산 이동이 억제된 합금막이다. 또한, 본 발명에서는 Al-C 합금의 내열성 및 내화학성이 개선되도록, 그리고, ITO와 같은 투명 도전막과의 콘택 특성이 향상되도록 Al-C 합금에 Ni, B, Nb, Nd, Co 및 Mo로 구성된 그룹으로부터 선택되는 적어도 한가지 이상의 불순물이 첨가된 합금막, 예컨대, Al-C-Ni막을 신호 배선용 금속막으로 적용한다. 그리고, 상기 Al-C-Ni막 상에 ITO와 같은 투명 도전막을 형성하기 전, 상기 Al-C-Ni막 표면에 존재하는 산화막이 제거되도록 플라즈마 처리를 진행함으로써, Al-C-Ni막과 투명 도전막(ITO 또는 IZO)과의 콘택 특성을 개선시킨다.
이때, 상기 Al-C-Ni막의 플라즈마 처리는 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 수행한다.
또한, 상기의 Al-C 합금 베이스 금속막 상의 투명 도전막 형성방법을 액정표시장치(TFT-LCD)의 어레이 기판 제조방법에 이용할 경우, TFT-LCD 어레이 기판의 게이트 패드, 데이터 패드 및 소오스/드레인 전극 등을 포함한 배선을 버퍼막이나 캡핑막을 별도로 형성하지 않고 Al-C 합금 베이스의 단일막으로 형성할 수 있어서, 버퍼막 및 캡핑막의 적용에 따른 저항 증가를 방지하고 증착 공정의 단순화를 실현할 수 있다.
그러므로, 본 발명의 방법을 따르면, 배선의 저항이 낮아 대면적화 및 품위향상에 유리한 TFT-LCD를 보다 단순한 공정으로 제조할 수 있다.
자세하게, 도 2a 내지 도 2c를 참조하여, 본 발명의 일 실시예에 따른 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법을 설명하도록 한다.
도 2a를 참조하면, 투명성 절연성 기판, 예컨대, 유리기판(21) 상에 Al-C-Ni막의 단일막으로 이루어지며 게이트 전극(22)을 포함함과 아울러 패드를 갖는 게이트 라인(도시안됨)을 형성하고, 상기 게이트 전극(22)을 덮도록 기판 전면 상에 게이트 절연막(23)을 형성한다.
그런 다음, 상기 게이트 전극(22) 상부의 게이트 절연막(23) 부분 상에 비도핑된 비정질실리콘막 재질의 채널층(24)과 도핑된 비정질실리콘막 재질의 오믹층(25)을 차례로 형성한다.
다음으로, 상기 채널층(24)을 포함한 게이트 절연막(23) 상에 Al-C-Ni막의 단일막으로 이루어지며 TFT를 구성하는 소오스 전극(26a) 및 드레인 전극(26b)을 포함함과 아울러 패드를 갖는 데이터 라인(도시안됨)을 형성한다.
그런 후, 상기 데이터 라인을 포함한 게이트 절연막(23) 상에 보호막(27)을 형성하고, 상기 보호막(27) 및 게이트 절연막(23)을 식각하여 소오스 전극(26a)을 노출시키는 제1콘택홀(H)을 형성함과 아울러 게이트 패드 및 데이터 패드를 노출시키는 제2콘택홀들(도시안됨)을 형성한다.
여기서, 상기 Al-C-Ni막은 C이 0.1∼0.5%(atomic%) 함유되고, Ni이 1∼5%(atomic%) 함유된 삼성분계 합금막으로서 순수 Al막에 비해 내열성 및 내화학성이 우수하기 때문에 후속 열공정시 배선의 특정 부분이 부풀어 오르는 힐락(hillock)과 같은 문제가 유발되지 않을 뿐 아니라, ITO와 같은 투명 도전막과 콘택할 경우 산화·환원 전위 차이가 낮기 때문에 보다 우수한 콘택 특성을 나타낼 수 있다.
한편, 상기 게이트 전극(22)을 포함하는 게이트 라인과 소오스 전극(26a) 및 드레인 전극(26b)을 포함하는 데이터 라인용 배선막으로는 Al-C-Ni막 대신에 다른 Al 합금막, 즉, 순수 Al막에 C, Ni, B, Nb, Nd, Co 또는 Mo 중에서 적어도 어느 한가지 이상의 불순물이 첨가된 다른 합금막을 사용할 수 있다.
도 2b를 참조하면, 상기 제1콘택홀(H) 및 제2콘택홀(도시안됨)에 의해 노출된 소오스 전극(26a)과 게이트 패드 및 데이터 패드 표면을 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 플라즈마 처리하여 그 표면에 발생된 산화막을 제거한다. 이와 같은, Al-C-Ni막의 플라즈마 처리를 통하여 후속하는 투명 도전막과 Al-C-Ni막 간의 우수한 콘택 특성을 얻을 수 있다.
여기서, 상기 CF4와 O2의 혼합가스를 사용한 플라즈마 처리는 상기 CF4와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 300∼1500W의 소오스 파워를 인가하면서 CF4 및 O2를 각각 20∼100sccm 및 100∼600sccm 만큼 플로우시키면서 수행하고, 상기 SF6와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 50∼500W의 소오스 파워를 인가하면서 SF6 및 O2를 각각 50∼150sccm 및 500∼1500sccm 만큼 플로우시키면서 수행하는데, 이러한 플라즈마 처리는 콘택홀들을 형성하기 위한 마스크패턴(미도시)의 제거 전, 또는, 제거 후에 수행할 수 있다.
도 2c를 참조하면, 상기 보호막(27) 상에 ITO 또는 IZO막과 같은 투명 도전 막으로 이루어지고 소오스 전극(26a)과 콘택되는 화소전극(27)을 형성함과 아울러 게이트 패드 및 데이터 패드와 콘택되는 투명 도전 패턴(미도시)을 형성한다.
이후, 도시하지는 않았지만, 공지된 후속 공정을 차례로 수행하여 본 발명의 TFT-LCD의 어레이 기판을 제조한다.
도 3a 및 도 3b는 플라즈마 처리 유무에 따른 Al-C-Ni막과 ITO막의 계면 특성을 보여주는 TEM 단면사진으로서, 플라즈마 처리를 하지 않은 도 3a의 경우 Al-C-Ni막과 ITO막의 계면에 콘택 특성을 열화시키는 산화막이 개재되어 있으나, 본 발명의 방법에 따라 Al-C-Ni막의 표면을 플라즈마 처리한 도 3b의 경우 산화막이 개재됨 없이 Al-C-Ni막과 ITO막이 직접적으로 콘택하고 있음을 알 수 있다.
한편, 아래의 표 1은 Al-C-Ni막의 Ni 함량, 플라즈마 처리 유무 및 플라즈마 처리 조건에 따른 Al-C-Ni막과 화소전극의 콘택 저항 값을 나타내는데, 이를 참조하면, Ni 함량이 증가할수록 콘택 저항이 낮아지고 그 표준편차(σ) 또한 감소하므로 저저항의 균일한 콘택 저항 특성을 얻을 수 있음을 알 수 있다.
| 공정 | Al-C-Ni막의 Ni 함량(atomic%) | 플라즈마 처리 유무 및 조건 | 콘택 저항(μΩ㎠) | ||||
| 평균 | 3σ | ||||||
| 1 | 3 | - | 2309 | 8069 | |||
| 2 | 5 | - | 1093 | 3659 | |||
| 3 | 5 | CF4/O2 | 110 | 166 | |||
| 4 | 5 | SF6/O2 | 240 | 540 | |||
여기서, 공정 3은 Al-C-Ni막의 표면을 300mTorr의 압력에서 600W의 소오스 파워를 인가하면서 플라즈마 표면처리시 혼합가스로서 CF4 및 O2를 각각 40sccm 및 400sccm으로 플로우시켜 30초 동안 플라즈마 처리한 경우이다. 또한, 공정 4는 Al-C-Ni막의 표면을 300mTorr의 압력에서 300W의 소오스 파워를 인가하면서 플라즈마 표면처리시 혼합가스로서 SF4 및 O2를 각각 100sccm 및 900sccm으로 플로우시켜 30초 동안 플라즈마 처리한 경우이다. 이때, 화소전극은 다결정의 ITO막을 사용하였다.
상기 표 1을 참조하면, CF4와 O2의 혼합가스를 사용하여 플라즈마 처리하는 경우 SF6와 O2의 혼합가스를 사용하는 경우 보다 우수한 콘택 특성을 얻을 수 있지만, SF6와 O2를 이용한 경우도 플라즈마 처리가 없는 경우에 비하여 콘택 저항과 표준편차가 크게 낮아짐을 알 수 있다.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
이상에서와 같이, 본 발명은 TFT-LCD 어레이 기판의 배선용 금속막으로서 순수 Al막 보다 내열성, 내화학성 및 콘택 특성이 우수한 Al 합금막을 적용하고 그 표면의 산화막을 플라즈마 처리로 제거함으로써, ITO와 같은 투명 전극과의 우수한 콘택 특성을 확보할 수 있는 바, 버퍼막이나 캡핑막을 별도로 형성하지 않고 Al 합금의 단일막만으로 배선을 구성할 수 있다.
그러므로, 본 발명의 방법을 따르면, 버퍼막 및 캡핑막의 적용에 따른 저항 증가 및 공정상의 문제점들을 방지하여, 저저항의 배선을 갖는 TFT-LCD를 보다 단 순한 공정으로 제조할 수 있다.
Claims (14)
- 기판 상에 Al-C 합금 베이스 금속으로 이루어지며 단일막 구조를 갖는 금속막을 형성하는 단계;상기 금속막 상부에 절연막을 형성하는 단계;상기 절연막을 식각하여 상기 금속막의 일부를 노출시키는 콘택홀을 형성하는 단계;상기 노출된 금속막 표면에 발생된 산화막이 제거되도록 그 표면을 플라즈마 처리하여 단계; 및상기 플라즈마 처리된 금속막 부분을 포함한 절연막 상에 투명 도전막을 형성하는 단계;를 포함하는 것을 특징으로 하는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법.
- 제 1 항에 있어서,상기 금속막은 Al-C 합금에 Ni, Nb, Nd, Co 및 Mo로 구성된 그룹으로부터 선택되는 적어도 한가지 이상의 불순물이 첨가된 것을 특징으로 하는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법.
- 제 1 항 또는 제 2 항에 있어서,상기 금속막은 순수 Al 금속에 C가 0.1∼0.5%(atomic%) 함유되고, Ni이 1∼5%(atomic%) 함유된 Al-C-Ni막인 것을 특징으로 하는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법.
- 제 1 항에 있어서,상기 플라즈마 처리하는 단계는 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 수행하는 것을 특징으로 하는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법.
- 제 1항에 있어서,상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 조합 중에 어느 하나의 재질로 형성되는 것을 특징으로 하는 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막 형성방법.
- 투명성 절연 기판 상에 Al-C 합금 베이스의 단일막으로 이루어지며 게이트 전극을 포함함과 아울러 패드를 갖는 게이트 라인을 형성하는 단계;상기 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 단계;상기 게이트 전극 상부의 게이트 절연막 부분 상에 채널층을 형성하는 단계;상기 채널층을 포함한 게이트 절연막 상에 Al-C 합금 베이스의 단일막으로 이루어지며 박막트랜지스터를 구성하는 소오스 전극 및 드레인 전극을 포함함과 아울러 패드를 갖는 데이터 라인을 형성하는 단계;상기 데이터 라인을 포함한 게이트 절연막 상에 보호막을 형성하는 단계;상기 보호막 및 게이트 절연막을 식각하여 소오스 전극을 노출시키는 제1콘택홀을 형성함과 아울러 게이트 패드 및 데이터 패드를 노출시키는 제2콘택홀들을 형성하는 단계;상기 제1 및 제2콘택홀에 의해 노출된 소오스 전극과 게이트 패드 및 데이터 패드 표면에 발생된 산화막이 제거되도록 그 표면을 플라즈마 처리하는 단계; 및상기 보호막 상에 투명 도전막으로 이루어지고 소오스 전극과 콘택되는 화소전극을 형성함과 아울러 게이트 패드 및 데이터 패드와 콘택되는 투명 도전 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 Al-C 합금 베이스의 단일막은 순수 Al-C 합금에 Ni, Nb, Nd, Co 및 Mo로 구성된 그룹으로부터 선택되는 적어도 한가지 이상의 불순물이 첨가된 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 6 항 또는 제 7 항에 있어서,상기 Al-C 합금 베이스의 단일막은 순수 Al 금속에 C가 0.1∼0.5%(atomic%) 함유되고, Ni이 1∼5%(atomic%) 함유된 Al-C-Ni막인 것을 특징으로 하는 박막트랜 지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 플라즈마 처리하는 단계는 CF4와 O2의 혼합가스 또는 SF6와 O2의 혼합가스를 사용해서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 CF4와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 300∼1500W의 소오스 파워를 인가하면서 CF4 및 O2를 각각 20∼100sccm 및 100∼600sccm 만큼 플로우시키면서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 CF4와 O2의 혼합가스를 사용한 플라즈마 처리는 300Torr의 압력하에서 300∼1500W의 소오스 파워를 인가하면서 CF4 및 O2를 각각 40sccm 및 400sccm 만큼 플로우시키면서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 SF6와 O2의 혼합가스를 사용한 플라즈마 처리는 100∼500Torr의 압력하에서 50∼500W의 소오스 파워를 인가하면서 SF6 및 O2를 각각 50∼150sccm 및 500∼1500sccm 만큼 플로우시키면서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 9 항에 있어서,상기 SF6와 O2의 혼합가스를 사용한 플라즈마 처리는 300Torr의 압력하에서 300W의 소오스 파워를 인가하면서 SF6 및 O2를 각각 100sccm 및 900sccm 만큼 플로우시키면서 수행하는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
- 제 6 항에 있어서,상기 투명 도전막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 조합 중에서 어느 하나의 재질로 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치의 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060034067A KR100817630B1 (ko) | 2006-04-14 | 2006-04-14 | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060034067A KR100817630B1 (ko) | 2006-04-14 | 2006-04-14 | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070102211A KR20070102211A (ko) | 2007-10-18 |
| KR100817630B1 true KR100817630B1 (ko) | 2008-03-27 |
Family
ID=38817259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060034067A KR100817630B1 (ko) | 2006-04-14 | 2006-04-14 | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100817630B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10312141B2 (en) * | 2016-08-16 | 2019-06-04 | Northrop Grumman Systems Corporation | Preclean methodology for superconductor interconnect fabrication |
| US10763419B2 (en) | 2017-06-02 | 2020-09-01 | Northrop Grumman Systems Corporation | Deposition methodology for superconductor interconnects |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010541A (ko) * | 1996-07-16 | 1998-04-30 | 순페이 야마자끼 | 전자 장치 및 그의 제조 방법 |
| KR19990018957A (ko) | 1997-08-28 | 1999-03-15 | 구자홍 | 액정표시장치의 기판의 구조 및 그 제조방법 |
| KR20020049814A (ko) | 2000-12-20 | 2002-06-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치 제조 방법 |
| KR20040029560A (ko) | 2002-10-01 | 2004-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 금속패턴 및 그 형성방법 |
| KR20060012627A (ko) | 2004-03-25 | 2006-02-08 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 박막회로의 접합 구조 |
-
2006
- 2006-04-14 KR KR1020060034067A patent/KR100817630B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980010541A (ko) * | 1996-07-16 | 1998-04-30 | 순페이 야마자끼 | 전자 장치 및 그의 제조 방법 |
| KR19990018957A (ko) | 1997-08-28 | 1999-03-15 | 구자홍 | 액정표시장치의 기판의 구조 및 그 제조방법 |
| KR20020049814A (ko) | 2000-12-20 | 2002-06-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치 제조 방법 |
| KR20040029560A (ko) | 2002-10-01 | 2004-04-08 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 금속패턴 및 그 형성방법 |
| KR20060012627A (ko) | 2004-03-25 | 2006-02-08 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 박막회로의 접합 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070102211A (ko) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4663829B2 (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
| US7943519B2 (en) | Etchant, method for fabricating interconnection line using the etchant, and method for fabricating thin film transistor substrate using the etchant | |
| JP3916334B2 (ja) | 薄膜トランジスタ | |
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| US8212256B2 (en) | Pixel structure, display panel, eletro-optical apparatus, and method thererof | |
| US7608494B2 (en) | Thin film transistor array panel and a method for manufacturing the same | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| WO2014020892A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR101340514B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR20150053078A (ko) | 어레이기판 및 이의 제조방법 | |
| JP2006191013A (ja) | 薄膜トランジスタ基板、その製造方法及び液晶表示装置 | |
| US20210336018A1 (en) | Thin film transistor substrate and method of fabricating same | |
| KR20100019233A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100817630B1 (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 | |
| JP4800236B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置 | |
| US20040173567A1 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| JP2008103658A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP4472745B2 (ja) | 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法 | |
| US6921698B2 (en) | Thin film transistor and fabricating method thereof | |
| KR101182013B1 (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판을 구비한 표시 디바이스 | |
| KR100471395B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| JP6190920B2 (ja) | 薄膜トランジスタ | |
| JP4885914B2 (ja) | 表示装置 | |
| JP2011243605A (ja) | 薄膜トランジスタとその製造方法、及びアクティブマトリックス基板 | |
| JP2006261705A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150216 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170220 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 13 |