JP4885914B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP4885914B2
JP4885914B2 JP2008184610A JP2008184610A JP4885914B2 JP 4885914 B2 JP4885914 B2 JP 4885914B2 JP 2008184610 A JP2008184610 A JP 2008184610A JP 2008184610 A JP2008184610 A JP 2008184610A JP 4885914 B2 JP4885914 B2 JP 4885914B2
Authority
JP
Japan
Prior art keywords
electrode
layer
conductive layer
film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008184610A
Other languages
English (en)
Other versions
JP2008262227A (ja
Inventor
和之 坂田
和式 井上
徹 竹口
伸宏 中村
勝 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008184610A priority Critical patent/JP4885914B2/ja
Publication of JP2008262227A publication Critical patent/JP2008262227A/ja
Application granted granted Critical
Publication of JP4885914B2 publication Critical patent/JP4885914B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置に関する。
マトリックス型液晶表示装置は、通常半導体薄膜(以下、半導体膜と称す)などからなるTFTなどが設けられたTFTアレイ基板と対向基板との2枚の基板の間に液晶などの表示材料が挾持され、この表示材料に対して、画素ごとに選択的に電圧が印加されるようにして構成されている。対向基板上には、対向電極、カラーフィルタおよびブラックマトリックスなどが設けられている。このようなTFTアレイ基板を用いた液晶表示装置(Liquid Crystal Display、以下LCDと略記する)を以下TFT−LCDと称する。
TFTアレイ基板は、ガラスなどからなる絶縁性基板上に各素子ごとにアレイ状にゲート電極、ソース電極、ドレイン電極および半導体膜からなるTFTならびに画素電極が少なくとも設けられ、その他、配向膜や必要に応じて蓄積容量などが設けられるとともに、各画素どうしのあいだにはゲート配線やソース配線などの信号線がそれぞれ互いにかつ並行に複数本ずつ設けられて表示領域が構成されている。さらに表示領域の外側に、各信号線に対応してそれぞれ入力端子や、TFTを駆動する駆動回路などが設けられている。
このようなTFTアレイ基板を用いた液晶装置を作製するにはガラス基板上にTFT、ゲート(ゲート電極とゲート配線とをあわせて単にゲートという)、ソース/ドレイン(ソース電極とソース配線をあわせて単にソースといい、また、ドレイン電極を単にドレインともいう。さらに、ソースおよびドレインをソース/ドレインと表わす)およびその他の共通配線をアレイ状に作製して、表示領域とするとともに、入力端子、予備配線および駆動回路などを表示領域の周辺に配置する。このときそれぞれの機能を発現させるために導電性薄膜(以下、導電膜と称す)や絶縁性薄膜(以下、絶縁膜と称す)を必要に応じて配設する。また、対向基板上には対向電極を設けるとともにカラーフィルタ、ブラックマトリックスを設ける。
TFTアレイ基板と対向基板とを作製した後、2枚の基板のあいだに液晶材料が注入されうるように所望の隙間を有する状態にして両基板をその周囲で貼り合わせた後、2枚の基板の隙間に液晶材料を注入してLCDを作製する。
LCDに用いられるTFTアレイ基板や対向基板には、薄膜技術を利用して種々の半導体装置などが設けられている。これらの半導体装置には、半導体膜や絶縁膜、導電膜が形成されており、層間の電気的接続をとるために層間絶縁膜や半導体膜を貫通するコンタクトホールがさらに形成されている。
TFT−LCDにおいては、大型化あるいは高精細化に伴い、ゲート配線やソース/ドレイン配線には信号の遅延を防止するために、純AlあるいはAlを主成分とする電気的に低抵抗な合金材料を用いることが特性上およびプロセス上からは望ましいが、透明性の画素電極となるITOなどからなる第2電極と、これら純AlあるいはAl合金からなる第1電極とコンタクトさせると、そのコンタクト抵抗は1E10〜1E12Ωと非常に高く、良好なコンタクト特性をうることはできなかった。
したがって、絶縁膜に開口したコンタクトホールを介して純AlまたはAl合金からなる第1電極と画素電極となるITOなどの透明性導電膜からなる第2電極とを直接コンタクト(接続)するようなTFTアレイ基板を実現することは不可能であった。
この問題を解決する方法として、従来では良好なコンタクトをうるために第1電極は、たとえば特開平4−253342、4−305627および8−18058号公報に見られるように、純AlまたはAl合金上にCr、Ti、Mo、Cu、Niなどを成膜する2層構造としていた。
このように従来の製造方法においては、ITOなどからなる第2電極と純AlまたはAl合金からなる第1電極とのコンタクト抵抗が1×10E10〜1×10E12Ωと非常に高く、良好なコンタクト抵抗がえられなかった。また、良好なコンタクトをうるために第1電極を材料の異なる2層構造としたばあいは、同薬液および同時エッチングは不可能であり、2種類の薬液による2度のエッチング工程を必要とするため工程の複雑化を招いていた。本発明は、透明導電層と金属導電層とのコンタクト部において、良好なコンタクト抵抗をうるとともに、低抵抗なAl配線材料を用いて、かつ生産コストの低下および生産性の向上を計ることができる表示装置を提供するものである。
本発明の請求項1にかかわる表示装置は、
基板上に形成されたアルミまたはアルミ合金からなる金属導電層と、
前記金属導電層上に形成された絶縁層と、
前記絶縁層に開口され、開口部が前記金属導電層の一部に達するコンタクトホールと、
前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物が添加されてなるコンタクト部と、
前記コンタクトホール内に形成され、前記コンタクト部に接する透明導電層と、
を備えたものである。
本発明の請求項1にかかわる表示装置は、透明導電層と金属導電層表面とが電気的に接続されてなる基板を有するものであるので、ITO/Alの低コンタクト抵抗が実現できる優れた表示装置をうるという効果を奏する。
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。
実施の形態1
図1、図2および図3は本発明に係わるTFTアレイ基板のTFT部および端子部を製造工程順に示す工程断面説明図である。図1、図2および図3において、21はTFT部であり、22は端子部であり、1は透明性絶縁基板であり、2は第1電極(TFT部の第1電極はゲート電極)の第1層であり、3は第1電極の第2層であり、4はゲート絶縁膜であり、5は半導体層a−Si膜であり、6は半導体層n+a−Si膜であり、7は第1電極(TFT部の第1電極はソース/ドレイン電極)の第1層であり、8は第1電極の第2層であり、9は層間絶縁膜であり、10はコンタクトホールであり、11は第2電極(画素電極)である。TFT部21は、TFTアレイ基板上の互いに直交するゲート配線とソース配線(共に図示せず)の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部22はゲート配線を延在して表示パネルの外側に配置され、ゲート電極に外部から信号を入力するための部分である。
本実施の形態を製造の順にしたがって説明する。透明性絶縁基板1上にスパッタリング法などを用いて純AlまたはAl合金(第1電極材料)を成膜し、フォトリソグラフィ法にてレジストパターニングを行った後で燐酸、硝酸および酢酸系のエッチング液を用いてエッチングし、ゲート配線(図示せず)およびゲート電極(第1電極)ならびに端子部を形成する(図1の(a)参照)。下層膜である第1電極(ゲート電極)の第1層2と、上層膜である第1電極(ゲート電極)の第2層3とについては、本発明の特徴であり形成方法の詳細は後述する。つぎに化学的気相成長法(以下、CVD)などを用いて窒化シリコン(SiNx)または酸化シリコン(SiO2)からなるゲート絶縁膜4を厚さ約4000Å、半導体層を成膜し、半導体層をパターニングして半導体層a−Si膜5(厚さ約1500Å)、低抵抗の半導体層n+a−Si膜6(厚さ約300Å)を順次形成する(図1の(b)参照)。
さらに、スパッタリング法を用いてふたたび第1電極材料である純AlまたはAl合金を約3000Å成膜し、パターニングを行ってトランジスタのチャネル部ならびにソース/ドレイン電極部を形成する。ここで下層膜である第1電極(ソース/ドレイン電極)の第1層7と上層膜である第1電極(ソース/ドレイン電極)の第2層8の2層構成については本発明の特徴であり、形成方法は後述する(図2の(a)参照)。
つぎに、層間絶縁膜9を形成したのち、パターニングを行いコンタクトホール10を形成する。コンタクトホールはゲート端子部およびTFTのドレイン電極部に形成する。ここで、層間絶縁膜9はたとえばCVD法による窒化シリコン膜、またはアクリル系の透明性樹脂などのいずれか一方、あるいは両方の組み合わせで形成することができる(図2の(b)参照)。
最後に透明導電膜としてスパッタリング法を用いITO膜(酸化インジウムすず)を厚さ約1000Å成膜し、パターニングして画素電極(第2電極)11を形成してTFTアレイ基板をうる。画素電極11は層間絶縁膜のコンタクトホール10を介して第1電極材料からなるゲート電極、ソース/ドレイン電極のそれぞれの上層膜すなわち、第1電極(ゲート電極)の第2層3、第1電極(ソース/ドレイン電極)の第2層8と電気的に接続されている。
本実施の形態においては、スパッタリング法を用いて第1電極材料の純AlまたはAl合金を用いてゲート電極および端子部を形成する際に、まず純Arガスを用いて第1電極の第1層2を約2000Åの厚さで成膜し、つぎに連続してAr+N2混合ガスを用いて第1電極の第2層3を約250Å成膜した。この第2層目のAl膜は、N2ガスによる反応性スパッタリングのため、窒素(N)元素が添加された膜が形成されている。ソース/ドレイン電極のばあいも同様の方法で、純AlまたはAl合金の下層膜である第2電極の第1層7(約2000Å)と、これに窒素(N)元素が添加された上層膜である第2電極の第2層8(約250Å)が形成される。
本実施の形態に適用した成膜条件を表1に示す。このようにして作製されたTFTアレイ基板のコンタクトホール10における純AlまたはAl合金からなる第1電極と、ITOなどの透明導電膜からなる第2電極とのコンタクト表面部の電気抵抗値(コンタクト抵抗値)は、最小値で約50μm□で約350Ωと低く良好な値を示した。
また本TFTアレイ基板に250℃×60分の熱処理を行った後の同コンタクト抵抗値は約750Ω、さらに300℃×60分の熱処理を行った後も同コンタクト抵抗値は約800Ωと、従来技術のばあいの1E10〜1E12Ωに比べると極めて低く、優れた耐熱性を有していた。
なお、表1における成膜条件のパラメータ値は、装置によってそれぞれ固有に最適化されるものであって、この値に限定されるものではない。ただし、パラメータ値に対するコンタクト抵抗値の傾向として、第2層の成膜圧力が高いほどコンタクト抵抗値は小さくなる傾向が見られた。
また良好なコンタクト抵抗をうるための第1電極の第2層の膜厚は本実施の形態では250Åとしたが、これに限定されず50〜1000Åであればよい。これは50Å以下ではITOとAl界面のOの拡散を抑制するのが難しいこと、また1000Å以上では電極全体の抵抗値が高くなり、Alを用いることによる配線の低抵抗化のメリットを享受できないためである。さらに100〜500Åがより好ましい。
Figure 0004885914
なお、本実施の形態では、スパッタリング法を用いて第1電極材料の純AlまたはAl合金を用いてゲート電極および端子部ならびにソース/ドレイン電極を形成する際に、まずArガスを用いて第1層目を成膜し、続けてAr+N2混合ガスを用いて第2層目を成膜する2段階スパッタとしたが、初期のガスを純Arとし、徐々にN2ガスの添加量を増加させていく連続スパッタリングで形成してもよい。このばあいはAl膜の上層部(第2電極とのコンタクト表面部)に向かうほど窒素(N)元素添加量が多くなる連続した組成プロファイルを有する膜となる。
また、第1電極材料の母体となるAlとしては、純Alのほか、Alを主成分としてAl合金を用いることができる。Al合金に添加する元素は、ヒロック抑制や耐食性の向上といった点からCuやSi、あるいは希土類元素が望ましいが、Alの電気的低抵抗というメリットを活かすために、その添加量は比抵抗が10μΩ・cmを超えない程度に抑えるのが好ましい。
ただし、本実施の形態のように、Ar+N2混合ガススパッタリングによって膜の上層部が部分的に窒化アルミニウム(AlNx)が形成された膜でキャッピングされた2層構造膜のばあいには、同時エッチングが可能であり純Alを用いたばあいでもヒロックの発生が防止でき、さらに耐食性も向上する効果を有する。このためとくに耐ヒロック性に優れるAl合金を用いなくても極めて信頼性の高いTFTアレイを実現することが可能であることも本実施の形態の大きな特長である。
以下、実施の形態2〜10は、実施の形態1において、第1電極材料のAl膜と第2電極材料のITO膜との低コンタクト抵抗をうるための、第1電極Alの第2層を形成する方法以外のプロセスならびにその発明の効果はいずれも実施の形態1と同様である。したがって、第1電極Alの第2層目の形成方法の記述のみにとどめる。
実施の形態2
図1、図2および図3のTFTアレイ製造プロセスにおいて、第1電極は、純AlまたはAl合金をスパッタリング法を用いて純Arガス中で成膜後、イオンドーピング法またはイオン注入法を用いて窒素(N)イオンを注入してNを添加した第2層目すなわち、第1電極の第2層3、および第2電極の第2層8を形成してからパターニングを施して電極を形成する。なおドーズ量は5E16〜1E17個/cm3とした。
また、イオン種をBイオン、Pイオンとしたばあいでも、Nイオンのばあいほど顕著ではないが同様のコンタクト低減効果がえられる。
実施の形態3
図4は本実施の形態にかかわるTFT部および端子部の構造を示す断面説明図である。図4において、12はゲート電極におけるコンタクト部の第2層であり、13はソース/ドレイン電極におけるコンタクト部の第2層であり、42および47は第1電極であり、その他の符号は図1と共通である。図1のTFTアレイ製造プロセスにおいて、純AlまたはAl合金からなる第1電極を純Arガスを用いたスパッタリング法により成膜後、パターニングにより形成する。層間絶縁膜9を形成し、コンタクトホール10を開口した図1(a)の後に、イオンドーピング法を用いてNイオンを注入し、それぞれの第1電極のコンタクト表面にNイオンを添加した第2層目を形成する。したがって本実施の形態では図2に示すように第1電極の第2層目すなわち、ゲート電極におけるコンタクト部の第2層12および、ソース/ドレイン電極におけるコンタクト部の第2層13は第2電極ITO膜からなる画素電極11と接続されるコンタクト部分のみに形成された構造となる。
実施の形態4
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、窒化ガス雰囲気中で熱処理(アニール)することにより形成した。
熱処理は温度300〜450℃、時間30〜90分の条件で行い、窒化ガスとして、N2ガスまたはNH3ガスを用いた。これ以外にもメチルヒドラジン、ヒドラジンおよびエチルアニリンなどのガスを用いることができ、このばあいは低温度かつ短時間の熱処理で効率よくAlNxが形成された第2層目を形成することが可能である。
実施の形態5
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、N2プラズマ処理によって形成した。プラズマ処理条件は、PEあるいはRIEモードでPower500W、N2ガス圧7〜500Pa、処理時間は15〜60秒とした。なお、本成膜条件のパラメータ値も、処理する装置によってそれぞれ固有に最適化されるものであって、この値に限定されるものではない。
実施の形態6
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目を、TFTアレイ基板をアンモニア水NH4OHに浸漬させて第1電極をNH4OHに浸すことにより形成する。また、NH4OHに浸漬後、実施の形態4のごとく窒化ガス雰囲気中で熱処理を行ってもよい。
実施の形態7
実施の形態1に示すTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の形成において、まず純Arガスを用いたスパッタリング法を用いて第1層目を成膜し、つぎにAr+NH3混合ガスを用いた反応性スパッタリングにより第2層を成膜した後で、パターニングを行い、電極を形成した。
またこれ以外にも第2層目を成膜する際の混合ガスとして、Ar+O2、Ar+N2+CO2、Ar+N2CF4を用いたばあいまたはこれらのガスにさらにSiH4を添加したばあいにも低コンタクト抵抗効果がえられた。したがって、第2層目のAlにN、OまたはN+C+O+Siが不純物として添加されたばあいでも本発明の効果を充分にうることができる。
実施の形態8
実施の形態1に示すTFT製造プロセスにおいて、純Arガスを用いたスパッタリング法により純AlまたはAl合金からなる第1電極(ゲート電極、ソース/ドレイン電極)において、それぞれ第1電極上に形成するゲート絶縁膜および層間絶縁膜として、プラズマCVD法でSiH4+H2+NH3+N2混合ガスを用いて窒化シリコン膜を成膜し、界面拡散を利用してSiおよびN元素を添加することにより第1電極の第2層目を形成した。
実施の形態9
図5は、本発明の実施の形態9にかかわるTFT部および端子部の断面説明図であり、14はゲート絶縁膜の第1層であり、15はゲート絶縁膜の第2層であり、16は層間絶縁膜の第1層であり、17は層間絶縁膜の第2層であり、その他の符号は図1〜図4と共通である。
実施の形態8において、純AlまたはAl合金からなる第1電極上に形成する窒化シリコン膜を少なくとも図5に示すごとく2層以上とし、とくに初期の成膜を、プラズマCVD法でSiH4+H2+NH3+N2混合ガスにさらにCF4を加えた混合ガスで行う。CF4ガスを混ぜることによって、N元素リッチで化学的に不安定な窒化シリコン膜としてゲート絶縁膜の第1層14およびゲート絶縁膜の第2層16を形成することができるので、SiおよびN元素が拡散し易く、効率よくSiおよびN元素を添加した第1電極の第2層目を形成することが可能である。
実施の形態10
実施の形態8のTFTアレイ製造プロセスにおいて、ゲート絶縁膜および層間絶縁膜を酸化シリコンSiO2とし、界面拡散によってSiおよびO元素を添加して第1電極の第2層目を形成しても同様のコンタクト抵抗低減効果をうることができる。
実施の形態11
図6は、本発明の実施の形態11にかかわるTFT部および端子部の断面説明図であり、18はITOからなる画素電極の第1層であり、19はITOからなる画素電極の第2層であり、その他の符号は図1〜5と共通である。図1に示す実施の形態1のTFTアレイ製造プロセスにおいて、図1(c)のITO膜のような透明性導電酸化膜からなる第2電極である画素電極11を2層構造とし、画素電極の第1層18を純Arガスのみを用いたスパッタリング法で約500Å成膜し、その後、Ar+O2ガスを用いた従来の方法を用いて画素電極の第2層19を厚さ約500Å成膜した。
このように純AlまたはAl合金からなる第1電極に接する初期のITO膜のO元素量を少なくしてやることによって、O元素拡散による第1電極界面でのAlxOy形成を抑制することができ、数100〜数キロΩの低コンタクト抵抗値を実現することができる。
なお、ITOなどからなる第2電極の第1層の膜厚は100〜500Å程度が好ましい。これは、100Å未満であるとコンタクト低減効果は充分でなく、またO元素が少ないITO膜は比抵抗が高くかつ透過率も低いためあまり厚くするとTFTアレイにおける光の透過率が下がり、特性を劣化させてしまうからである。
なお、以上の実施の形態1〜11では、第1電極材料として純AlまたはAl合金、そして第2電極材料としてITO膜を用いたばあいについて説明してきたが、本発明にかかる効果はこれらの電極材料に限られることはなく、たとえば第1の電極材料としてTa、そして第2の電極材料としてIn23、SnO2、ZnO2などのうちのいずれかをベースとした他の透明性酸化導電膜を用いたばあいでも同様の効果を奏する。
実施の形態12
以上説明した実施の形態1から11のいずれかによって形成したTFTアレイ基板を用い、これと対向電極やカラーフィルタなどを有する対向基板を貼り合わせ、さらに液晶材料を注入挾持してTFTアクティブマトリックス型の液晶表示装置(TFT−LCD装置)をえた。すなわち本実施の形態によれば、TFTアレイ基板の配線や電極に低抵抗配線であるAlが用いられ、またAl以外を主成分とする別金属層を設けることなくITO透明膜からなる画素電極がAlと直接コンタクトした構造を有しているので、高開口率で高性能を有し、かつ従来装置よりも生産性よく低コストで実施することができる優れた液晶表示装置をうることができた。
本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。 本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。 本発明の実施の形態1にかかわるTFT部および端子部の構造を示す断面説明図である。 本発明の実施の形態3にかかわるTFT部および端子部の構造を示す端面説明図である。 本発明の実施の形態9にかかわるTFTの構造を示す断面説明図である。 本発明の実施の形態11にかかわるTFTの構造を示す断面説明図である。
符号の説明
1 透明性絶縁基板、2、7 第1電極の第1層、3、8 第1電極の第2層、
4 ゲート絶縁膜、5 半導体層a−si膜、6 半導体層n+a−Si膜、
9 層間絶縁膜、10 コンタクトホール、11 画素電極、
12 ゲート電極におけるコンタクト部の第2層、
13 ソース/ドレイン電極におけるコンタクト部の第2層、
14 ゲート絶縁膜の第1層、15 ゲート絶縁膜の第2層、
16 層間絶縁膜の第1層、17 層間絶縁膜の第2層、18 画素電極の第1層、
19 画素電極の第2層、42 第1電極。

Claims (6)

  1. 基板上に形成されたアルミまたはアルミ合金からなる金属導電層と、
    前記金属導電層上に形成された絶縁層と、
    前記絶縁層に開口され、開口部が前記金属導電層の一部に達するコンタクトホールと、
    前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物が添加されてなるコンタクト部と、
    前記コンタクトホール内に形成され、前記コンタクト部に接する透明導電層と、
    を備えた表示装置。
  2. 前記透明導電層は、酸化インジウム、酸化すず、酸化インジウムすず、および酸化亜鉛のいずれかからなる請求項1に記載の表示装置。
  3. 基板上にアルミまたはアルミ合金からなるアルミ層からなる金属導電層を形成する工程と、
    前記金属導電層上に絶縁層を形成する工程と、
    前記絶縁層に開口部が前記金属導電層の一部に達するコンタクトホールを形成する工程と、
    前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物を添加してコンタクト部を形成する工程と、
    前記コンタクトホール内に前記コンタクト部に接する透明導電層を形成する工程と、
    を備えた表示装置の製造方法。
  4. 前記透明導電層は、酸化インジウム、酸化すず、酸化インジウムすず、および酸化亜鉛のいずれかからなる請求項3に記載の表示装置の製造方法。
  5. 前記コンタクト部を形成する工程は、Nイオンをドーピングすることを特徴とする請求項3または4に記載の表示装置の製造方法。
  6. 前記コンタクト部を形成する工程は、N2ガスプラズマ処理であることを特徴とする請求項3または4に記載の表示装置の製造方法。
JP2008184610A 2008-07-16 2008-07-16 表示装置 Expired - Fee Related JP4885914B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008184610A JP4885914B2 (ja) 2008-07-16 2008-07-16 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008184610A JP4885914B2 (ja) 2008-07-16 2008-07-16 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007331044A Division JP4472745B2 (ja) 2007-12-21 2007-12-21 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010147793A Division JP2010232682A (ja) 2010-06-29 2010-06-29 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2008262227A JP2008262227A (ja) 2008-10-30
JP4885914B2 true JP4885914B2 (ja) 2012-02-29

Family

ID=39984682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008184610A Expired - Fee Related JP4885914B2 (ja) 2008-07-16 2008-07-16 表示装置

Country Status (1)

Country Link
JP (1) JP4885914B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255829A (ja) * 1988-04-05 1989-10-12 Nec Corp アルミニウムとitoとの多層配線
JPH04186838A (ja) * 1990-11-21 1992-07-03 Toshiba Corp 半導体装置の製造方法
JPH0927493A (ja) * 1995-07-10 1997-01-28 Matsushita Electron Corp 半導体装置の製造方法
JPH09115906A (ja) * 1995-10-24 1997-05-02 Matsushita Electron Corp 半導体装置の製造方法
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JPH10303142A (ja) * 1997-04-22 1998-11-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4472745B2 (ja) * 2007-12-21 2010-06-02 三菱電機株式会社 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法

Also Published As

Publication number Publication date
JP2008262227A (ja) 2008-10-30

Similar Documents

Publication Publication Date Title
JP4663829B2 (ja) 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
KR101412761B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
CN104508808B (zh) 半导体装置及其制造方法
US9337346B2 (en) Array substrate and method of fabricating the same
EP2725621A1 (en) Array substrate and method for manufacturing the same and display device
JP5214858B2 (ja) Tftアレイ基板及びその製造方法
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9786506B2 (en) Array substrate, manufacturing method therefor and display device
US7687333B2 (en) Method of fabricating thin film transistor and array substrate for liquid crystal display device including the same
KR20060097648A (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
WO2006080116A1 (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
KR100801172B1 (ko) 전기광학장치, 액정표시장치 및 그것들의 제조방법
JP4472745B2 (ja) 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法
JP4885914B2 (ja) 表示装置
JP2010232682A (ja) 薄膜トランジスタの製造方法
KR20080049208A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100817630B1 (ko) 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
WO2016067585A1 (ja) 薄膜半導体装置、有機el表示装置及び薄膜半導体装置の製造方法
JP5687133B2 (ja) 半導体装置及び表示装置
KR102617444B1 (ko) 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees