JP4885914B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4885914B2 JP4885914B2 JP2008184610A JP2008184610A JP4885914B2 JP 4885914 B2 JP4885914 B2 JP 4885914B2 JP 2008184610 A JP2008184610 A JP 2008184610A JP 2008184610 A JP2008184610 A JP 2008184610A JP 4885914 B2 JP4885914 B2 JP 4885914B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- conductive layer
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
基板上に形成されたアルミまたはアルミ合金からなる金属導電層と、
前記金属導電層上に形成された絶縁層と、
前記絶縁層に開口され、開口部が前記金属導電層の一部に達するコンタクトホールと、
前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物が添加されてなるコンタクト部と、
前記コンタクトホール内に形成され、前記コンタクト部に接する透明導電層と、
を備えたものである。
図1、図2および図3は本発明に係わるTFTアレイ基板のTFT部および端子部を製造工程順に示す工程断面説明図である。図1、図2および図3において、21はTFT部であり、22は端子部であり、1は透明性絶縁基板であり、2は第1電極(TFT部の第1電極はゲート電極)の第1層であり、3は第1電極の第2層であり、4はゲート絶縁膜であり、5は半導体層a−Si膜であり、6は半導体層n+a−Si膜であり、7は第1電極(TFT部の第1電極はソース/ドレイン電極)の第1層であり、8は第1電極の第2層であり、9は層間絶縁膜であり、10はコンタクトホールであり、11は第2電極(画素電極)である。TFT部21は、TFTアレイ基板上の互いに直交するゲート配線とソース配線(共に図示せず)の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部22はゲート配線を延在して表示パネルの外側に配置され、ゲート電極に外部から信号を入力するための部分である。
図1、図2および図3のTFTアレイ製造プロセスにおいて、第1電極は、純AlまたはAl合金をスパッタリング法を用いて純Arガス中で成膜後、イオンドーピング法またはイオン注入法を用いて窒素(N)イオンを注入してNを添加した第2層目すなわち、第1電極の第2層3、および第2電極の第2層8を形成してからパターニングを施して電極を形成する。なおドーズ量は5E16〜1E17個/cm3とした。
図4は本実施の形態にかかわるTFT部および端子部の構造を示す断面説明図である。図4において、12はゲート電極におけるコンタクト部の第2層であり、13はソース/ドレイン電極におけるコンタクト部の第2層であり、42および47は第1電極であり、その他の符号は図1と共通である。図1のTFTアレイ製造プロセスにおいて、純AlまたはAl合金からなる第1電極を純Arガスを用いたスパッタリング法により成膜後、パターニングにより形成する。層間絶縁膜9を形成し、コンタクトホール10を開口した図1(a)の後に、イオンドーピング法を用いてNイオンを注入し、それぞれの第1電極のコンタクト表面にNイオンを添加した第2層目を形成する。したがって本実施の形態では図2に示すように第1電極の第2層目すなわち、ゲート電極におけるコンタクト部の第2層12および、ソース/ドレイン電極におけるコンタクト部の第2層13は第2電極ITO膜からなる画素電極11と接続されるコンタクト部分のみに形成された構造となる。
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、窒化ガス雰囲気中で熱処理(アニール)することにより形成した。
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目をイオンドーピングではなく、N2プラズマ処理によって形成した。プラズマ処理条件は、PEあるいはRIEモードでPower500W、N2ガス圧7〜500Pa、処理時間は15〜60秒とした。なお、本成膜条件のパラメータ値も、処理する装置によってそれぞれ固有に最適化されるものであって、この値に限定されるものではない。
実施の形態2および実施の形態3のTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の第2層目を、TFTアレイ基板をアンモニア水NH4OHに浸漬させて第1電極をNH4OHに浸すことにより形成する。また、NH4OHに浸漬後、実施の形態4のごとく窒化ガス雰囲気中で熱処理を行ってもよい。
実施の形態1に示すTFT製造プロセスにおいて、純AlまたはAl合金からなる第1電極の形成において、まず純Arガスを用いたスパッタリング法を用いて第1層目を成膜し、つぎにAr+NH3混合ガスを用いた反応性スパッタリングにより第2層を成膜した後で、パターニングを行い、電極を形成した。
実施の形態1に示すTFT製造プロセスにおいて、純Arガスを用いたスパッタリング法により純AlまたはAl合金からなる第1電極(ゲート電極、ソース/ドレイン電極)において、それぞれ第1電極上に形成するゲート絶縁膜および層間絶縁膜として、プラズマCVD法でSiH4+H2+NH3+N2混合ガスを用いて窒化シリコン膜を成膜し、界面拡散を利用してSiおよびN元素を添加することにより第1電極の第2層目を形成した。
図5は、本発明の実施の形態9にかかわるTFT部および端子部の断面説明図であり、14はゲート絶縁膜の第1層であり、15はゲート絶縁膜の第2層であり、16は層間絶縁膜の第1層であり、17は層間絶縁膜の第2層であり、その他の符号は図1〜図4と共通である。
実施の形態8のTFTアレイ製造プロセスにおいて、ゲート絶縁膜および層間絶縁膜を酸化シリコンSiO2とし、界面拡散によってSiおよびO元素を添加して第1電極の第2層目を形成しても同様のコンタクト抵抗低減効果をうることができる。
図6は、本発明の実施の形態11にかかわるTFT部および端子部の断面説明図であり、18はITOからなる画素電極の第1層であり、19はITOからなる画素電極の第2層であり、その他の符号は図1〜5と共通である。図1に示す実施の形態1のTFTアレイ製造プロセスにおいて、図1(c)のITO膜のような透明性導電酸化膜からなる第2電極である画素電極11を2層構造とし、画素電極の第1層18を純Arガスのみを用いたスパッタリング法で約500Å成膜し、その後、Ar+O2ガスを用いた従来の方法を用いて画素電極の第2層19を厚さ約500Å成膜した。
以上説明した実施の形態1から11のいずれかによって形成したTFTアレイ基板を用い、これと対向電極やカラーフィルタなどを有する対向基板を貼り合わせ、さらに液晶材料を注入挾持してTFTアクティブマトリックス型の液晶表示装置(TFT−LCD装置)をえた。すなわち本実施の形態によれば、TFTアレイ基板の配線や電極に低抵抗配線であるAlが用いられ、またAl以外を主成分とする別金属層を設けることなくITO透明膜からなる画素電極がAlと直接コンタクトした構造を有しているので、高開口率で高性能を有し、かつ従来装置よりも生産性よく低コストで実施することができる優れた液晶表示装置をうることができた。
4 ゲート絶縁膜、5 半導体層a−si膜、6 半導体層n+a−Si膜、
9 層間絶縁膜、10 コンタクトホール、11 画素電極、
12 ゲート電極におけるコンタクト部の第2層、
13 ソース/ドレイン電極におけるコンタクト部の第2層、
14 ゲート絶縁膜の第1層、15 ゲート絶縁膜の第2層、
16 層間絶縁膜の第1層、17 層間絶縁膜の第2層、18 画素電極の第1層、
19 画素電極の第2層、42 第1電極。
Claims (6)
- 基板上に形成されたアルミまたはアルミ合金からなる金属導電層と、
前記金属導電層上に形成された絶縁層と、
前記絶縁層に開口され、開口部が前記金属導電層の一部に達するコンタクトホールと、
前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物が添加されてなるコンタクト部と、
前記コンタクトホール内に形成され、前記コンタクト部に接する透明導電層と、
を備えた表示装置。 - 前記透明導電層は、酸化インジウム、酸化すず、酸化インジウムすず、および酸化亜鉛のいずれかからなる請求項1に記載の表示装置。
- 基板上にアルミまたはアルミ合金からなるアルミ層からなる金属導電層を形成する工程と、
前記金属導電層上に絶縁層を形成する工程と、
前記絶縁層に開口部が前記金属導電層の一部に達するコンタクトホールを形成する工程と、
前記金属導電層表面のうち、前記開口部内の前記金属導電層表面のみにNからなる不純物を添加してコンタクト部を形成する工程と、
前記コンタクトホール内に前記コンタクト部に接する透明導電層を形成する工程と、
を備えた表示装置の製造方法。 - 前記透明導電層は、酸化インジウム、酸化すず、酸化インジウムすず、および酸化亜鉛のいずれかからなる請求項3に記載の表示装置の製造方法。
- 前記コンタクト部を形成する工程は、Nイオンをドーピングすることを特徴とする請求項3または4に記載の表示装置の製造方法。
- 前記コンタクト部を形成する工程は、N2ガスプラズマ処理であることを特徴とする請求項3または4に記載の表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184610A JP4885914B2 (ja) | 2008-07-16 | 2008-07-16 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008184610A JP4885914B2 (ja) | 2008-07-16 | 2008-07-16 | 表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007331044A Division JP4472745B2 (ja) | 2007-12-21 | 2007-12-21 | 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010147793A Division JP2010232682A (ja) | 2010-06-29 | 2010-06-29 | 薄膜トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008262227A JP2008262227A (ja) | 2008-10-30 |
JP4885914B2 true JP4885914B2 (ja) | 2012-02-29 |
Family
ID=39984682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008184610A Expired - Fee Related JP4885914B2 (ja) | 2008-07-16 | 2008-07-16 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4885914B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01255829A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | アルミニウムとitoとの多層配線 |
JPH04186838A (ja) * | 1990-11-21 | 1992-07-03 | Toshiba Corp | 半導体装置の製造方法 |
JPH0927493A (ja) * | 1995-07-10 | 1997-01-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH09115906A (ja) * | 1995-10-24 | 1997-05-02 | Matsushita Electron Corp | 半導体装置の製造方法 |
KR0186206B1 (ko) * | 1995-11-21 | 1999-05-01 | 구자홍 | 액정표시소자 및 그의 제조방법 |
JPH10303142A (ja) * | 1997-04-22 | 1998-11-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP4663829B2 (ja) * | 1998-03-31 | 2011-04-06 | 三菱電機株式会社 | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 |
JP4472745B2 (ja) * | 2007-12-21 | 2010-06-02 | 三菱電機株式会社 | 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法 |
-
2008
- 2008-07-16 JP JP2008184610A patent/JP4885914B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008262227A (ja) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4663829B2 (ja) | 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置 | |
KR101412761B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR101447342B1 (ko) | 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 | |
US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
CN104508808B (zh) | 半导体装置及其制造方法 | |
US9337346B2 (en) | Array substrate and method of fabricating the same | |
EP2725621A1 (en) | Array substrate and method for manufacturing the same and display device | |
JP5214858B2 (ja) | Tftアレイ基板及びその製造方法 | |
KR20130094161A (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US9786506B2 (en) | Array substrate, manufacturing method therefor and display device | |
US7687333B2 (en) | Method of fabricating thin film transistor and array substrate for liquid crystal display device including the same | |
KR20060097648A (ko) | 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 | |
JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
WO2006080116A1 (ja) | 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板 | |
KR100801172B1 (ko) | 전기광학장치, 액정표시장치 및 그것들의 제조방법 | |
JP4472745B2 (ja) | 薄膜トランジスタが含まれるtftアレイ基板を有する液晶表示装置およびその製法 | |
JP4885914B2 (ja) | 表示装置 | |
JP2010232682A (ja) | 薄膜トランジスタの製造方法 | |
KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR100817630B1 (ko) | 알루미늄-탄소 합금 베이스 금속막 상의 투명 도전막형성방법 및 이를 이용한 박막트랜지스터 액정표시장치의어레이 기판의 제조방법 | |
JP2005317579A (ja) | 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置 | |
WO2016067585A1 (ja) | 薄膜半導体装置、有機el表示装置及び薄膜半導体装置の製造方法 | |
JP5687133B2 (ja) | 半導体装置及び表示装置 | |
KR102617444B1 (ko) | 박막 트랜지스터 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080716 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |