KR20060097648A - 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 - Google Patents

은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 Download PDF

Info

Publication number
KR20060097648A
KR20060097648A KR1020060021941A KR20060021941A KR20060097648A KR 20060097648 A KR20060097648 A KR 20060097648A KR 1020060021941 A KR1020060021941 A KR 1020060021941A KR 20060021941 A KR20060021941 A KR 20060021941A KR 20060097648 A KR20060097648 A KR 20060097648A
Authority
KR
South Korea
Prior art keywords
electrode
copper
silver
thin film
wiring
Prior art date
Application number
KR1020060021941A
Other languages
English (en)
Other versions
KR100812954B1 (ko
Inventor
한희
하용준
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Publication of KR20060097648A publication Critical patent/KR20060097648A/ko
Application granted granted Critical
Publication of KR100812954B1 publication Critical patent/KR100812954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 구리의 표면에 은 박막을 도입함으로써 구리가 보호되도록 한 구리 배선 또는 구리 전극 및 그 제조방법에 관한 것이다. 또한 본 발명은 기판에 구리 배선 또는 구리 전극을 형성한 후 상기 구리 표면에 은 박막을 형성함으로써 상기 구리를 보호하여 산화 또는 기타 불필요한 반응에 대한 저항성이 강해지도록 함으로써, 전극 및 배선의 성능을 양호하게 유지할 수 있는 액정 표시장치 및 그 제조방법에 대한 것이다.
구리, 은, 은 박막, 액정표시장치, 실리사이드, 전극, 배선

Description

은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및 상기 전극 또는 배선을 갖는 액정 표시장치{COPPER WIRE OR COPPER ELECTRODE PROTECTED BY SILVER THIN LAYER AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE WIRE OR ELECTRODE}
도 1은 종래기술에 따른 액정 표시장치의 개략적인 단면도이다.
도 2는 종래 기술에 따른 액정 표시장치 제조방법을 설명하기 위한 공정의 단면도이다.
도 3은 본 발명에서 따라, 구리 박막 위에 은 박막이 형성된 구조를 나타내는 단면도이다.
도 4a 내지 4e는 본 발명에 따른 액정 표시장치의 제조방법을 설명하기 위한 공정의 단면도이다.
도 5는 구리 박막으로 된 전극 및 배선을 형성한 후, 은 친환을 실시하지 않은 구리전극의 표면(5a) 및 단면(5b)을 전자현미경으로 찍은 사진이다.
도 6은 본 발명에 따라 기판에 구리 전극 및 배선을 형성한 후 이를 은치환 용액에 침지시켜 형성된 은 박막의 표면(6a) 및 단면(6b)을 전자현미경으로 찍은 사진이다.
도 7a 및 7b는 구리 박막 패터닝에 의하여 전극을 형성한 후, 은 친환을 실시하지 않은 구리전극의 모습을 보여주는 표면사진이다.
도 8a 및 8b는 구리 박막 패터닝 후 이를 은 치환 용액에 침지시켜 형성된 전극의 모습을 보여주는 표면사진이다.
도 9a는 구리 표면에 절연막으로서 실리콘 질화물을 증착한 모습을 보여주는 사진이며, 9b는 구리 표면을 은 박막으로 치환한 후 실리콘 질화막을 증착한 모습을 보여주는 사진이다.
도 10은 절연막으로의 구리성분의 확산 및 구리의 산화로 인하여 소자에 단락현상이 발생한 모습을 보여주는 도면이다.
도 11은 전극과 절연막(실리콘 질화막)과의 결합력을 평가하기 위하여 X-선 회절시험을 한 결과를 나타낸다.
<부호의 간단한 설명>
101, 201 : 게이트 전극 102 : 절연막
202a : 은 박막 202b : 절연막
103, 203 : 반도체층 104, 204 : 오믹콘택층
105, 205 : 소스 전극 106, 206 : 드레인 전극
107, 207 : 보호막 108, 208 : 콘택홀
209 : 화소 전극 110, 210 : 유리 기판
본 발명은 구리 배선 또는 구리 전극 표면에 은 박막을 도입하여 구리가 보 호되도록 한 구리 배선 또는 구리 전극에 관한 것이다. 본 발명은 또한 상기 구리 배선 또는 구리 전극을 사용하는 액정 표시장치에 관한 것이다. 기판에 구리 배선 또는 구리 전극을 형성한 후 상기 구리 표면에 은 박막을 형성할 경우, 상기 은 박막이 구리를 보호하여 산화 또는 기타 불필요한 반응에 대한 구리의 저항성이 강해지도록 함으로써, 전극 및 배선의 성능을 양호하게 유지할 수 있다.
현재 대부분의 액정 표시장치(LCD; Liquid Crysytal Display)는 제조공정이 쉽고 TFT(박막트랜지스터; Thin Film Transistor)용 광차단막이 따로 필요 없는 인버티드 스태거드(Inverted Staggered) 구조의 TFT를 채용하고 있는 추세이다(도 1 참조).
상기 인버티드 스태거드 구조의 TFT를 포함하는 액정 표시장치는 일반적으로 복수개의 구조물이 형성된 두 개의 기판을 서로 대향하여 합착하고 그 사이에 액정을 주입하여 이루어진다. 상기 기판 중 아래 쪽에 있는 기판에는 게이트버스 라인과 데이터버스라인이 매트릭스 형태로 교차로 형성함으로써, 그 교차 영역 내에 화소 전극이 형성되어 이들이 서로 전기적으로 연결되도록 하는 인버티드 스태거드 형태의 구조를 갖는다. 즉, 상기 인버티드 스태거드 구조의 TFT는 일반적으로 유리 기판 위에 형성된 게이트 전극, 상기 게이트 전극을 포함한 전면에 형성된 게이트 절연막, 상기 게이트 전극 상부의 게이트 절연막 위에 형성된 반도체층, 상기 반도체층 위에서 분리 형성된 소스 전극 및 드레인 전극, 상기 소스 및 드레인 전극과 상기 반도체층 사이에 개재되는 오믹 콘택층으로 구성된다. 한편, 액정 표시장치는 상기와 같이 구성된 TFT, 상기 TFT를 포함하는 기판의 전면에 형성된 보호막, 상 기 드레인 전극이 노출 되도록 형성된 콘택홀 및 상기 콘택홀을 통해 드레인 전극과 전기적으로 연결되는 화소 전극에 의하여 구성된다.
도 2는 종래 기술에 따른 액정표시장치 제조방법을 설명하기 위한 공정의 단면도이다.
일반적으로, 도 2의 (a)에서와 같이 유리 기판(110) 위에 스퍼터링법으로 구리를 사용하여 막을 형성하고, 사진 식각 공정 등을 이용한 패터닝 공정으로 상기 구리막을 선택적으로 제거하여 복수개의 게이트 배선과 게이트 전극(101)을 형성한다.
그리고, 도 2의 (b)에서와 같이, 게이트 배선과 게이트 전극(101)이 형성된 유리기판(110) 위에, 다결정실리콘(a-Si)과의 계면특성이 좋고 상기 게이트전극(101)과 밀착성이 좋으며 절연 내압이 높은 실리콘질화물(SiNx), 실리콘산화물(SiOx) 등으로 게이트 절연막(102)을 형성한다. 이어, (c)에서와 같이, 상기 게이트 절연막(102) 위에 다결정 실리콘(a-Si)을 이용하여 반도체층(103)을 형성한다.
이후, 상기 반도체층(103) 위에, 후 공정에서 형성되는 소스 및 드레인 전극과의 양호한 오믹 콘택을 위해 오믹콘택층(104)을 형성한다. 그리고, (d)에서와 같이, 상기 오믹콘택층(104)을 포함한 전면에 구리 막을 형성한 후, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터배선을 형성하고, 소스 전극(105)과 드레인 전극(106)을 형성한다. 상기 소스/드레인 전극(105/106)을 포함한 전면에 보호막(107)을 도포하고, 상기 드레인 전극(106)이 노출되도록 상기 보호막(107)의 소정 부위를 제거하여 콘택홀(108)을 형성한다.
이어, 전면에 전도성 있는 투명도전막을 증착한 후 패터닝하여 상기 콘택홀(108)을 통해 드레인 전극(106)과 전기적으로 연결되는 화소 전극을 형성하면 종래기술에 따른 액정표시장치의 제조공정이 완료된다.
이와 같은 구조의 액정표시장치에 있어서, 상기 전극 및 배선의 재료로서 구리를 사용하는데, 이러한 구리 배선은 종래의 알루미늄 배선을 대체할 차세대 배선으로서 그 성능을 인정 받고 있다고 할 수 있다. 구리는 알루미늄에 비해 비저항이 낮기 때문에 저항-축전지연(RC delay)을 감소시켜 직접회로가 보다 빠르게 동작하는 것이 가능하게 한다. 또한, 전기 이동에 대한 저항성(Electromigration resistance)이 좋기 때문에 소자 내에서의 금속 회로의 단락을 줄일 수 있는 장점이 있다. 그러나, 구리는 알루미늄과 달리 쉽게 산화되는 문제점을 가지고 있다. 이로 인하여 구리 전극 및 구리 배선은 쉽게 오염이 되고, 또한 전극 및 배선에 도포되는 절연막과 반응하려는 경향이 있어 문제가 된다. 이에, 반도체 공정에서는, 배선공정 후 공정으로서 구리 박막의 표면에 이온을 주입하는 이온 주입법(ion implantation), 구리합금 박막을 이용하는 방법, 구리와 다른 금속으로 이루어진 적층체를 형성하고 이를 열처리하는 방법 등이 연구되고 있다.
한편, 상기 액정 표시장치에 있어서, 상기 전극 또는 배선의 절연막 또는 보호막은 실리콘계 화합물로 이루어지는 것이 일반적이다. 상기 실리콘계 화합물은 증착에 의하여 전극과 배선을 포함하는 기판에 형성되는데, 상기 실리콘화합물 형성에 사용되는 SiH4와 구리가 반응하여 배선 및 전극의 성능에 장애를 유발할 수 있 다.
보다 상세히 설명하면, 액정 표시장치에는 기판 상에 다양한 박막이 증착되는데, 이러한 박막의 증착 방법으로서, 금속막 및 투명전극의 경우에는 스퍼터링 (Sputtering)법을, 실리콘 및 절연막은 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)법을 주로 이용한다.
상기 PECVD법은 플라즈마에 의해 여기된 전자가 중성 상태로 유입된 기체 화합물과 충돌하여 기체 화합물을 분해하고, 이때 형성된 가스 이온들의 상호반응 및 기판인 유리 등에서 제공되는 열에너지의 도움으로 재결합하여 박막이 형성되는 원리이다. 이때, 유입되는 기체의 종류는 형성하고자 막의 종류에 따라 달라지는데, 일반적으로 수소화 비정질 실리콘(a-Si:H)을 형성하고자 할 경우에는 SiH4, H2를 사용하며, 실리콘 질화막(SiNx)을 형성하고자 할 경우에는 SiH4, H2, NH3, N2의 혼합가스가 사용된다. N형 불순물인 인(phosphorous)을 도핑한 n+a-Si:H을 형성하고자 할 경우에는 PH3가 첨가된다.
상기와 같은 방법에 의하여 실리콘화합물을 증착할 때 구리 전극 또는 구리 배선이 보호되지 않는다면, 증착에 사용되는 SiH4와 구리가 반응하여 실리사이드를 형성하게 되며, 이러한 실리사이드로 인하여 누설 전류(leakage current) 및 브레이크 다운(break down)이 발생하여 배선 및 전극의 성능에 장애를 유발하고 소자의 신뢰성을 저하시킨다는 문제점이 있다.
또한, 구리 박막의 표면은 소수성이기 때문에 패턴을 형성한 후 스트립 공정 에서 포토레지스트(PR) 잔사가 존재하는 단점이 있기 때문에, 패턴 후 상기 잔사를 제거하여야 한다.
이에, 본 발명에서는 구리로 된 전극 또는 배선을 보호하여, 증착에 사용되는 SiH4와 구리가 반응하여 실리사이드를 형성하는 것을 방지하여, 상기 실리사이드로 인하여 누설 전류(leakage current) 및 브레이크 다운(break down)이 발생하여 배선 및 전극의 성능에 장애를 유발하고 소자의 신뢰성을 저하시키는 문제점을 해결하고자 한다. 또한, 구리 박막의 표면은 소수성이기 때문에 패턴을 형성한 후 스트립 공정에서 포토레지스트(PR) 잔사가 존재하는 단점이 있는데, 본 발명에서는 패턴 후 상기 잔사를 용이하게 제거할 수 있는 방법을 제공하고자 한다.
본 발명자들은 상기와 같은 문제점을 해결하기 위하여 연구한 결과, 구리를 사용하여 형성된 전극 또는 배선의 표면에 은 박막을 형성함으로써 구리 전극 또는 구리 배선에 실리사이드가 형성되는 것을 억제할 수 있고, 또한, 상기 은 박막을 형성하기 위하여 은 치환 용액을 사용할 경우, 상기 포토레지스트(PR) 잔사까지도 효과적으로 제거할 수 있고 또한 공정의 단순화를 가져와 생산성 증가가 가능함을 발견하고 본 발명을 완성하였다.
따라서, 본 발명은 은 박막에 의하여 보호된 구리 전극 또는 구리 배선 및 구리 전극 또는 구리 배선에 은 박막을 형성하는 방법을 제공하는 것을 목적으로 한다. 또한 본 발명은 상기와 같은 전극과 배선을 사용하여 소자의 신뢰성을 향상 시킨 액정 표시장치와 그 제조방법을 제공하는데 목적이 있다.
또한, 본 발명은 구리 박막의 패터닝 후 남는 포토레지스트(PR) 잔사를 효과적으로 제거하는 방법을 제공하는 것을 목적으로 한다.
본 발명은 전극 또는 배선으로 사용되는 구리 위에 은 박막이 형성되어 보호된 구리 전극 또는 구리 배선을 제공한다.
또한, 본 발명은 구리 위에 은 박막을 형성하는 단계를 포함하는 구리 전극 또는 구리 배선 형성 방법을 제공한다. 또한 본 발명은 구리 위에 은 박막을 형성하여 구리 전극 또는 구리 배선을 보호하는 방법을 제공한다.
본 발명은, 또한 기판에 구리 박막을 형성하는 단계, 상기 구리 박막을 패터닝하여 구리 배선 또는 전극을 형성하는 단계 및 상기 구리 배선 또는 전극이 형성된 기판을 은 치환 용액에 침지시켜 구리 박막 표면에 은 박막을 형성단계를 포함하는 구리 배선 또는 구리 전극의 제조방법을 제공한다. 상기 방법에 의할 경우, 구리 배선 또는 구리 전극을 형성하기 위하여 구리 박막을 패터닝한 후에 남는 포토레지스트(PR) 잔사를 효과적으로 제거할 수 있다.
본 발명은 또한 은 박막에 의하여 구리 전극 및 구리 배선이 보호된 액정표시장치를 제공한다. 즉, 기판, 게이트 전극, 소스 전극, 드레인 전극, 상기 전극에 형성된 절연막, 반도체 층, 오믹콘택층 및 화소전극 포함하는 액정 표시장치에 있어서, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나의 전극은 그 표면에 은 박막이 형성되어 있는 액정 표시장치를 제공한다.
본 발명은 또한, 기판 위에 구리를 이용하여 게이트 배선 및 게이트 전극을 형성하는 단계, 상기 게이트 배선 및 게이트 전극에 은 박막을 형성하는 단계, 상기 은 박막 상에 절연막을 형성하는 단계, 상기 절연막 상의 소정 영역에 채널층을 형성하는 단계, 상기 채널층(반도체층)의 양측과 연결되는 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극을 포함한 전면에 보호막을 형성하는 단계 및 상기 드레인 전극과 연결되도록 상기 보호막 상에 화소 전극을 형성하는 단계를 포함하는 액정 표시장치의 제조방법을 제공한다.
이하 본 발명을 보다 상세히 설명한다.
본 발명에 따라 구리 위에 은 박막이 형성된 구리 전극 및 구리 배선에 있어서, 상기 은 박막의 두께는 통상 10~30nm 이며 보다 바람직하게는 20~30nm이다. 상기 은 박막의 두께가 10nm 미만일 경우 충분한 보호 효과를 나타내는 데 어려움이 있다. 한편, 상기 은 박막은 환원 전위차를 이용하여 형성되기 때문에 30nm 이상의 두께로 증착되기는 용이하지 않은 바, 일반적으로 배리어 박막의 두께는 30nm 이하이다.
본 발명에 의하여 보호되는 전극은 바람직하게는, 반도체의 게이트 전극 또는 액정 표시장치의 게이트 전극과 소스/드레인 전극이다.
본 발명에 따라 구리 전극 위에 은 박막을 형성하는 방법은 구리 위에 은 박막을 상기의 두께, 즉 10~30nm 의 두께로 형성할 수 있는 방법이라면 제한없이 적용가능하다. 바람직하게는 은 치환용액 침지법(은거울 반응)을 사용할 수 있다. 즉 , 먼저 기판에 구리 배선 및 구리 전극을 형성한 후 이를 은 치환 용액에 침지하여 구리 전극 또는 구리 배선 표면의 구리가 은으로 치환되도록 함으로써 구리의 표면에 은 박막이 형성되도록 할 수 있다.
은 치환 용액은 구리 표면을 은으로 치환시킬 수 있기만 하면 그 종류 및 제조방법이 특별히 한정되지는 않는다. 일반적으로, 용액 중의 은 이온 농도가 약 1~5M 정도이며, 바람직하게는 1~2M 정도, 보다 바람직하게는 1.5~1.6 M 정도가 적당하다. 용매는 제한이 없지만, 바람직하게는 이온 제거수를 사용할 수 있다. 상기 은 치환 용액의 은 이온 공급체로서는 AgNO3, KAg(CN)2, 등이 있으며 그 종류가 이들에 한정되는 것은 아니다. 예를 들어, 이온 제거수에 AgNO3, (NH4)2SO4, NH4OH를 혼합하여 은 치환 용액을 제조하거나, 이온 제거수에 KAg(CN)2, KCN를 혼합하여 은 치환 용액을 제조할 수도 있다.
박막의 치환속도 및 표면 개발효과 정도를 고려하여 상기 은 치환 용액의 온도를 조절할 수 있는데, 온도가 18℃ 미만일 경우는 저온으로 인하에 치환반응이 용이하지 않으며, 온도가 100℃를 초과할 경우 물이 증발되는 문제점이 있기 때문에 일반적으로 상기 은 치환 용액은 18℃ 내지 100℃의 온도로 유지하는 것이 바람직하다.
기판에 구리 배선 또는 구리 전극을 형성한 후, 이를 18℃ 내지 100℃의 은 치환 용액 중에 약 10~30초 정도 침지시키고, 물에 의한 세정 및 건조를 거쳐 구리 배선 또는 구리 전극이 은 박막에 의해 보호된 기판을 제조할 수 있다.
이러한 은 치환 용액을 사용하는 경우, 구리 박막을 패터닝하여 구리 전극 또는 구리 배선을 형성하고 이를 은 치환 용액에 침지시키는 것에 의하여 구리에 은 박막이 형성될 수 있기 때문에, 전극 또는 배선의 형성과 은 박막의 형성이 하나의 연속 공정(wet process)에 의하여 구현할 수 있다.
일반적으로, 액정 표시 장치에서 게이트 전극 및 소스/드레인 전극은 에칭용 용액에 넣어서 금속막을 깍아서 패턴을 형성한 후, 습식 공정인 포토레지스트 스트리퍼(PR stripper) 공정을 통하여 금속 배선막을 형성한다. 구리의 경우 구리의 소수성 때문에, PR Stripper 공정 후 구리 표면에 PR 잔사가 많이 남아있게 된다. 특히, XPS 분석 등에 의하면 구리의 표면에는 유기화합물도 존재한다는 것을 알 수 있다.
종래에는 상기 PR 잔사를 제거하기 위해 건식 세정 공정인 UV 세정 방법을 적용하였는데, 이 방법은 UV를 이용하여 상기 잔사를 태워 없애는 것이다. 그러나 본 발명에서와 같이 강한 반응성을 나타내는 은 치환용액을 사용할 경우, 전극 표면의 구리가 은치환 용액으로 용해되면서 그 부분이 은으로 치환될 때, 상기 PR 잔사가 전극 표면의 구리와 함께 전극으로부터 제거되는 것이다
그렇기 때문에, 본 발명에 의할 경우 상기 패터닝 후 남은 포토레지스트(PR) 잔사를 효과적으로 제거할 수 있다(도 7b 참조).
상기와 같이 구리의 표면에 은 박막이 형성된 전극 또는 배선의 경우, 그 위에 절연막이 형성되더라도 상기 절연막과 구리가 반응하지 않아 구리의 전기적 특성이 희생되지 않기 때문에 구리 전극 및 배선이 보호될 수 있다.
즉, 구리 박막의 표면을 은으로 치환하여 은 박막을 형성하는 것만으로도 산화에 대한 저항성이 강해져서 전극 및 배선의 표면에서 산화에 의한 불순물의 발생이 억제된다. 그 결과, 전극 또는 배선의 상층막으로서 형성되는 실리콘계 절연막과의 접착력이 강해지고, 불필요한 반응이 억제되어, 저항 특성이 우수한 고품질의 배선 및 전극을 얻을 수 있다. 특히, 전극 또는 배선에 실리콘화합물 증착시 유입되는 SiH4와의 반응으로 인한 실리사이드의 형성이 억제되어 누설전류(leakage current) 및 브레이크 다운(break down)의 발생이 억제됨으로써 소자의 신뢰성 회복에도 큰 효과가 있다.
첨부된 도면을 참조하여 본 발명에 따른 배선 및 전극이 적용되는 액정 표시장치 및 그 제조방법을 예시적으로 설명한다.
도 4a 내지 4e는 본 발명에 따른 액정표시장치 제조방법을 설명하기 위한 공정 단면도이다.
도 4a에서와 같이, 유리 기판(210) 위에 스퍼터링법에 의해 구리 금속막을 증착한 후, 패터닝하여 복수의 게이트 배선과 게이트전극(201)을 형성한다.
도 4b에서와 같이, 상기 게이트 배선과 게이트 전극(201)에 은 박막(202a)을 형성하고 절연 내압 특성이 좋은 무기물인 실리콘계 화합물로 절연막(202b)을 형성한다. 상기 은 박막은 바람직하게는 은 치환 용액 침지법에 의하여 형성될 수 있다. 즉, 상기 상기 게이트 배선과 게이트 전극(201)이 형성된 유리 기판(210)을 은 치환 용액에 침지하는 것에 의하여 구리 전극 및 구리 배선 표면의 구리가 은으로 치환됨으로써 은 박막이 용이하게 형성될 수 있다. 이 경우, 구리 전극 및 배선이 형성된 기판을 바로 은 치환 용액에 침지시키는 하나의 연속 공정에 의하여 은 박막을 형성할 수 있다. 이 경우, 패터닝 후 남은 포토레지스트 잔사도 더불어 제거될 수 있기 때문에, 공정의 단순화 측면에서 매우 유용하다.
절연막(202b)의 증착은 일반적으로 PECVD법에 의한다. 이때, 은 박막(202a)은 실리콘질화물 증착시 사용하는 SiH4와 구리의 반응을 억제하여 실리사이드 형성을 방지하는 역할을 한다.
이어, 도 4c에서와 같이, 상기 절연막(202b)상에 박막트랜지스터의 채널로 사용되는 반도체층(203), 오믹콘택층(204)을 형성한다. 바람직하게는, 상기 반도체층(203)은 다결정 실리콘(a-Si)을 사용하고, 상기 오믹콘택층(204)은 인(Phosphorous)을 도핑한 n+a-Si:H을 사용한다.
이어서, 도 4d에서와 같이, 상기 오믹콘택층(204)을 포함한 전면에 구리 금속막을 증착하고, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터배선을 형성하고, 소스 전극(205)과 드레인 전극(206)을 형성한다. 상기 구리 금속막을 증착하는 방법으로는, 바람직하게는 스퍼터링법을 적용한다. 상기 소스 및 드레인 전극도 은 박막에 의하여 보호될 수 있다.
상기 소스/드레인 전극(205/206)을 포함한 전면에 보호막(207)을 형성하고, 상기 드레인 전극(206)이 노출되도록 상기 보호막(207)의 소정 부위를 부분적으로 제거하여 콘택홀(208)을 형성한다. 바람직하게는, 상기 보호막은 PECVD법에 의하여 형성되며, 보호막의 재료로는 유전율이 낮은 유기물인 BCB (Benzocyclobutene)를 주로 사용한다.
그리고, 도 4e에서와 같이, 전면에 전도성 있는 투명도전막을 증착한 후 패터닝하여 상기 콘택홀(208)을 통해 드레인 전극(206)과 전기적으로 연결되어 액정에 전압을 가해주는 화소 전극(209)을 형성하면 본 발명에 따른 액정표시장치의 제조가 완료될 수 있다. 바람직하게는, 상기 투명 도전막은 산화주석을 혼합한 산화인듐(ITO: Indium Tin Oxide)을 주로 사용하여, 주로 스퍼터링법에 의하여 형성된다.
이하 실시예 및 비교예를 참조하여 본 발명을 보다 구체적으로 설명한다. 이러한 실시예 및 비교예는 본 발명을 예시적으로 설명하기 위한 것을 뿐, 이들에 의하여 본 발명의 권리범위가 제한되지는 않는다.
<실시예 1>
11cm x 11cm의 유리 기판 위에 스퍼터링법에 의해 구리 금속막을 200nm의 두께로 증착한 후, 포토레지스트리 방법에 의하여 패터닝을 하여 복수개의 배선과 전극을 형성한다(도 5 참조). 이때, 게이트 전극 및 소스/드레인 전극의 두께는 200nm이다.
168ml의 이온 제거수에 0.26g의 AgNO3, 6g의 (NH4)2SO4, 1ml의 NH4OH를 혼합하여 은 치환 용액을 제조하였다. 상기 은 치환 용액을 25℃의 온도로 유지하면서 상기 배선과 전극이 형성된 기판을 10초 동안 침지시켰다.
상기 침지 후 기판을 물로 세정하고 드라이 건을 이용한 수분 건조 공정을 거쳐 은 박막에 의하여 보호된 구리 전극 및 구리 배선을 형성하였다. 상기 제조된 배선 및 박막은 도 6 및 7에서 확인할 수 있다.
본 실시예에서는 은 치환 용액에 의하여 포토레지스트 잔사가 제거된다는 것을 확인할 수 있었다. 즉, 전극 및 배선에 남아있던 포토레지스트 잔사는, 강한 반응성을 지닌 은 치환 용액에 의하여 전극 표면의 구리가 은으로 치환될 때 함께 제거됨을 알 수 있다. 이는 도 7에 의하여 확인될 수 있다.
<실시예 2>
은 치환 용액으로서, 이온 제거수에 KAg(CN)2와 KCN를 혼합하여 제조한 것을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 은 박막에 의하여 보호된 구리 전극 및 구리 배선을 형성하였다.
<실시예 3>
상기 실시예 1에서 제조된 전극 및 배선에 절연막으로서 PECVD 법을 이용하여 실리콘질화물을 증착하여 절연막으로 보호된 전극 및 배선을 갖는 기판을 제조하였다. 상기 증착된 실리콘 질화물의 두께는 200nm 였다.
<실시예 4>
전극 및 배선의 제조에 이어 액정 표시장치를 제조하였다.
구체적으로 도 4a에서와 같이, 유리기판(210) 위에 스퍼터링법에 의해 구리 금속막을 증착한 후, 패터닝하여 복수의 게이트 배선과 게이트전극(201)을 형성하였다.
168ml의 이온 제거수에 0.26g의 AgNO3, 6g의 (NH4)2SO4, 1ml의 NH4OH를 혼합하여 은 치환 용액을 제조하고 상기 은 치환 용액을 25℃의 온도로 유지하면서 상기 게이트 배선과 게이트 전극(201)이 형성된 기판을 10초 동안 침지시켜 은 박막(202a)을 형성하고, 절연 내압 특성이 좋은 무기물인 실리콘질화물로 절연막(202b)을 형성하였다(도 4b). 상기 절연막(202b)의 증착은 PECVD법을 이용하였다.
이어, 도 4c에서와 같이, 상기 절연막(202b)상에 박막트랜지스터의 채널로 사용되는 반도체층(203), 오믹콘택층(204)을 형성하였다. 반도체층(203)은 다결정 실리콘(a-Si)을 사용하였고, 오믹콘택층(204)은 인(Phosphorous)를 도핑한 n+a-Si:H을 사용하였다.
이어서, 도 4d에서와 같이, 상기 오믹콘택층(204)을 포함한 전면에 스퍼터링법으로 구리 금속막을 증착하고, 패터닝하여 상기 게이트 배선과 교차하는 방향으로 데이터배선을 형성하고, 소스 전극(205)과 드레인 전극(206)을 형성하였다.
상기 소스/드레인 전극(205/206)을 포함한 전면에 PECVD법으로 보호막(207)을 형성하고, 상기 드레인 전극(206)이 노출되도록 상기 보호막(207)의 소정 부위를 부분적으로 제거하여 콘택홀(208)을 형성하였다. 이 때, 보호막은 유전율이 낮 은 유기물인 BCB(Benzocyclobutene)를 사용하였다.
그리고, 도 4e에서와 같이, 전면에 전도성 있는 투명도전막을 증착한 후 패터닝하여 상기 콘택홀(208)을 통해 드레인 전극(206)과 전기적으로 연결되어 액정에 전압을 가해주는 화소 전극(209)을 형성하여 본 발명에 따른 액정표시장치를 제조하였다. 이 때, 상기 투명 도전막은 ITO를 사용하였다.
<비교예 1>
구리 배선 및 구리 전극에 은 박막을 형성하지 않는다는 것을 제외하고는 실시예 3과 동일한 방법으로 구리 배선 및 구리 전극 위에 절연막으로서 실리콘질화물을 형성하였다.
<비교예 2>
구리 배선과 구리 전극을 형성하고, 은 치환 용액으로 처리하는 과정 없이, 그 위에 BCB(benzocyclobutene)을 이용하여 유기 절연막(제 1 절연막)을 형성하고, 그 위에 실시예 4에서와 같은 실리콘 질화물을 형성하였다. 이하 실시예 4와 동일하게 액정 표시장치를 제조하였다.
<배선 및 전극의 표면 관찰 및 보이드 검사>
상기 실시예 3 및 비교예 1에 따라 제조된 전극의 외부 형태, 거칠기(roughness), 보이드(void) 형성 여부 등을 확인하기 위하여 전자현미경 사진 촬영 을 하였다. 절연막 형성 전, 비교예 1에서 제조된 전극을 촬영한 사진은 도 7a 및 7b에 나타나 있으며, 실시예 3에서 제조된 전극을 촬영한 사진은 도 8a 및 8b에 나타나 있다.
상기 도 7a 및 7b의 구리 표면에는 포토레지스트(PR) 후 그 잔사가 미세하게 남아있는 반면, 본 발명에 따라 실시예 3에서와 같이 은 치환 용액에 침지 시키는 공정을 거치면 도 8a 및 8b에서 보는 바와 같이 상기 PR 잔사가 제거된다.
한편, 도 8b에 도시된 실시예 3에 의한 전극의 경우 측면부가 매끈한 반면, 도 7b에 도시된 비교예 1에 의한 전극의 경우 전극 측면부가 매끈하지 못하고 매우 불규칙하다(line roughness 발생).
도 7b에서와 같이 구리 전극의 외부가 불규칙면하면, 그 위에 절연막(실리콘 질화물)을 형성하는 과정에서 보이드(void; 빈 공간)가 생길 가능성이 매우 커진다. 한편, 이러한 보이드(void)는 박막의 스트레스(Stress)로 작용하여 전극 성분인 구리가 절연막으로 확산되어 실리사이드의 형성을 촉진할 수 있다.
도 9a는 구리 표면에 절연막으로서 실리콘 질화물을 증착한 모습(비교예 1)을 보여주는 사진이며, 9b는 구리 표면을 은 박막으로 치환한 후 실리콘 질화막을 증착한 모습(실시예 3)을 보여주는 사진이다. 도 9a의 경우, 상기 언급한 line roughness의 증가로 인하여 구리 표면위에 실리콘 질화물(SiNx)을 증착할 때 보이드(void)가 발생할 가능성이 커지게 되는데, 박막의 스트레스에 의하여 이러한 보이드(빈공간)가 상기 실리콘 질화막 쪽으로 확산되면, 그 부분에서는 구리의 산화가 일어나기가 용이해진다.
도 10은 절연막으로의 구리성분의 확산 및 구리의 산화로 인하여 소자에 단락현상이 발생한 모습을 보여주는 도면이다. 상기 도면에서와 같이 구리성분이 절연막으로 확산되어 구리 배선 또는 전극이 산화되면 소자의 신뢰성 및 생산수율이 저하되는데, 예를 들어, 전자소자에서 일명 GDS(gate drain short)라고 불리는 문제점이 발생하여 구리배선 공정에서 수율을 낮추는 원인이 된다.
구리는 실리콘질화물에서의 확산속도가 빨라 실리사이드 형성이 쉽게 일어나지만, 은이 실리콘 질화물과 반응하는 속도는 구리의 반응속도의 1/100에 지나지 않기 때문에, 구리 전극 및 배선의 표면을 은 박막으로 치환할 경우 실리사이드의 형성이 현저하게 줄어들게 할 수 있다. 본 발명에 의하면 간단한 방법으로 구리 표면에 은 박막을 형성할 수 있다.
<시험예 1>
전극과 배선 위에 절연막을 형성한 후, 전극과 배선의 전기적 특성을 측정하였다. 구체적으로 상기 비교예 1 및 실시예 3에서 제조된 기판상의 전극에 대하여(도 5b 및 도 6b 참고) 면저항(sheet resistance)을 측정하였다. 면저항 측정에 널리 사용되는 4-point prove장비를 이용하여 5회에 걸쳐 면저항을 측정한 후 그 평균값을 각 전극의 면저항으로 하였다. 그 결과를 하기 표 1에 기재하였다.
측정 회차 비교예 1 (mΩ/□) 실시예 3 (mΩ/□)
1차 116.1 95.6
2차 113.8 96.1
3차 113.9 95.3
4차 114.4 95.7
5차 114.5 96.2
평균 114.54 95.78
또한, 상기 면저항에 기초하여 비저항을 계산하였다.
그 결과, 비교예 1에 의한 구리전극의 경우 비저항이 2.29μΩ·cm 였지만, 실시예에 3서는 2.10μΩ·cm 로 감소하였다. 상기 시험에 의하여 전극 및 배선의 전기적 특성이 향상되었음을 확인할 수 있었다.
상기에서 보는 바와 같이, 구리 전극 표면을 은으로 치환하면 면저항 및 비저항감소 효과가 뛰어나다. 상기와 같이 비저항이 작아지면 회로에서의 응답속도를 높일 수 있기 때문에, 예를 들어, 이를 액정표시장치에 적용할 경우 액정표시장치의 휘도 및 응답속도를 높일 수 있다.
<시험예 2>
전극과 절연막(실리콘 질화막)과의 결합력을 평가하기 위하여 X-선 회절시험을 하였다. 그 결과는 도 11에 도시되어 있다.
ASTM 자료에 의하면 일반적으로 구리는 2θ=43.295에서 (111) 피크를 갖는다. 그런데, 구리 위에 직접적으로 절연막이 형성된 비교예 1에 의한 전극에서는 2θ=43.50에서 피크를 가지며, 구리에 은 치환 박막이 형성된 실시예 3의 경우 2θ=43.46에서 피크를 가진다. 즉, 비교예 1의 경우 Δ2θ=0.205이며, 실시예 3의 경우 Δ2θ=0.165이다.
상기 실시예 3의 결과에서 은 치환 후 실리콘 절연막 증착시 Cu의 (111) 피크 위치 변화가 작은 것은, 전극과 실리콘 절연막과의 결합력이 좋아서 스트레스가 적게 받기 때문이라고 할 수 있다. 이러한 양호한 결합력에 의하여 은 치환된 전극의 표면은 구리만으로 된 전극의 표면과 차이를 나타낸다.
상술한 바와 같이, 배선 또는 전극 재료로서 구리를 이용하는 경우 상기 구리의 표면을 은으로 치환하여 미세한 은 박막을 형성하는 것만으로도 구리의 산화에 대한 저항성이 증가되어 상층막인 절열막과의 접착력이 강해지고 저항 특성이 우수한 고품질의 배선 및 전극을 얻을 수 있다. 특히, 구리에 실리콘화합물 증착시 사용되는 SiH4와의 반응으로 인하여 실리사이드 형성이 억제되어 실리사이드에 의한 누설전류(leakage current) 및 브레이크 다운(break down)이 발생을 억제함으로써 소자의 신뢰성 증진에 도움이 된다.
또한 본 발명에 의한 전극 및 배선은 비저항이 우수하여, 액정 표시장치의 전극으로 사용될 경우 휘도 및 응답속도를 높일 수 있다. 따라서 본 발명에 의한 기술은 구리의 확산방지 뿐만 아니라 차세대 배선기술로도 발전될 수 있을 것으로 판단된다.

Claims (13)

  1. 기판의 표면에 구리 박막을 형성하는 단계;
    상기 구리 박막을 패터닝하여 배선 또는 전극을 형성하는 단계; 및
    상기 형성된 배선 또는 전극의 표면에 은 박막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 배선 또는 전극의 제조방법.
  2. 제 1항에서 있어서, 상기 은 박막을 형성하는 단계는, 상기 배선 또는 전극이 형성된 기판을 은 치환 용액에 침지시켜 상기 패터닝된 구리 박막의 표면에 은 박막이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 제조방법.
  3. 제 2항에서 있어서, 상기 은 박막을 형성하는 단계에서 상기 은 치환 용액은 18℃ 내지 100℃의 온도로 유지되는 것을 특징으로 하는 제조방법.
  4. 제 2항에서 있어서, 상기 은 치환 용액의 은 이온 농도는 1 내지 5M인 것을 특징으로 하는 제조방법.
  5. 제 2항에서 있어서, 상기 은 치환 용액은 AgNO3 및 KAg(CN)2 로 이루어진 군에서 선택된 1종 이상의 은 이온 공급체를 사용하여 제조된 것임을 특징으로 하는 제조방법.
  6. 제 2항에서 있어서, 상기 구리 기판을 은 치환 용액에 침지시키는 시간은 10~ 30초인 것을 특징으로 하는 제조방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 의한 방법으로 제조된 배선 또는 전극.
  8. 구리를 재료로 하여 형성된 전극에 있어서, 상기 전극의 표면에는 은 박막이 형성되어 있는 것을 특징으로 하는 전극.
  9. 제 8항에서 있어서, 상기 은 박막의 두께는 10~30nm 인 것을 특징으로 하는 전극.
  10. 기판;
    기판에 형성된 게이트 전극;
    게이트 전극을 포함한 전면에 형성된 게이트 절연막;
    상기 절연막 상에 형성된 반도체 층;
    상기 반도체 층 위에서 분리된 형태로 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극과 상기 반도체층 사이에 개재된 오믹콘택층; 및
    상기 드레인 전극과 전기적으로 연결되는 화소전극 포함하는 액정 표시장치에 있어서,
    상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나의 전극의 표면에는 은 박막이 형성되어 있는 것을 특징으로 하는 액정 표시장치.
  11. 기판에 구리를 이용하여 게이트 배선 및 게이트 전극을 형성하는 단계;
    상기 게이트 배선 및 게이트 전극에 은 박막을 형성하는 단계;
    상기 은 박막 상에 절연막을 형성하는 단계;
    상기 절연막 상의 소정 영역에 채널층을 형성하는 단계;
    상기 채널층의 양측과 연결되는 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극을 포함한 전면에 보호막을 형성하는 단계; 및
    상기 드레인 전극과 연결되도록 상기 보호막상에 화소전극을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 액정 표시장치 제조방법.
  12. 제 11항에서 있어서, 상기 게이트 배선 및 게이트 전극에 은 박막을 형성하는 단계는 상기 게이트 배선 및 게이트 전극이 형성된 기판을 은 치환 용액에 침지시키는 단계를 포함하는 것을 특징으로 하는 제조방법.
  13. 실리콘계 절연막이 피복된 구리 배선 또는 구리 전극의 제조시, 상기 실리콘계 절연막을 피복하기 이전에 상기 구리 배선 또는 구리 전극의 표면에 은 박막을 형성하여 구리 배선 또는 구리 전극에서의 실리사이드의 형성을 억제하는 방법.
KR1020060021941A 2005-03-11 2006-03-08 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치 KR100812954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050020523 2005-03-11
KR20050020523 2005-03-11

Publications (2)

Publication Number Publication Date
KR20060097648A true KR20060097648A (ko) 2006-09-14
KR100812954B1 KR100812954B1 (ko) 2008-03-11

Family

ID=36953557

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060021941A KR100812954B1 (ko) 2005-03-11 2006-03-08 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치

Country Status (6)

Country Link
US (1) US20060203181A1 (ko)
JP (1) JP2008536295A (ko)
KR (1) KR100812954B1 (ko)
CN (1) CN101137933A (ko)
TW (1) TW200702856A (ko)
WO (1) WO2006095990A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262379A1 (en) * 2006-05-15 2007-11-15 Chin-Chuan Lai Metal structure of glass substrate and formation thereof
WO2008089401A2 (en) * 2007-01-18 2008-07-24 Arizona Board Of Regents, Acting For And On Behalfof Arizona State University Flexible transparent electrodes via nanowires and sacrificial conductive layer
JPWO2010103941A1 (ja) 2009-03-09 2012-09-13 株式会社村田製作所 フレキシブル基板
KR101574131B1 (ko) * 2009-11-10 2015-12-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
WO2012101994A1 (ja) * 2011-01-28 2012-08-02 シャープ株式会社 薄膜トランジスタ基板の製造方法及びその製造方法により製造された薄膜トランジスタ基板
CN102522293B (zh) * 2011-12-31 2015-06-17 四川虹欧显示器件有限公司 等离子显示屏中寻址电极及其制备方法
CN102522292B (zh) * 2011-12-31 2015-07-15 四川虹欧显示器件有限公司 等离子显示屏中显示电极及其制备方法
CN102496547A (zh) * 2011-12-31 2012-06-13 四川虹欧显示器件有限公司 等离子显示屏中寻址电极及其制备方法
CN103503054A (zh) * 2012-01-26 2014-01-08 松下电器产业株式会社 薄膜晶体管阵列装置以及使用其的el显示装置
CN104766803B (zh) * 2015-04-01 2018-09-11 京东方科技集团股份有限公司 Tft的制作方法及tft、阵列基板、显示装置
CN106935511B (zh) * 2017-05-09 2019-05-28 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN108346584A (zh) * 2018-01-11 2018-07-31 广东禾木科技有限公司 一种置换反应制备银包铜键合丝的方法
CN109100893B (zh) * 2018-06-29 2021-11-09 武汉华星光电技术有限公司 显示面板及其制备方法、阵列基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224010B2 (ja) * 1995-05-12 2001-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション キャップ付き電気相互接続構造およびその作成方法
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
JPH1022285A (ja) * 1996-07-02 1998-01-23 Toshiba Corp 半導体装置の製造方法
JP3545177B2 (ja) * 1997-09-18 2004-07-21 株式会社荏原製作所 多層埋め込みＣｕ配線形成方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP4246298B2 (ja) * 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002091338A (ja) * 2000-09-12 2002-03-27 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP4737828B2 (ja) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002289863A (ja) * 2001-03-27 2002-10-04 Toshiba Corp アレイ基板およびその製造方法ならびに液晶表示素子
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
KR100720403B1 (ko) * 2001-06-27 2007-05-22 매그나칩 반도체 유한회사 구리배선의 표면 처리방법
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
KR20030095005A (ko) * 2002-06-11 2003-12-18 김재정 반도체 배선용 금속막 형성 방법
JP2004039916A (ja) * 2002-07-04 2004-02-05 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW200702856A (en) 2007-01-16
JP2008536295A (ja) 2008-09-04
US20060203181A1 (en) 2006-09-14
WO2006095990A1 (en) 2006-09-14
KR100812954B1 (ko) 2008-03-11
CN101137933A (zh) 2008-03-05
WO2006095990A9 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
KR100812954B1 (ko) 은 박막에 의하여 보호된 구리 배선 또는 구리 전극 및상기 전극 또는 배선을 갖는 액정 표시장치
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
TWI452445B (zh) 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
US6350995B1 (en) Thin film transistor and manufacturing method therefore
KR101167661B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR20060128210A (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
KR20070019458A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN107275343B (zh) 底栅型tft基板的制作方法
KR101923546B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
CN108660458B (zh) 金属膜蚀刻液组合物及利用其的导电图案形成方法
KR100672623B1 (ko) 액정표시장치 제조방법
KR20140091401A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100379566B1 (ko) 액정표시장치 제조방법
KR20090116887A (ko) 박막트랜지스터 및 그 제조방법
KR20070000247A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060136217A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN110310960A (zh) 有源矩阵基板
KR20080010957A (ko) 박막트랜지스터의 제조방법, 이에 의해 제조된박막트랜지스터 및 이를 구비한 액정표시소자
JP2008098673A (ja) 薄膜トランジスタを用いた液晶表示装置
JP4885914B2 (ja) 表示装置
KR20190119556A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20180130183A (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160216

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 13