JP3224010B2 - キャップ付き電気相互接続構造およびその作成方法 - Google Patents

キャップ付き電気相互接続構造およびその作成方法

Info

Publication number
JP3224010B2
JP3224010B2 JP10917696A JP10917696A JP3224010B2 JP 3224010 B2 JP3224010 B2 JP 3224010B2 JP 10917696 A JP10917696 A JP 10917696A JP 10917696 A JP10917696 A JP 10917696A JP 3224010 B2 JP3224010 B2 JP 3224010B2
Authority
JP
Japan
Prior art keywords
layer
copper
seed layer
resist
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10917696A
Other languages
English (en)
Other versions
JPH08316234A (ja
Inventor
ムクタ・シャージー・ファルーク
スールヤナラーヤナ・カジャ
エリック・ダニエル・パーフェクト
ジョージ・ユージン・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH08316234A publication Critical patent/JPH08316234A/ja
Application granted granted Critical
Publication of JP3224010B2 publication Critical patent/JP3224010B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、一般に、キャップ
付き銅電気相互接続の新しい構造および方法に関する。
より詳細には、本発明は、半導体基板内の1つまたは複
数の銅電気相互接続をキャッピングして強固な電気相互
接続構造を実現する新規な構造を包含する。また、その
ようなキャップ付き銅電気相互接続構造を実現する方法
も開示する。こうしたキャップ付き相互接続は、単層構
造でも多層構造でもよい。同様に、キャッピングされる
相互接続構造自体も、単層または多層の材料で構成する
ことができる。
【0002】
【関連出願】本特許出願は、本出願人に譲渡され、19
95年5月12日に出願された、「METHOD FOR FORMING
CAPPED COPPER ELECTRICAL INTERCONNECTION」と題す
る米国特許出願第440413号に関連する。上記出願
を参照により本明細書に組み込む。
【0003】
【従来の技術】半導体デバイスは、新しい技術の進歩に
よって、より小さく、かつ、より高密度になってきてい
る。一方、競争力を維持するためにチップの不良率を低
下させなければならないが、回路密度が高くなると、そ
れに対応してチップ全体の不良率が高くなる。したがっ
て、チップ・メーカは、不良品と呼ばれる欠陥チップを
もたらす欠陥を識別し排除することによって、製品の品
質を改善することを迫られている。一方、工程のばらつ
きを少なくすることによって体系的な欠陥をなくすた
め、著しい改善が行われている。歩留りと信頼性の両方
に影響を及ぼすランダムな欠陥をすべてなくすには、プ
ロセスの改善だけでは不十分である。歴史的には、スク
リーニング技術を利用して、これらのランダムな欠陥の
多くを選り除くことにより、製品の不良率を許容レベル
まで改善してきた。
【0004】典型的なメッキ工程では、一般に金属から
なる下部シード層の上にレジスト・ステンシルを作成す
る。次に、通常は、部品をメッキ液に浸す。この浸漬工
程で、レジストのないところにメッキのフィーチャが作
成される。電解メッキされる金属は一般に、銅である。
メッキ後、レジストを剥がし、下部シード層に、フラッ
シュ・エッチング、すなわち短時間の時限エッチングを
行う。この従来技術によるシード層のフラッシュ・エッ
チング工程の1つの問題は、制御が容易でないことであ
る。たとえば、シード層のエッチングが不足すると、短
絡が生じる可能性があり、一方、エッチングが過剰にな
ると、シード層の金属が除去されるだけでなくメッキさ
れたフィーチャもエッチングされ、これにより、導体線
から銅が失われ、場合によっては開路または開路に近い
状態が生じることがある。
【0005】本出願人に譲渡された、米国特許第538
2447号明細書(カジャ(Kaja)他)には、シード層
エッチング後の無電解キャッピングが開示されている。
上記特許の開示を参照により本明細書に組み込む。銅な
どの導電性の金属をコバルトなどの金属のキャッピング
層で被覆する。このキャッピング層は、その表面に薄い
キャッピング金属酸化物層が付着されることをさらに特
徴とする。
【0006】やはり製造部品に見られるもう1つの問題
点は、銅とその後で付着されたポリイミドとの相互作用
である。銅は硬化中にポリイミド層中に移動するので、
銅がポリアミン酸と反応することができ、これがパッケ
ージの電気性能を低下させる可能性があることがわかっ
た。例えば、G.メスナー(Messner)他著「THIN FILM
MULTICHIP MODULES」、P.147(1992年)を参照された
い。
【0007】米国特許第4810332号明細書(パン
(Pan))では、電気メッキした保護膜で電線を保護した
多層銅電気相互接続を作成する方法が開示されている。
保護膜を電気メッキする前に、銅をエッチングし、フォ
トレジスト層に隣接する面を露出させることが好まし
い。これで、銅全体に保護膜を形成することが可能にな
る。
【0008】米国特許第5071518号明細書(パ
ン)では、耐腐蝕性を付与するため電線を保護膜によっ
て保護した電気的多層相互接続を作成する方法が開示さ
れている。この保護膜は、シード層を除去した後で、無
電解メッキのニッケルまたは浸漬被覆したすずによって
付着させる。
【0009】さらに、Cr/Cu/Crのサブトラクテ
ィブ・エッチングを利用して配線レベルを作成する構造
では、Crキャッピング層が側壁を覆っておらず、銅の
エッチング段階中およびその後の処理中に、銅の側壁が
露出したままになる。この側壁の露出により、場合によ
っては銅とポリイミドの相互作用が生じ、構造物の電気
性能を低下させることがある。
【0010】
【発明が解決しようとする課題】本発明は、電気相互接
続に保護を提供するための新規な方法および装置に関す
る。
【0011】したがって、本発明の目的は、極めて強固
なプロセスを提供する装置および方法を提供することで
ある。
【0012】本発明のもう1つの目的は、薄膜の歩留り
を改善することである。
【0013】本発明のもう1つの目的は、プロセスのコ
ストを削減することである。
【0014】本発明のもう1つの目的は、単一または複
数レベルの電気相互接続を提供することである。
【0015】本発明のもう1つの目的は、電気相互接続
の単一または複数レベルのキャッピングを提供すること
である。
【0016】本発明のもう1つの目的は、基板の内部配
線またはバイアとキャップ付き電気相互接続との間に電
気接続を提供できるようにすることである。
【0017】
【課題を解決するための手段】したがって、本発明はそ
の1態様では、(a)基板上に少なくとも1つのシード
層を付着させる段階と、(b)前記少なくとも1つのシ
ード層の上に、少なくとも1つのレジスト層を付着させ
る段階と、(c)前記少なくとも1つのレジスト層を露
光し現像して、前記少なくとも1つのレジスト層に少な
くとも1つの開口部を画定し、前記少なくとも1つのシ
ード層のうちの一部分を露出させる段階と、(d)前記
少なくとも1つの開口部中に銅を付着させて、電気相互
接続を画定する段階と、(e)前記基板を少なくとも1
つの熱サイクルの間熱処理して、前記レジストを前記付
着した銅から分離させ、前記付着した銅の側壁を露出さ
せる段階と、(f)前記付着した銅の電気相互接続とそ
の側壁とに、少なくとも1つの金属キャッピング材料を
被せる段階と、(g)前記少なくとも1つのレジスト層
を除去して、前記少なくとも1つのシード層の、前記少
なくとも1つのレジスト層の下にある部分を露出させる
段階と、(h)前記少なくとも1つのシード層の前記露
出部分を除去し、それによって前記キャップ付き電気相
互接続を形成する段階とを含むキャップ付き電気相互接
続を作成する方法を含む。
【0018】本発明はもう1つの態様では、(a)基板
上に少なくとも1つのシード層を付着させる段階と、
(b)前記少なくとも1つのシード層の上に前記少なく
とも1つのレジスト層を付着させる段階と、(c)前記
少なくとも1つのレジスト層を露光し現像して、前記少
なくとも1つのレジスト層に少なくとも1つの開口部を
画定し、前記少なくとも1つのシード層のうちの一部分
を露出させる段階と、(d)前記少なくとも1つの開口
部中に銅を付着させて、電気相互接続を画定する段階
と、(e)前記少なくとも1つのレジスト層を、少なく
とも1つの加熱した現像液を使って現像して、前記少な
くとも1つのレジスト層を前記付着した銅から分離さ
せ、前記付着した銅の側壁を露出させる段階と、(f)
前記付着した銅の電気相互接続とその側壁とに、少なく
とも1つの金属キャッピング材料を被せる段階と、
(g)前記少なくとも1つのレジスト層を除去して、前
記少なくとも1つのシード層の、前記少なくとも1つの
レジスト層の下にある部分を露出させる段階と、(h)
前記少なくとも1つのシード層の前記露出部分を除去
し、それによって前記キャップ付き電気相互接続を形成
する段階とを含むキャップ付き電気相互接続を作成する
方法を含む。
【0019】本発明は、さらに別の態様では、少なくと
も1つのシード層と、前記少なくとも1つのシード層の
一部分の上にある銅の材料と、前記銅材料を完全に囲む
少なくとも1つのキャッピング材料とを有する基板を備
え、前記少なくとも1つのキャッピング材料の一部分
が、前記シード層の一部分と電気的に接触し、前記シー
ド層の側壁がキャッピング材料を備えていないことを特
徴とするキャップ付き電気相互接続構造を含む。
【0020】
【発明の実施の形態】図1は、本発明の好ましい1つの
出発状態の実施形態を示す。セラミックやガラス・セラ
ミック基板など標準の基板10上に、好ましくはクロム
12の第1のシード層12が形成されている。次に、ク
ロムの第1のシード層12の上に、好ましくは銅14の
第2のシード層14が形成されている。シード層12お
よび14は、少なくとも厚さ約0.05μmである。銅
のシード層14の上面19に、当技術分野で周知の方法
によりレジスト材料16を用いてレジスト・ステンシル
が形成されている。最善の結果を得るには、レジスト材
料16を共形に付着すべきである。図1に明らかに示し
たような構造を実現するために、通常は、銅18を電気
メッキなどによって付着する。付着した銅18の厚さ
は、約0.5μmないし約100.0μm、好ましくは
約2.0μmないし約25.0μmとすべきである。
【0021】図2に示すように、図1の実施形態を少な
くとも1つの熱サイクルにかける。レジスト16は、基
本的には、少なくとも1回リフローまたはベーキングさ
れ、あるいは熱サイクルにかけられる。熱サイクルの温
度は、約50℃ないし約200℃が好ましく、約105
℃がより好ましい。この加熱サイクルによって、図2に
より明らかに示したように、レジスト16が、フィーチ
ャの周囲の銅18から後に引っ込んで、側壁にギャップ
または開口部22が残り、熱サイクルにかけたレジスト
26が形成されることがわかる。ギャップまたは開口部
22を形成するためにレジスト16が後に引っ込む量と
それに要する時間は、温度とレジストの種類によって決
まる。また、熱サイクルにかけたレジスト26は、まっ
すぐな側壁をもたず、側壁はある角度をなしすなわち斜
面27を有することに留意されたい。
【0022】次の段階は、銅電気相互接続18のキャッ
ピングである。図3は、銅電気相互接続のキャッピング
を示す本発明の実施形態を示す。この場合、電気メッキ
などによって、銅電気相互接続18の上にキャッピング
材料23を付着させる。この電気メッキ・プロセスで
は、銅相互接続18の上面だけでなく、銅相互接続18
の側壁にもキャッピング層23が形成される。
【0023】たとえば電気メッキや無電解メッキ・プロ
セスにより、ニッケル・キャッピング材料23を使って
銅18を覆う。
【0024】キャッピング層23として使用できる典型
的な材料は、例えば、アルミニウム、クロム、コバル
ト、金、ニッケル、パラジウム、白金、銀を含むグルー
プから選択することができる。キャッピング層23の厚
さは、約0.005μmないし約10.000μm、好
ましくは約0.010μmないし約1.000μm、よ
り好ましくは約0.100μmないし約1.000μm
である。
【0025】図4は、フォトレジストとシード層の一部
を取り除いた後の図3に示した実施形態を示す。レジス
ト26は、基本的に、従来技術で周知の方法でエッチン
グされまたは剥がされる。次に、やはりエッチングなど
当技術分野で周知の方法によって、シード材料層12お
よび14とキャッピング層23とを備える銅18を残し
て、露出したシード材料層12および14を除去する。
【0026】このシードのエッチング工程中に、銅14
が、過剰エッチングによって予め許容された量よりも多
く除去されることがある。フィーチャ中で銅が露出して
いないので、これは許容される。
【0027】図5は、本発明の方法を利用して作成した
多層レベル構造を示す本発明のもう1つの実施形態を示
す。基板10は、第1の絶縁体層20と第2の絶縁体層
30を有する。第1の絶縁体層20は、少なくとも1つ
の電気相互接続フィーチャ25を有し、これは通常、銅
の配線25である。第2の絶縁体層30を形成する前
に、本発明の方法を利用して1つまたは複数の電気相互
接続31を形成する。この電気相互接続31は、基本的
に、第1のシード層12、第2のシード層14、銅材料
18または28、およびキャッピング材料23からな
る。絶縁体層20の材料によっては、1つまたは複数の
シード層12および14を省略することもできる。第1
のシード層12は、クロム、チタン、チタン・タングス
テン、またはその合金を含むグループから選択すること
ができる。一方、第2のシード層14は、例えば、アル
ミニウム、銅、またはその合金を含むグループから選択
することができる。
【0028】次に、電気相互接続31と第1の絶縁体層
20の上面29とを、第2の絶縁体層30で覆う。当技
術分野で周知の方法を利用して、第2の絶縁体30の上
面39を処理し、本発明の方法を利用して、図5に示し
たような1つまたは複数の電気相互接続フィーチャ13
1を形成する。この電気相互接続131は、基本的に、
第1のシード層112、第2のシード層114、銅材料
118または128、およびキャッピング材料123か
らなる。絶縁体層30の材料によっては、1つまたは複
数のシード層112および114を省略することもでき
る。第1のシード層112は、クロム、チタン、チタン
・タングステンなどを含むグループから選択することが
できる。一方、第2のシード層114は、例えばアルミ
ニウム、銅などを含むグループから選択することができ
る。
【0029】図6は、本発明のもう1つの好ましい出発
状態の実施形態を示す。セラミックやガラス・セラミッ
ク基板など標準の基板10上に、一般にはクロムのシー
ド層12が形成されている。次に、クロムのシード層1
2の上に銅のシード層14が形成されている。当技術分
野で周知の方法によって、銅のシード層14の上に、レ
ジスト材料16を用いてレジスト・ステンシルが形成さ
れている。次に、シード層14の上面19の上に、複数
層の電気相互接続68が形成される。相互接続層68
は、図に例として示したように、層62、64、66を
含むことができる。当然ながら、プロセスや構造によっ
て可能な数の層を備えることができる。層62、64、
66は、電気メッキ・プロセスで形成することが好まし
い。層62、64、66などは、同じ材料でも異なる材
料でもよいことは明らかである。層62、64、66の
材料は、例えば、アルミニウム、銅、金、ニッケルを含
むグループから選択することができる。
【0030】図7は、複数キャッピング層を有する銅電
気相互接続のキャッピングを示す本発明のもう1つの実
施形態を示す。図2に示すような、熱処理の後に形成さ
れた構造物上で、第1のキャッピング層または材料71
を銅電気相互接続18の上に電気メッキする。この電気
メッキ・プロセスでは、銅相互接続18の上面だけでな
く、銅相互接続18の側壁にもキャッピング層71が形
成される。次に第1のキャッピング層71の上に、第2
のキャッピングの材料または層73を形成してもよい。
また、さらに追加のキャッピング材料に対処するため
に、必要に応じてあるいはギャップまたは開口部72に
隙間がなくなるまでこのキャッピング・プロセスを続け
ることもできる。キャッピング層71、73などは、同
じ材料でも異なる材料でも構成できることは明らかであ
る。
【0031】キャッピング層71、73などに使用でき
る典型的な材料は、例えば、アルミニウム、コバルト、
金、ニッケル、銀を含むグループから選択することがで
きる。
【0032】側壁の保護が不要な応用例または層では、
レジスト16を加熱してギャップ22を形成するプロセ
スを省略することができる。これにより、銅18の上面
だけにキャッピング層23を被せることが可能になる。
【0033】ニッケル層は、パッシベーション層だけで
なく接着層としても機能する。
【0034】銅相互接続18または68または128
に、側壁保護層23または73または123を設ける
と、腐蝕保護用の上部パッシベーション保護膜をなくす
のにも役立ち、したがって、コストのかかる追加の付
着、露光および現像段階が省略できることがわかった。
【0035】本発明の方法は、サイクル・タイムを減少
させるだけでなく、シード層のエッチング前にCuを不
動態化し、それによりシード層14、114、および1
2、112のエッチング中に銅の層18または68また
は128が腐蝕されないようにする。
【0036】また、キャッピング層23、73または1
23によって保護されたメッキした銅の表面は、銅のエ
ッチング段階中、極めてなめらかな表面形状を示すこと
が分かった。一方、シード層を除去した後でキャッピン
グを行う通常のプロセスでは、メッキした銅の表面は凹
凸になり、この表面形状が、キャッピング層に複製され
る。
【0037】本発明はさらに、電解キャッピング・プロ
セスを利用できるという利点も有する。これにより、無
電解メッキしか利用できない従来技術の制限が取り除か
れる。電解プロセスを行うことにより、無電解キャッピ
ング・プロセスと比べてより環境にやさしく使用できる
概念を選択したことになる。
【0038】さらに、この方法は、キャッピング層のメ
ッキが銅のメッキの後に行われるのでより簡単である。
また、レジストのリフローが必要な場合は、ベーキング
段階の後で実施することができる。
【0039】フォトレジストと銅のフィーチャの側壁と
の間にギャップ18を作成する代替方法は、フォトレジ
ストを低い速度でエッチングして、約2μmだけフォト
レジストを除去した後で中止するものである。このエッ
チング液は、シード層表面19の上にフィーチャを画定
するために以前に使用されていた通常の現像液でよい。
現像液は、たとえば、合計エッチング時間が約3〜5分
の場合、約40℃に加熱することが好ましい。使用する
現像液は、米国マサチューセッツ州マールバラ市のSh
ipley社で製造されている。この技術により、加熱
現像液装置をメッキ装置に簡単に組み込むことができる
ので、加工部品移動の点でかなり改善される。
【0040】同様に、メッキした銅線の場合、フィーチ
ャの寸法と後続の処理の性質に基づいて、側壁のキャッ
ピングを行うためにレジストをリフローする必要がな
く、本来は1つのセクタでメッキ作業を完了してから次
のレジスト・ストリップ・セクタに部品を移すので、信
頼性、部品移動、およびコストの点でこの方法は極めて
魅力的なものとなる。
【0041】
【実施例】次の例は、本発明をさらに例示するためのも
のであり、本発明の範囲をいかなる形でも限定するもの
ではない。
【0042】実施例1 ストリッピング・プロセスの前に、標準の多層セラミッ
ク基板10上で、銅線18にキャッピングを施した。こ
の構造物は、クロムの第1のシード層12を有してい
た。次に、クロムの第1のシード層12の上に、銅の第
2のシード層14を付着した。銅の相互接続18自体
は、約50,000オングストロームの厚さであった。
選択したレジストは、米国マサチューセッツ州マールバ
ラ市のShipley社で製造されたもので、銅メッキ
後に約105℃の温度でベーキングした。このレジスト
材料では、ベーキング時間は約30分であった。ベーキ
ング後、約15,000オングストロームのギャップが
生じた。次に、銅線18の上に、厚さ約2,000オン
グストロームのニッケルのキャッピング層23を形成
し、前述のようにレジスト26を除去する。
【0043】本発明を、好ましい実施例に関して詳細に
説明したが、前述の説明に照らせば、当業者には多くの
代替、修正および変形が明らかになることは明白であ
る。したがって、併記の特許請求の範囲は、本発明の範
囲および趣旨に含まれるものとして、そのような代替、
修正、変形を包含するものである。
【0044】まとめとして、本発明の構成に関して以下
の事項を開示する。
【0045】(1)少なくとも1つのシード層と、前記
少なくとも1つのシード層の一部分の上にある銅の材料
と、前記銅の材料を完全に覆う少なくとも1つのキャッ
ピング材料とを有する基板を備えたキャップ付き電気相
互接続構造であって、前記少なくとも1つのキャッピン
グ材料の一部分が、前記シード層の一部分と電気的に接
触し、前記シード層の側壁が、キャッピング材料を備え
ていないことを特徴とするキャップ付き電気相互接続構
造。 (2)前記少なくとも1つのシード層が、クロム層と銅
層とからなることを特徴とする上記(1)に記載の構
造。 (3)前記少なくとも1つの金属キャッピング材料が、
アルミニウム、クロム、コバルト、ニッケル、金、パラ
ジウム、白金、および銀からなるグループから選択され
ることを特徴とする上記(1)の構造。 (4)前記少なくとも1つのシード層の厚さが、少なく
とも約0.05μmであることを特徴とする、上記
(1)に記載の構造。 (5)前記銅の材料の厚さが、約0.5μmないし約1
00.0μm、好ましくは約2.0μmないし約25.
0μmであることを特徴とする、上記(1)に記載の構
造。 (6)前記キャッピング層の厚さが、約0.005μm
ないし約10.000μm、好ましくは約0.010μ
mないし約1.000μm、より好ましくは約0.10
0μmないし約1.000μmであることを特徴とす
る、上記(1)に記載の構造物。 (7)前記構造物の少なくとも一部分が、セラミック基
板またはガラス・セラミック基板からなるグループから
選択されることを特徴とする、上記(1)に記載の構造
物。 (8)前記構造物が、少なくとも1つの内部電気接続を
有し、前記少なくとも1つの内部電気接続のうちの少な
くとも1つが、前記キャップ付き電気相互接続に電気的
に接続されていることを特徴とする、上記(1)に記載
の構造物。 (9)(a)基板上に少なくとも1つのシード層を付着
させる段階と、(b)前記少なくとも1つのシード層の
上に、少なくとも1つのレジスト層を付着させる段階
と、(c)前記少なくとも1つのレジスト層を露光し現
像して、前記少なくとも1つのレジスト層に少なくとも
1つの開口部を画定し、前記少なくとも1つのシード層
のうちの一部分を露出させる段階と、(d)前記少なく
とも1つの開口部中に銅を付着させて、電気相互接続を
画定する段階と、(e)前記基板を少なくとも1つの熱
サイクルの間熱処理して、前記レジストを前記付着した
銅から分離させ、前記付着した銅の側壁を露出させる段
階と、(f)前記付着した銅の電気相互接続とその側壁
とに、少なくとも1つの金属キャッピング材料を被せる
段階と、(g)前記少なくとも1つのレジスト層を除去
して、前記少なくとも1つのシード層の、前記少なくと
も1つのレジスト層の下にある部分を露出させる段階
と、(h)前記少なくとも1つのシード層の前記露出部
分を除去し、それによって前記キャップ付き電気相互接
続を形成する段階とを含むキャップ付き電気相互接続を
作成する方法。 (10)(a)基板上に少なくとも1つのシード層を付
着させる段階と、(b)前記少なくとも1つのシード層
の上に前記少なくとも1つのレジスト層を付着させる段
階と、(c)前記少なくとも1つのレジスト層を露光し
現像して、前記少なくとも1つのレジスト層に少なくと
も1つの開口部を画定し、前記少なくとも1つのシード
層のうちの一部分を露出させる段階と、(d)前記少な
くとも1つの開口部中に銅を付着させて、電気相互接続
を画定する段階と、(e)前記少なくとも1つのレジス
ト層を、少なくとも1つの加熱した現像液を使って現像
して、前記少なくとも1つのレジスト層を前記付着した
銅から分離させ、前記付着した銅の側壁を露出させる段
階と、(f)前記付着した銅の電気相互接続とその側壁
とに、少なくとも1つの金属キャッピング材料を被せる
段階と、(g)前記少なくとも1つのレジスト層を除去
して、前記少なくとも1つのシード層の、前記少なくと
も1つのレジスト層の下にある部分を露出させる段階
と、(h)前記少なくとも1つのシード層の前記露出部
分を除去し、それによって前記キャップ付き電気相互接
続を形成する段階とを含むキャップ付き電気相互接続を
作成する方法。
【図面の簡単な説明】
【図1】本発明の1つの好ましい出発状態の基板の実施
形態を示す断面概略図である。
【図2】基板に少なくとも1つの熱サイクルを施した後
の、図1の実施形態を示す断面概略図である。
【図3】銅電気相互接続のキャッピングを示す、本発明
の実施形態を示す断面概略図である。
【図4】フォトレジストとシード層の一部を除去した後
の、図3に示した実施形態を示す断面概略図である。
【図5】本発明の方法を利用して作成したマルチレベル
構造を示す本発明のもう1つの実施形態を示す図であ
る。
【図6】本発明のもう1つの好ましい出発状態の実施形
態を示す図である。
【図7】多重キャッピング層を有する銅の電気相互接続
のキャッピングを示す、本発明のさらに別の実施形態を
示す図である。
【符号の説明】
10 基板 12 第1のシード層 14 第2のシード層 16 レジスト材料 18 銅材料 22 ギャップまたは開口部 23 キャッピング材料 26 熱サイクルにかけたレジスト 27 斜面 19、29、39 上面 20、30 絶縁層 31、131 電気相互接続 68 相互接続層 71、73 キャッピング層 72 ギャップまたは開口部 112 第1のシード層 114 弟2のシード層 118 銅材料 123 キャッピング層 28、128 銅材料
フロントページの続き (72)発明者 スールヤナラーヤナ・カジャ アメリカ合衆国12533 ニューヨーク州 ホープウェル・ジャンクション ヴァ ン・ウィック・レーク・ロード 2 (72)発明者 エリック・ダニエル・パーフェクト アメリカ合衆国12603 ニューヨーク州 ポーキープシー パット・ドライブ 1 (72)発明者 ジョージ・ユージン・ホワイト アメリカ合衆国60194 イリノイ州ホフ マン・エステート グランド・キャニオ ン・パークウェイ 961 アパートメン ト 316 (56)参考文献 特開 平2−281629(JP,A) 特開 平5−315332(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/288

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】少なくとも1つのシード層と、前記少なく
    とも1つのシード層の一部分の上にある銅の材料と、前
    記銅の材料を完全に覆う少なくとも1つのキャッピング
    材料とを有する基板を備えたキャップ付き電気相互接続
    構造であって、前記少なくとも1つのキャッピング材料
    の一部分が、前記シード層の一部分と電気的に接触し、
    前記シード層の側壁が、キャッピング材料を備えておら
    ず、前記少なくとも1つのシード層が、クロム層と銅層
    とからなることを特徴とするキャップ付き電気相互接続
    構造。
  2. 【請求項2】前記少なくとも1つの金属キャッピング材
    料が、アルミニウム、クロム、コバルト、ニッケル、
    金、パラジウム、白金、および銀からなるグループから
    選択されることを特徴とする請求項1に記載の構造。
  3. 【請求項3】 前記少なくとも1つのシード層の厚さが、
    少なくとも0.05μmであることを特徴とする、請求
    項1に記載の構造。
  4. 【請求項4】 前記銅の材料の厚さが、0.5μmないし
    100.0μmであることを特徴とする、請求項1に記
    載の構造。
  5. 【請求項5】 前記銅の材料の厚さが、2.0μmないし
    25.0μmであることを特徴とする、請求項1に記載
    の構造。
  6. 【請求項6】 前記キャッピング層の厚さが、0.005
    μmないし10.000μmであることを特徴とする、
    請求項1に記載の構造。
  7. 【請求項7】 前記キャッピング層の厚さが、0.010
    μmないし1.000μmであることを特徴とする、請
    求項1に記載の構造。
  8. 【請求項8】 前記キャッピング層の厚さが、0.100
    μmないし1.000μmであることを特徴とする、請
    求項1に記載の構造。
  9. 【請求項9】 前記構造物の少なくとも一部分が、セラミ
    ック基板またはガラス・セラミック基板からなるグルー
    プから選択されることを特徴とする、請求項1に記載の
    構造
  10. 【請求項10】 前記構造物が、少なくとも1つの内部電
    気接続を有し、前記少なくとも1つの内部電気接続のう
    ちの少なくとも1つが、前記キャップ付き電気相互接続
    に電気的に接続されていることを特徴とする、請求項1
    に記載の構造
  11. 【請求項11】 (a)基板上に少なくとも1つのシード
    層を付着させる段階と、 (b)前記少なくとも1つのシード層の上に、少なくと
    も1つのレジスト層を付着させる段階と、 (c)前記少なくとも1つのレジスト層を露光し現像し
    て、前記少なくとも1つのレジスト層に少なくとも1つ
    の開口部を画定し、前記少なくとも1つのシード層のう
    ちの一部分を露出させる段階と、 (d)前記少なくとも1つの開口部中に銅を付着させ
    て、電気相互接続を画定する段階と、 (e)前記基板を少なくとも1つの熱サイクルの間熱処
    理して、前記レジストを前記付着した銅から分離させ、
    前記付着した銅の側壁を露出させる段階と、 (f)前記付着した銅の電気相互接続とその側壁とに、
    少なくとも1つの金属キャッピング材料を被せる段階
    と、 (g)前記少なくとも1つのレジスト層を除去して、前
    記少なくとも1つのシード層の、前記少なくとも1つの
    レジスト層の下にある部分を露出させる段階と、 (h)前記少なくとも1つのシード層の前記露出部分を
    除去し、それによって前記キャップ付き電気相互接続を
    形成する段階とを含むキャップ付き電気相互接続を作成
    する方法。
  12. 【請求項12】 (a)基板上に少なくとも1つのシード
    層を付着させる段階と、 (b)前記少なくとも1つのシード層の上に前記少なく
    とも1つのレジスト層を付着させる段階と、 (c)前記少なくとも1つのレジスト層を露光し現像し
    て、前記少なくとも1つのレジスト層に少なくとも1つ
    の開口部を画定し、前記少なくとも1つのシード層のう
    ちの一部分を露出させる段階と、 (d)前記少なくとも1つの開口部中に銅を付着させ
    て、電気相互接続を画定する段階と、 (e)前記少なくとも1つのレジスト層を、少なくとも
    1つの加熱した現像液を使って現像して、前記少なくと
    も1つのレジスト層を前記付着した銅から分離させ、前
    記付着した銅の側壁を露出させる段階と、 (f)前記付着した銅の電気相互接続とその側壁とに、
    少なくとも1つの金属キャッピング材料を被せる段階
    と、 (g)前記少なくとも1つのレジスト層を除去して、前
    記少なくとも1つのシード層の、前記少なくとも1つの
    レジスト層の下にある部分を露出させる段階と、 (h)前記少なくとも1つのシード層の前記露出部分を
    除去し、それによって前記キャップ付き電気相互接続を
    形成する段階とを含むキャップ付き電気相互接続を作成
    する方法。
JP10917696A 1995-05-12 1996-04-30 キャップ付き電気相互接続構造およびその作成方法 Expired - Lifetime JP3224010B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44041595A 1995-05-12 1995-05-12
US440415 1995-05-12

Publications (2)

Publication Number Publication Date
JPH08316234A JPH08316234A (ja) 1996-11-29
JP3224010B2 true JP3224010B2 (ja) 2001-10-29

Family

ID=23748680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10917696A Expired - Lifetime JP3224010B2 (ja) 1995-05-12 1996-04-30 キャップ付き電気相互接続構造およびその作成方法

Country Status (1)

Country Link
JP (1) JP3224010B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413858B1 (en) 1999-08-27 2002-07-02 Micron Technology, Inc. Barrier and electroplating seed layer
JP2008536295A (ja) * 2005-03-11 2008-09-04 エルジー・ケム・リミテッド 銀被覆電極を有するlcd装置
US9468108B2 (en) * 2012-09-07 2016-10-11 Abacus Finance Group LLC Method and structure for forming contact pads on a printed circuit board using zero under cut technology
JP2016085998A (ja) * 2013-02-19 2016-05-19 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH08316234A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
US5545927A (en) Capped copper electrical interconnects
US5549808A (en) Method for forming capped copper electrical interconnects
US4770897A (en) Multilayer interconnection system for multichip high performance semiconductor packaging
US5436504A (en) Interconnect structures having tantalum/tantalum oxide layers
US7294565B2 (en) Method of fabricating a wire bond pad with Ni/Au metallization
CN1102504A (zh) 制造芯片隆起部的方法
US9219010B2 (en) Method of manufacturing a semiconductor component
JP2002190550A (ja) 半導体装置の製造方法
US7521800B2 (en) Solder pad and method of making the same
JPH03505508A (ja) 生産性増加のための選択性タングステン中間接続
JP2011505695A (ja) アルミニウムフリーソルダーバンプ接合用に設計されたダイ領域と、アルミニウムフリーワイヤボンディング用に設計されたテスト構造とを有する半導体デバイス
JP3224010B2 (ja) キャップ付き電気相互接続構造およびその作成方法
US20050186772A1 (en) Process for producing metallic interconnects and contact surfaces on electronic components
EP0748151A1 (en) Method of metal-plating electrode portions of printed-wiring board
JPS6329940A (ja) 半導体装置の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JPS6336548A (ja) 半導体装置及びその製造方法
US6051493A (en) Process for protecting bonded components from plating shorts
JPH0817832A (ja) 半導体装置の製造方法
KR100237671B1 (ko) 반도체 장치 제조방법
TWI291223B (en) Pad re-configuration process and the packaging body
KR20060030548A (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법
JPH06302606A (ja) 突起電極の形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080824

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090824

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 12

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term