JP2016085998A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016085998A
JP2016085998A JP2013029708A JP2013029708A JP2016085998A JP 2016085998 A JP2016085998 A JP 2016085998A JP 2013029708 A JP2013029708 A JP 2013029708A JP 2013029708 A JP2013029708 A JP 2013029708A JP 2016085998 A JP2016085998 A JP 2016085998A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
cap
barrier film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013029708A
Other languages
English (en)
Inventor
浜田　政一
Masaichi Hamada
政一 浜田
松本　晋
Susumu Matsumoto
晋 松本
小堀　悦理
Yoshimichi Kobori
悦理 小堀
平野　博茂
Hiroshige Hirano
博茂 平野
道成 手谷
Michinari Tetani
道成 手谷
垂水　喜明
Yoshiaki Tarumi
喜明 垂水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013029708A priority Critical patent/JP2016085998A/ja
Priority to PCT/JP2013/005835 priority patent/WO2014128793A1/ja
Publication of JP2016085998A publication Critical patent/JP2016085998A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅配線の酸化による配線抵抗の増加及びエレクトロマイグレーションによる信頼性の低下等を抑えると共に、銅配線同士のショート及びリーク等が生じにくい半導体装置を実現できるようにする。【解決手段】半導体装置は、半導体素子が設けられた基板１０１の上に形成された絶縁膜１１１と、絶縁膜１１１の上に形成された第１のバリア膜１２１と、第１のバリア膜１２１の上に形成された銅配線１２５と、銅配線１２５の上に接して形成されたキャップ膜１２６と、第１のバリア膜１２１の側面、銅配線１２５の側面並びにキャップ膜１２６の側面及び上面を覆う第２のバリア膜１２７とを備えている。【選択図】図１

Description

本発明は、半導体装置の上に形成される再配線の構造及び製造方法に関する。
半導体装置の高集積化と高機能化を達成するために、動作速度の向上やメモリの大容量化が要求されている。それに合わせて半導体基板上に設ける再配線の形成プロセスにおいても、微細化及び低抵抗化が要求されている。
半導体装置は、半導体基板上に形成されたＭＩＳＦＥＴ等の半導体素子と、この半導体素子の上方に形成された多層の配線を有する。最上層配線の上には、再配線が形成される。一般的に、半導体装置の多層配線や再配線の材料には、電気抵抗が低いことから、銅が使用されている。
しかし、配線材料として銅を使用した場合、配線の微細化に伴って発生する配線間のリーク、絶縁膜中の水分や酸素により銅配線の表面が酸化することによる配線抵抗の増加、及びエレクトロマイグレーションによる信頼性低下等の問題が生じる。これらの問題を解決することを目的とした検討がなされている（例えば、特許文献１、非特許文献１を参照）。例えば、特許文献１には、水分や酸素の侵入を防ぐと共に、銅配線の拡散を防止するバリア膜を、表面を活性化した銅配線の表面に無電解電気めっきにより形成する方法が記載されている。
国際公開２０１１−０８０８２７号公報 特開２００８−１５９７９６号公報
2012 IITC 7.4., Development ofhighly reliable Cu wiring of L/S=1/1μm for chip to chipinterconnection
しかしながら、銅配線を被覆するバリア膜を無電解めっきにより形成する場合には、必ず触媒が必要となる。特許文献１に記載の配線構造の形成方法においては、バリア膜を形成するためにパラジウム（Ｐｄ）を触媒として用いる。触媒であるＰｄは、銅配線の表面だけでなく銅配線の下方の下地絶縁膜の表面にも形成される。このため、下地絶縁膜の表面にもバリア膜と同じ金属が堆積される。
隣接する銅配線同士の間隔が十分に広い場合には、下地絶縁膜上に形成された金属により隣接する銅配線同士がショートすることはない。また、低電圧で駆動する半導体装置であれば、動作に影響するようなリーク電流も発生しない。しかし、銅配線間の距離が狭い場合や、高電圧の半導体装置においては、下地絶縁膜上に形成された金属は、ショートやリークの原因となり、半導体装置の信頼性を低下させる。
下地絶縁膜の上に形成された金属触媒を洗浄により除去する方法も考えられるが、金属触媒を除去するために薬液を使用すると、配線自体が溶解して金属粒子（パーティクル）が生成する。配線間に金属粒子（パーティクル）が付着すると、金属触媒が付着している場合と同じ結果になる。
本願は、銅配線の酸化による配線抵抗の増加及びエレクトロマイグレーションによる信頼性の低下等を抑えると共に、銅配線同士のショート及びリーク等が生じにくい半導体装置及びその製造方法を実現できるようにすることを目的とする。
半導体装置の製造方法の一態様は、半導体素子が設けられた基板の上に絶縁膜を形成する工程と、絶縁膜の上に第１のバリア膜を形成する工程と、第１のバリア膜の上にシード膜を形成する工程と、感光性材料を用いて、絶縁膜を覆い、シード膜を露出する開口部を有する配線形成用溝パターンを形成する工程と、開口部に電解めっきにより銅配線を形成する工程と、銅配線の上にキャップ膜を形成する工程と、キャップ膜を形成する工程よりも後に、配線形成用溝パターンを除去する工程と、配線形成用溝パターンを除去する工程よりも後に、第１のバリア膜及びシード膜の露出した部分を除去する工程と、第１のバリア膜及びシード膜を除去する工程よりも後に、第１のバリア膜の側面、シード膜の側面、銅配線の側面、並びにキャップ膜の側面及び上面に、キャップ膜を触媒として第２のバリア膜を形成する工程とを備えている。
製造方法の一態様において、キャップ膜を形成する工程は、電解めっきにより結晶性の金属膜を形成する工程であってもよい。
製造方法の一態様において、キャップ膜は、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｉｒ、Ｐｄ、又はＰｔであってもよい。
製造方法の一態様において、キャップ膜は、複数の金属膜が積層された積層膜であってもよい。
製造方法の一態様において、第２のバリア膜を形成する工程は、無電解めっきによりアモルファス性の金属膜を形成する工程であってもよい。
製造方法の一態様において、第２のバリア膜は、Ｎｉ、Ｃｏ、ＣｏＷＰ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、又はＰｔであってもよい。
製造方法の一態様において、バリア膜は、リンを含むＮｉ膜であってもよい。
半導体装置の一態様は、半導体素子が設けられた基板の上に形成された絶縁膜と、絶縁膜の上に形成された第１のバリア膜と、第１のバリア膜の上に形成された銅配線と、銅配線の上に接して形成されたキャップ膜と、第１のバリア膜の側面、銅配線の側面並びにキャップ膜の側面及び上面を覆う第２のバリア膜とを備えている。
半導体装置の一態様において、第２のバリア膜は、第１のバリア膜の側面、銅配線の側面及びキャップ膜の側面及び上面を連続して覆っていてもよい。
半導体装置の一態様において、キャップ膜は結晶性の金属膜であり、バリア膜はアモルファス性の金属膜であってもよい。
半導体装置の一態様において、結晶性の金属膜は電解めっき法により形成され、アモルファス性の金属膜は無電解めっき法により形成されていていてもよい。
半導体装置の一態様において、キャップ膜は、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｉｒ、Ｐｄ、又はＰｔであってもよい。
半導体装置の一態様において、第２のバリア膜は、Ｎｉ、Ｃｏ、ＣｏＷＰ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、又はＰｔであってもよい。
半導体装置の一態様において、第２のバリア膜は、リンを含むＮｉ膜であってもよい。
半導体装置の一態様において、キャップ膜は、複数の金属膜が積層された積層膜であってもよい。
半導体装置の一態様において、キャップ膜は、アモルファス性のＮｉ膜と、アモルファス性のＮｉの上に設けられた結晶性のＰｄ膜との積層膜であってもよい。
本発明に係る半導体装置の構造及び製造方法によれば、銅配線の酸化による配線抵抗の増加及びエレクトロマイグレーションによる信頼性の低下等を抑えると共に、銅配線同士のショート及びリーク等が生じにくい半導体装置及びその製造方法を実現できる。
一実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 一実施形態に係る半導体装置の変形例を示す断面図である。 （ａ）〜（ｃ）は変形例に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は変形例に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）及び（ｂ）は銅配線を形成する際に生じうる問題を説明するための断面図である。
まず、従来の半導体装置において、銅配線同士のショート及びリーク等が発生する理由を説明する。
銅配線を被覆する金属のバリア膜を無電解めっき法により形成する場合、必ず触媒が必要となる。特許文献１に記載の配線構造の形成方法では、バリア膜を形成するためにパラジウム（Ｐｄ）を触媒として用いている。銅配線表面の活性化処理においては、以下の式（１）及び式（２）に示す反応により、銅配線の表面にＰｄ粒子が析出される。
Ｃｕ → Ｃｕ2+ ＋ ２ｅ-・・・・・（１）
Ｐｄ2+ ＋ ２ｅ- → Ｐｄ・・・・・（２）
銅配線の表面に析出したＰｄ粒子を触媒として、銅配線の表面にバリア膜を成膜する。例えば、ニッケル（Ｎｉ）をバリア膜として成膜する場合、めっき液中では、以下の式（３）〜（６）の反応が起こり、Ｎｉ膜が銅配線表面に形成される。
まず、式（３）に示すように、Ｐｄ触媒により、次亜リン酸を亜リン酸に酸化する。これと同時に、式（４）に示すように、めっき液中に存在するＮｉ2+が還元されてＮｉとなり銅配線の表面に付着する。一度、銅配線の表面にＮｉが付着すると、式（５）に示すように、ＮｉはＰｄと同様、触媒として作用し、式（６）に示すように、Ｎｉ2+を還元し、Ｎｉとなるため、Ｃｕ表面にはＮｉ膜が成膜される。
Ｈ2ＰＯ2 - → Ｈ2ＰＯ3 -＋ ２ｅ-（Ｐｄ触媒）・・・・・（３）
Ｎｉ2+ ＋ ２ｅ- → Ｎｉ・・・・・（４）
Ｈ2ＰＯ2 - → Ｈ2ＰＯ3 - ＋ ２ｅ-（Ｎｉ触媒）・・・・・（５）
Ｎｉ2+ ＋ ２ｅ- → Ｎｉ・・・・・（６）
ところで、特許文献２にも銅配線の表面にＮｉのバリア膜を形成する方法が記載されている。具体的には、無電解めっき法により、銅配線の表面及び底面バリア膜の側面をシードとして、これらの各面を被覆する表面バリア膜を形成すると記載されている。この場合にも、Ｎｉを銅配線の表面に無電解めっきをするには、Ｐｄ等の触媒が必要である。
図８（ａ）に示すようにして、Ｐｄ粒子２０５を銅配線２０４の表面に析出させると、Ｐｄ粒子２０５は銅配線２０４の表面以外の領域、例えば下地絶縁膜２０３の上にも析出する。この状態においてバリア膜を形成するための無電解めっきを行うと、図８（ｂ）に示すように、銅配線２０４の表面だけでなく下地絶縁膜２０３の上にもＰｄ粒子２０５を被覆するようにＮｉ膜２０６が無電解めっきされる。バリア膜をＮｉとする場合だけでなく、他の材料を用いてバリア膜を形成する場合も同様の現象が起こる。
銅配線２０４同士の距離が狭い場合や、高電圧の半導体装置においては、下地絶縁膜２０３の上に形成されたＮｉ膜２０６は、ショートやリークの原因となる。このため、半導体装置のショートやリークを抑えるためには、下地絶縁膜の上に触媒粒子が付着しないようにして、バリア膜を形成することが好ましい。以下においては、銅配線の間等にバリア膜と同じ金属膜が残存していない半導体装置及びその製造方法について説明する。
（一実施形態）
まず、一実施形態に係る半導体装置の構成について図１を参照して説明する。本実施形態の半導体装置は、半導体素子（図示せず）が形成された半導体基板１００の上に設けられた、多層配線層１１０及び再配線１２０を有している。多層配線層１１０は、複数の層間絶縁膜１１１、１１２と、配線１１３、１１４と、プラグ１１５、１１６とを有している。配線１１３、１１４は、半導体素子と電気的に接続された銅（Ｃｕ）からなる配線であり、プラグ１１５により電気的に接続されている。再配線１２０は、多層配線層１１０の上に設けられ、プラグ１１６により配線１１４と電気的に接続されている。再配線１２０及び多層配線層１１０を覆うように保護膜１０３が設けられている。
再配線１２０は、多層配線層１１０の上に順次設けられた第１のバリア膜１２１、シード膜１２２、銅配線１２５、及びキャップ膜１２６を有している。第１のバリア膜１２１の側面、シード膜１２２の側面、銅配線１２５の側面、並びにキャップ膜１２６の側面及び上面は、第２のバリア膜１２７に覆われている。第１のバリア膜１２１は、例えば厚さが１００ｎｍのチタン（Ｔｉ）膜とすることができる。シード膜１２２は、例えば厚さが１００ｎｍのＣｕ層とすることができる。銅配線１２５は、例えば厚さが５μｍとすることができる。キャップ膜１２６は、例えば厚さが１μｍの結晶性のＮｉ膜とすることができる。第２のバリア膜１２７は、例えば厚さが１μｍのアモルファスＮｉ膜とすることができる。
キャップ膜１２６は、第２のバリア膜１２７を形成する無電解めっきの際に、触媒として機能する材料により形成されている。また、キャップ膜１２６は銅配線１２５の上面に接して形成されており、銅配線１２５の側面には形成されていない。従って、キャップ膜１２６は、層間絶縁膜１１２の上面、第１のバリア膜１２１の側面、シード膜１２２の側面のいずれにも接触していない。触媒となるキャップ膜１２６を銅配線１２５の上面にのみ形成しているため、銅配線１２５の上面以外の部分が被覆された状態で触媒となるキャップ膜１２６を形成することができる。このため、第２のバリア膜１２７を形成するための触媒が多層配線層１１０の上面に付着することがなくなる。従って、再配線１２０同士のショートや、再配線１２０と多層配線層１１０との間のリーク電流の発生を防ぐことができ、半導体装置の信頼性を向上させることができる。
次に、本実施形態の半導体装置の製造方法を説明する。まず、図２（ａ）に示すように、半導体素子（図示せず）が形成されたシリコン基板等の半導体基板１００の上に多層配線層１１０を形成する。多層配線層１１０は例えば、以下のようにして形成すればよい。まず、層間絶縁膜１１１を形成し、層間絶縁膜１１１中にＣｕからなる配線１１３を形成する。配線１１３が形成された層間絶縁膜１１１の上にさらに層間絶縁膜１１２を形成し、層間絶縁膜１１２中に配線１１４を形成する。図面においては、多層配線層１１０は２層構造であるが、配線形成工程を繰り返し行い所望層数の多層配線層１１０を形成することができる。
次に、図２（ｂ）に示すように、多層配線層１１０が形成された半導体基板１００上の全面に厚さが１００ｎｍのＴｉからなる第１のバリア膜１２１と、厚さが１００ｎｍのシード膜１２２をスパッタ法により順に成膜する。第１のバリア膜１２１は、Ｔｉに限らず、タンタル（Ｔａ）等でもよく、窒素（Ｎ）等を含む金属化合物又はこれらの積層膜としてもよい。
次に、図２（ｃ）に示すように、シード膜１２２の上に厚さが１０μｍの感光性材料を塗布する。この後、通常のリソグラフィ工程により感光性材料を露光・現像することにより、多層配線層１１０を覆い、シード膜１２２を露出する開口部１３１ａを有する配線形成用溝パターン１３１を形成する。本実施形態においては、配線形成用溝パターン１３１の開口部１３１ａの幅（配線幅に対応する。）を２０μｍとし、隣接する開口部１３１ａ同士の間隔（配線間隔に対応する）を２０μｍとする。なお、配線幅及び配線間隔は一例であり、どのような寸法の配線を形成してもよい。また、感光性材料の特性により、配線形成用溝パターン１３１は順テーパー形状となってもよい。例えば、開口部１３１ａは、上部開口幅が底部開口幅よりも大きくなっていても構わない。
次に、図３（ａ）に示すように、Ｃｕ電解めっき法により開口部１３１ａ内に厚さが５μｍの銅配線１２５を成膜する。銅配線１２５の膜厚は、半導体装置の性能に応じて適宜変更することができる。
次に、図３（ｂ）に示すように、配線形成用溝パターン１３１が存在している状態において、電解めっき法により、銅配線１２５の上面に厚さが１μｍのＮｉからなるキャップ膜１２６を成膜する。配線形成用溝パターン１３１が存在している状態において、キャップ膜１２６を電解めっき法により成膜することにより、銅配線１２５の上面にのみ、結晶性のキャップ膜１０６を形成できる。具体的には、キャップ膜１２６は、層間絶縁膜１１２の上面、第１のバリア膜１２１の側面、シード膜１２２の側面のいずれにも接触することなく形成することができる。キャップ膜１２６の膜厚は、半導体装置の性能に応じて適宜変更することができる。
キャップ膜１２６を電解めっき法により形成する例を示したが、配線形成用溝パターン１３１が存在している状態で行う限り、無電解めっき法、蒸着法等を用いてキャップ膜１２６を形成してもよい。配線形成用溝パターン１３１を除去する前にキャップ膜１２６を成膜することにより、多層配線層１１０の上面に金属が付着することを防ぐことができる。
キャップ膜１２６は、触媒作用を有し、電解めっき法、無電解めっき法又は蒸着法により成膜が可能な金属により形成することができる。例えば、Ｎｉに代えて、鉄（Ｆｅ）、Ｃｏ、Ｒｕ、イリジウム（Ｉｒ）、Ｐｄ、又はＰｔ等により形成することができる。
次に、図３（ｃ）に示すように、配線形成用溝パターン１３１を除去する。次に、図４（ａ）に示すように、銅配線１２５の間から露出するシード膜１２２及び第１のバリア膜１２１をウエットエッチング法により除去する。これにより、シード膜１２２及び第１のバリア膜１２１は、銅配線１２５の下方にのみ存在する状態となる。ウエットエッチングの条件によっては、シード膜１２２及び第１のバリア膜１２１の側面は、銅配線１２５の側面と揃わない場合もある。具体的には、シード膜１２２及び第１のバリア膜１２１の側面が、銅配線１２５の側面の位置から内側に入り込んだ形状となったり、外側に突出した形状となったりする場合がある。
次に、図４（ｂ）に示すように、銅配線１２５、キャップ膜１２６の形成された半導体基板１００をＮｉ無電解めっき液中に浸漬し、第１のバリア膜１２１の側面、シード膜１２２の側面、銅配線１２５の側面、並びにキャップ膜１２６の側面及び上面にＮｉからなる第２のバリア膜１２７を成膜する。Ｎｉ無電解めっき液には、硫酸ニッケル、及び次亜リン酸ナトリウムを主成分とする、酸性（ｐＨ４〜６）溶液を用いた。ここで、第２のバリア膜１２７は無電解めっき法により形成するため、形成される第２のバリア膜１２７の膜厚は、第１のバリア膜１２１の側面、シード膜１２２の側面、銅配線１２５の側面、並びにキャップ膜１２６の側面及び上面のいずれの場所においても、ほぼ均一な膜厚となる。図２（ｃ）において順テーパー形状の配線形成用溝パターン１３１が形成された場合、再配線１２０は、底部の幅が上部の幅よりも狭い逆テーパー形状となる。
次に、図４（ｃ）に示すように、再配線１２０を覆う保護膜１０３を形成する。
本実施形態においては、銅配線１２５の上にＮｉからなるキャップ膜１２６を形成している。キャップ膜１２６は、Ｎｉ無電解めっき液中において、式（７）に示す触媒として作用する。これにより、無電解めっき液中の次亜リン酸が亜リン酸に酸化されて電子が放出され、式（８）に示すように無電解めっき液中のＮｉイオンが還元される。
Ｈ2ＰＯ2 - → Ｈ2ＰＯ3 - ＋ ２ｅ-（Ｎｉ触媒）・・・・・（７）
Ｎｉ2+ ＋ ２ｅ- → Ｎｉ・・・・・・（８）
これにより、第１のバリア膜１２１の側面、シード膜１２２の側面、銅配線１２５の側面、並びにキャップ膜１２６の側面及び上面に、厚さが１μｍのＮｉからなる第２のバリア膜１２７が形成される。このようにして形成した第２のバリア膜１２７は、リン（Ｐ）を４ｗｔ％以上含むアモルファス性のＮｉ膜である。第２のバリア膜１２７は、第１のバリア膜１２１の側面、銅配線１２５の側面及びキャップ膜１２６の側面及び上面を連続して被覆する。
無電解めっき法により形成されるアモルファス性のＮｉ膜は、電解めっき法で形成される結晶性のＮｉ膜と比較して、膜中の粒界が少ない。このため、銅配線１２５を形成するＣｕが保護膜１０３中へ拡散することを抑制するバリア膜として、より優れている。また、膜中のリン濃度を高くするとＮｉ膜はアモルファス状態になりやすく、膜ストレスも軽減できるという利点がある。
無電解めっき液として次亜リン酸を用いている例を示したが、キャップ膜１２６の触媒作用を促進する作用を有するジメチルアミンボラン等を用いてもよい。また、第２のバリア膜１２７としてＮｉ膜を形成する例を示したが、キャップ膜１２６を触媒として無電解めっきが可能な金属であれば同様にして成膜できる。例えば、コバルト（Ｃｏ）、コバルトの化合物であるＣｏＷＰ、Ｐｄ、ルテニウム（Ｒｕ）、銀（Ａｇ）、金（Ａｕ）、及び白金（Ｐｔ）等からなる第２のバリア膜を形成することができる。
以下の変形例に示すように、キャップ膜は複数の金属膜が積層された積層膜としてもよい。例えば、図５に示すように、Ｎｉからなる第１のキャップ膜１３６Ａと、Ｐｄからなる第２のキャップ膜１３６Ｂとが順次積層された積層膜であるキャップ膜１３６を設けてもよい。キャップ膜を、例えば異種金属の積層膜とすることにより、それぞれの金属が有する特徴（例えば、磁性やバリア性）を組み合わせたキャップ膜を作成したり、種々の抵抗値を示すキャップ膜を作成したりすることができ、再配線に機能性を持たせることができるという利点が得られる。
この場合、図３（ａ）までの工程と同様にして、銅配線１２５を形成する。この後、図６（ａ）に示すように、配線形成用溝パターン１３１が存在している状態において、無電解めっき法により、銅配線１２５の上面に厚さが０．２μｍのＮｉからなる第１のキャップ膜１３６Ａを成膜すればよい。この後、電解めっき法により厚さが０．３μｍのＰｄからなる第２のキャップ膜１３６Ｂを成膜すればよい。
第１のキャップ膜１３６Ａを無電解めっき法により形成したアモルファス性の膜とすることにより、銅配線１２５のバリア性が増加する。しかし、第１のキャップ膜１３６Ａを電解めっき法等により形成した結晶性の膜としてもよい。また、第１のキャップ膜１３６Ａを蒸着法等により形成してもよい。
第１のキャップ膜１３６Ａと第２のキャップ膜１３６Ｂとは、触媒作用を有する互いに異なる金属膜であればよい。具体的には第１のキャップ膜１３６Ａ及び第２のキャップ膜１３６Ｂは、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｉｒ、Ｐｄ、及びＰｔから選択した２種類の金属の組み合わせとすればよい。
第２のキャップ膜１３６Ｂは、無電解めっき法、又は蒸着法等により形成してもよい。第１のキャップ膜１３６Ａと第２のキャップ膜１３６Ｂとは同じ方法により形成してもよい。第１のキャップ膜１３６Ａ及び第２のキャップ膜１３６Ｂの膜厚は、半導体装置の性能に応じて適宜変更することができる。
次に、図６（ｂ）に示すように、配線形成用溝パターン１３１を除去する。次に、図６（ｃ）に示すように、銅配線１２５の間から露出するシード膜１２２及び第１のバリア膜１２１をウエットエッチング法により除去する。
次に、図７（ａ）に示すように、銅配線１２５、キャップ膜１３６の形成された半導体基板１００をＮｉ無電解めっき液中に浸漬し、第１のバリア膜１２１の側面、シード膜１２２の側面、銅配線１２５の側面、並びにキャップ膜１３６の側面及び上面にＮｉからなる第２のバリア膜１２７を成膜する。
次に、図７（ｂ）に示すように、再配線１２０を覆う保護膜１０３を形成する。
本実施形態においては、多層配線層の上面を配線形成用溝パターンにより被覆した状態で、再配線を構成する銅配線上のみに、第２のバリア膜を成膜するための触媒作用を有するキャップ膜を形成する。このため、再配線の近傍に配線間をショートさせたり、リーク電流の原因となったりする金属膜が成長することを防止でき、信頼性の高い半導体装置を実現することできる。特に６００Ｖ以上の高耐圧が必要な半導体装置において、本実施形態の構造及び製造方法は有用である。
本開示の半導体装置及びその製造方法は、銅配線の酸化による配線抵抗の増加及びエレクトロマイグレーションによる信頼性の低下等を抑えると共に、銅配線同士のショート及びリーク等が生じにくくすることができ、特に、高集積及び高パワーの半導体装置等として有用である。
１００ 半導体基板
１０３ 保護膜
１０５ 保護膜
１０６ キャップ膜
１１０ 多層配線層
１１１ 層間絶縁膜
１１２ 層間絶縁膜
１１３ 配線
１１４ 配線
１２０ 再配線
１２１ 第１のバリア膜
１２２ シード膜
１２５ 銅配線
１２６ キャップ膜
１２７ 第２のバリア膜
１３１ 配線形成用溝パターン
１３１ａ 開口部
１３６ キャップ膜
１３６Ａ 第１のキャップ膜
１３６Ｂ 第２のキャップ膜

Claims (16)

  1. 半導体素子が設けられた基板の上に絶縁膜を形成する工程と、
    前記絶縁膜の上に第１のバリア膜を形成する工程と、
    前記第１のバリア膜の上にシード膜を形成する工程と、
    感光性材料を用いて、前記絶縁膜を覆い、前記シード膜を露出する開口部を有する配線形成用溝パターンを形成する工程と、
    前記開口部に銅配線を形成する工程と、
    前記銅配線の上にキャップ膜を形成する工程と、
    前記キャップ膜を形成する工程よりも後に、前記配線形成用溝パターンを除去する工程と、
    前記配線形成用溝パターンを除去する工程よりも後に、前記第１のバリア膜及び前記シード膜の露出した部分を除去する工程と、
    前記第１のバリア膜及び前記シード膜を除去する工程よりも後に、前記第１のバリア膜の側面、前記シード膜の側面、前記銅配線の側面、並びに前記キャップ膜の側面及び上面に、前記キャップ膜を触媒として第２のバリア膜を形成する工程とを備えている、半導体装置の製造方法。
  2. 前記キャップ膜を形成する工程は、電解めっきにより結晶性の金属膜を形成する工程である、請求項１に記載の半導体装置の製造方法。
  3. 前記キャップ膜は、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｉｒ、Ｐｄ、又はＰｔからなる、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記キャップ膜を形成する工程において、複数の金属膜が積層された積層膜を形成する、請求項１又は２に記載の半導体装置の製造方法。
  5. 前記第２のバリア膜を形成する工程は、無電解めっきによりアモルファス性の金属膜を形成する工程を含む、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第２のバリア膜は、Ｎｉ、Ｃｏ、ＣｏＷＰ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、又はＰｔからなる、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第２のバリア膜は、リンを含むＮｉ膜からなる、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
  8. 半導体素子を有する基板の上に設けられた絶縁膜と、
    前記絶縁膜の上に設けられた第１のバリア膜と、
    前記第１のバリア膜の上に設けられた銅配線と、
    前記銅配線の上に設けられたキャップ膜と、
    前記第１のバリア膜の側面、前記銅配線の側面並びに前記キャップ膜の側面及び上面を覆う第２のバリア膜とを備えている、半導体装置。
  9. 前記第２のバリア膜は、前記第１のバリア膜の側面、前記銅配線の側面及び前記キャップ膜の側面及び上面を連続して覆う、請求項８に記載の半導体装置。
  10. 前記キャップ膜は結晶性の金属膜であり、前記第２のバリア膜はアモルファス性の金属膜である、請求項８又は９に記載の半導体装置。
  11. 前記結晶性の金属膜は電解めっき法により形成され、
    前記アモルファス性の金属膜は無電解めっき法により形成されている、請求項１０に記載の半導体装置。
  12. 前記キャップ膜は、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｉｒ、Ｐｄ、又はＰｔからなる、請求項８〜１１のいずれか１項に記載の半導体装置。
  13. 前記第２のバリア膜は、Ｎｉ、Ｃｏ、ＣｏＷＰ、Ｐｄ、Ｒｕ、Ａｇ、Ａｕ、又はＰｔからなる、請求項８〜１２のいずれか１項に記載の半導体装置。
  14. 前記第２のバリア膜は、Ｐを含むＮｉ膜である、請求項８〜１３のいずれか１項に記載の半導体装置。
  15. 前記キャップ膜は、複数の金属膜が積層された積層膜である、請求項８〜１４のいずれか１項に記載の半導体装置。
  16. 前記キャップ膜は、アモルファス性のＮｉ膜と、前記アモルファス性のＮｉの上に設けられた結晶性のＰｄ膜との積層膜である、請求項１５に記載の半導体装置。
JP2013029708A 2013-02-19 2013-02-19 半導体装置及びその製造方法 Pending JP2016085998A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013029708A JP2016085998A (ja) 2013-02-19 2013-02-19 半導体装置及びその製造方法
PCT/JP2013/005835 WO2014128793A1 (ja) 2013-02-19 2013-10-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029708A JP2016085998A (ja) 2013-02-19 2013-02-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016085998A true JP2016085998A (ja) 2016-05-19

Family

ID=51390633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029708A Pending JP2016085998A (ja) 2013-02-19 2013-02-19 半導体装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2016085998A (ja)
WO (1) WO2014128793A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235877A1 (ko) * 2020-05-21 2021-11-25 엘지이노텍 주식회사 회로 기판

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690765B (zh) 2016-09-12 2023-05-09 株式会社电装 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224010B2 (ja) * 1995-05-12 2001-10-29 インターナショナル・ビジネス・マシーンズ・コーポレーション キャップ付き電気相互接続構造およびその作成方法
JP2002353222A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP2003142487A (ja) * 2001-11-05 2003-05-16 Ebara Corp 半導体装置及びその製造方法
JP2006135058A (ja) * 2004-11-05 2006-05-25 Advanced Lcd Technologies Development Center Co Ltd 銅配線層の形成方法、半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021235877A1 (ko) * 2020-05-21 2021-11-25 엘지이노텍 주식회사 회로 기판

Also Published As

Publication number Publication date
WO2014128793A1 (ja) 2014-08-28

Similar Documents

Publication Publication Date Title
JP4902821B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
US20140061920A1 (en) Semiconductor device
KR101078738B1 (ko) 반도체 소자의 구리배선 및 그 형성방법
JPWO2018163913A1 (ja) コンタクトパッドの製造方法及びこれを用いた半導体装置の製造方法、並びに半導体装置
US20150194398A1 (en) Conductive Lines and Pads and Method of Manufacturing Thereof
CN108417550A (zh) 半导体装置及其制造方法
TW200537576A (en) Method of fabricate interconnect structures
JP5089850B2 (ja) 半導体装置
KR102532605B1 (ko) 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
JP2003203914A (ja) 半導体集積回路装置及びその製造方法
WO2014128793A1 (ja) 半導体装置及びその製造方法
JP5388478B2 (ja) 半導体装置
US9455239B2 (en) Integrated circuit chip and fabrication method
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
KR100738211B1 (ko) 반도체 장치의 박막 및 금속 배선 형성 방법
CN104701248A (zh) 用于半导体器件的互连结构
KR101486143B1 (ko) 화학적 직접 패턴 도금 상호연결 금속화 및 이에 의해 생산된 금속 구조물
JP4740071B2 (ja) 半導体装置
JP5824808B2 (ja) 半導体装置及びその製造方法
KR100677038B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
CN116264212A (zh) 半导体装置及其制造方法
JP5509818B2 (ja) 配線基板の製造方法
JP2007027460A (ja) 半導体装置及びその製造方法
US20090136724A1 (en) Method of fabricating semiconductor device