JP2003203914A - 半導体集積回路装置及びその製造方法 - Google Patents

半導体集積回路装置及びその製造方法

Info

Publication number
JP2003203914A
JP2003203914A JP2002002683A JP2002002683A JP2003203914A JP 2003203914 A JP2003203914 A JP 2003203914A JP 2002002683 A JP2002002683 A JP 2002002683A JP 2002002683 A JP2002002683 A JP 2002002683A JP 2003203914 A JP2003203914 A JP 2003203914A
Authority
JP
Japan
Prior art keywords
interconnection
film
integrated circuit
conductor
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002002683A
Other languages
English (en)
Other versions
JP3567377B2 (ja
Inventor
Shozo Niimiyabara
正三 新宮原
Tomoyuki Baba
知幸 馬場
Akihiko Furuya
明彦 古屋
Zorin O
増林 王
Keiichiro Yasuda
敬一郎 安田
Hideo Ikeda
秀雄 池田
Muneaki Hagiwara
宗明 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUMABO METAL KK
NODAICHI DENSHI KK
OGATA KOGYO KK
Japan Science and Technology Agency
Toppan Inc
Original Assignee
KUMABO METAL KK
NODAICHI DENSHI KK
OGATA KOGYO KK
Toppan Printing Co Ltd
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUMABO METAL KK, NODAICHI DENSHI KK, OGATA KOGYO KK, Toppan Printing Co Ltd, Japan Science and Technology Corp filed Critical KUMABO METAL KK
Priority to JP2002002683A priority Critical patent/JP3567377B2/ja
Publication of JP2003203914A publication Critical patent/JP2003203914A/ja
Application granted granted Critical
Publication of JP3567377B2 publication Critical patent/JP3567377B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体集積回路装置及びその製造方法に関
し、低温プロセスによって相互接続用凹部の内側壁に拡
散防止膜を確実に被着させる。 【解決手段】 上下の電極を接続する相互接続用凹部を
不純物含有多結晶シリコンより低抵抗の金属からなる相
互接続導体３で埋め込むとともに、相互接続用凹部の内
側壁と相互接続導体３との間に無電解メッキ膜からなる
拡散防止膜４を設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
及びその製造方法に関するものであり、特に、複数の半
導体基板を貼り合わせて三次元構造を形成する際の相互
接続用貫通導体を構成する金属元素のマイグレーション
を防止のための拡散防止膜の構成に特徴のある半導体集
積回路装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、微細加工技術の進歩により半導体
集積回路装置の高集積化及び高性能化がなされてきた
が、微細化による高密度化が限界にきているため、回路
素子を形成した半導体基板を積層させた三次元半導体集
積回路装置の開発が進められてきた。
【０００３】この様な三次元半導体集積回路装置の製造
方法の一つとして、半導体基板に回路素子及び電極を形
成したのち、絶縁膜を上面に被覆し、さらに、気相成長
法等により成長させた多結晶シリコン膜を再結晶化し、
この再結晶化したシリコン層に回路素子を形成すること
で三次元化を実現する方法がある。
【０００４】また、他の方法としては、近年、回路素子
を形成した複数枚の半導体基板を貼り合わせることによ
って三次元構造を実現することも提案されている。
【０００５】これらの方法において、各半導体層或いは
基板に形成されている回路素子同士等を電気的に接続す
るために、半導体基板を貫通する電気的接続孔を形成す
る必要があり、特に、後者の基板貼り合わせ方法におい
ては、研磨により半導体基板を薄層化するとは言え、十
分に深い接続用の孔を形成する必要がある。
【０００６】ここで、図９及び図１０を参照して、従来
の三次元半導体集積回路装置の製造工程の一例を概略的
に説明する。 図９（ａ）参照 まず、通常の半導体集積回路装置と同様に、例えば、ｐ
型シリコン基板４１の所定領域を選択酸化することによ
って素子分離埋込酸化膜４２を形成したのち、この素子
分離埋込酸化膜４２に囲まれた素子形成領域の表面にゲ
ート絶縁膜４３を形成する。
【０００７】次いで、ドープトポリシリコン等からなる
ゲート電極４４を形成したのち、ゲート電極４４をマス
クとしてｎ型不純物を選択的に導入してｎ型のソース・
ドレイン領域４５を形成し、次いで、全面にＳｉＯ2 膜
等からなる層間絶縁膜４６を設けたのち、ソース・ドレ
イン領域４５に対するコンタクトホールを形成し、次い
で、コンタクトホールを介してソース・ドレイン電極４
７を形成したのち、再び、全面をＢＰＳＧ膜等からなる
層間絶縁膜４８で覆う。
【０００８】図９（ｂ）参照 次いで、通常のフォトエッチング技術を用いて、ｐ型シ
リコン基板４１に十分深い相互接続用凹部４９を設けた
のち、熱酸化によって相互接続用凹部４９の露出表面に
熱酸化膜５０を形成する。なお、この場合、図示を簡単
にするために、一個のＩＧＦＥＴの両側に相互接続用凹
部４９を形成しているが、相互接続用凹部４９を設ける
位置及び個数は、必要とする回路構成に応じて適宜決定
するものである。
【０００９】図９（ｃ）参照 次いで、ＣＶＤ法を用いて全面にドープト多結晶シリコ
ン等の導電体膜を堆積して相互接続用凹部４９を埋め込
んだのち、バックエッチング或いはＣＭＰ（化学機械研
磨）等によって平坦化して、導電体膜を相互接続用凹部
４９の内部にのみ残存するようにして相互接続用導体５
１を形成する。
【００１０】図１０（ｄ）参照 次いで、再び、ＣＶＤ法等を用いて全面にドープトポリ
シリコン等の導電体膜を形成したのち、所定パターンに
エッチングすることによって、相互接続用導体５１に接
続する表面配線層５２を形成する。
【００１１】図１０（ｅ）参照 次いで、再び、ＣＭＰ法等を用いてｐ型シリコン基板４
１の裏面を相互接続用導体５１が露出するまで研磨す
る。
【００１２】図１０（ｆ）参照 次いで、ｐ型シリコン基板４１の裏面にＣＶＤ法を用い
てＳｉＯ2 膜５３を堆積させたのち、相互接続用導体５
１に対するコンタクトホールを形成し、次いで、再び、
ＣＶＤ法等を用いて全面にドープトポリシリコン等の導
電体膜を形成したのち、所定パターンにエッチングする
ことによって、相互接続用導体５１に接続する裏面配線
層５４を形成する。
【００１３】この様な半導体集積回路装置を複数枚貼り
合わせることによって三次元半導体集積回路装置が完成
する。なお、この基板貼り合わせ工程において上層側の
半導体基板に設けた相互接続用導体５１と、下層側の半
導体基板に設けた回路素子の引出電極或いはバンプ電極
とが相互接続するように位置合わせして貼り合わせる。
【００１４】しかし、相互接続用導体５１としてドープ
トポリシリコンを用いた場合には、ドープトポリシリコ
ンの電気抵抗率が高いため、半導体集積回路装置の高速
動作に適さないため、ドープトポリシリコンの代わりに
Ｃｕ，Ａｇ，Ａｕ等の低抵抗金属を用いることが提案さ
れている（必要ならば、特開昭６３−２１３９４３号公
報参照）。
【００１５】この様なＣｕ，Ａｇ，Ａｕ等の低抵抗金属
を用いた場合には、相互接続導体を形成した後の製造工
程における熱工程において、低抵抗金属がシリコン酸化
膜中を拡散してシリコン基板中に混入し、シリコン基板
内において深い不純物準位や転位、或いは、析出合金等
を形成し、半導体デバイスの動作を不安定化したり、動
作特性を低下させるという問題がある。
【００１６】この様な低抵抗金属のマイグレーションの
一因は、ソース・ドレイン領域４５及び金属配線層を形
成したのちは、ソース・ドレイン領域４５の不純物プロ
ファイルを変えないように或いは金属配線の信頼性を保
つために４００℃程度以下の低温処理が必要となるた
め、低温プロセスで形成したＳｉＯ2 膜等を用いること
が挙げられる。即ち、低温プロセスで形成したＳｉＯ2
膜等は緻密性が低いために耐拡散性に劣るためである。
【００１７】特に、シリコン基板中にディープレベルを
形成するＣｕは、酸化膜が高温酸化膜であってもマイグ
レーションが問題となるので、従来においては、Ｃｕを
配線層として用いる場合には、Ｃｕの拡散防止のために
ＴｉＮ膜やＴａＮ膜等のバリアメタルを介してＣｕ層を
設けている。
【００１８】この様なＣｕ等の低抵抗金属を用いて三次
元半導体集積回路装置を形成する際の相互接続導体を形
成する際には、５０μｍを越える深い相互接続用凹部を
形成し、この相互接続用凹部の内側壁に絶縁膜を介して
バリアメタルを形成する必要がある。
【００１９】
【発明が解決しようとする課題】しかし、ＴｉＮ膜等の
バリアメタルは通常はスパッタリング法によって形成し
ているが、スパッタリング法はステップカヴァレッジ性
が劣るので、スパッタリング法を用いた場合には、５０
μｍを越える深い相互接続用凹部の内側壁にバリアメタ
ルを確実に被着させることが困難であるという問題があ
る。
【００２０】また、ＣＶＤ法はスパッタリング法に比べ
てステップカヴァレッジ性が良好であるので、ＣＶＤ法
を用いて相互接続用凹部の内側壁にバリアメタルを被着
させることは技術的には可能であるものの、装置コスト
が高くなるという問題があり、さらに、基板温度をある
程度高くする必要があるという問題がある。
【００２１】したがって、本発明は、低温プロセスによ
って相互接続用凹部の内側壁に拡散防止膜を確実に被着
させることを目的とする。
【００２２】
【課題を解決するための手段】ここで、図１を参照して
本発明における課題を解決するための手段を説明する
が、図における符号７は、相互接続導体３と配線層６と
を接続する半田である。 図１参照 （１）本発明は、半導体集積回路装置において、上下の
電極を接続する相互接続用凹部を不純物含有多結晶シリ
コンより低抵抗の金属からなる相互接続導体３で埋め込
むとともに、相互接続用凹部の内側壁と相互接続導体３
との間に無電解メッキ膜からなる拡散防止膜４を設けた
ことを特徴とする。
【００２３】この様に、拡散防止膜４を無電解メッキ膜
で形成することによって、拡散防止膜４を低温プロセス
で形成することが可能になるので、既に形成してある半
導体デバイスの不純物プロファイルを変えることがな
く、また、ウェットプロセスであるので、相互接続用凹
部の内側壁を拡散防止膜４によって確実に被覆すること
が可能になり、Ｃｕ等の低抵抗の金属からなる相互接続
導体３からのマイグレーションを確実に防止することが
でき、それによって、半導体集積回路装置の動作特性の
低下或いは不安定化を抑制することができる。
【００２４】（２）また、本発明は、上記（１）におい
て、相互接続導体３が、積層された上下の半導体基板
１，２同士を電気的に接続する接続導体であることを特
徴とする。
【００２５】上記の無電解メッキ膜からなる拡散防止膜
４は、深い凹部の内側壁を確実に被覆することができる
ので、三次元半導体集積回路装置における上下の半導体
基板１，２同士を電気的に接続する接続導体を形成する
際の拡散防止膜４として用いることができる。
【００２６】（３）また、本発明は、上記（１）におい
て、相互接続導体３が、半導体基板１，２内に設けた上
下の配線層６或いは電極のいずれか同士を接続するビア
であることを特徴とする。
【００２７】また、この様な無電解メッキ膜からなる拡
散防止膜４を、半導体基板１，２内に設けた上下の配線
層６或いは電極のいずれか同士を接続するためのビアホ
ールの内壁及び底面を被覆する拡散防止膜４として用い
ることによって、高速動作化のためにＣｕ等の低抵抗金
属をビアとして用いた場合のマイグレーションを防止す
ることができる。
【００２８】（４）また、本発明は、上記（１）乃至
（３）のいずれかにおいて、拡散防止膜４が、高融点金
属を含むとともに、Ｎｉ，Ｔｉ，Ｚｒ，Ｎｂ，Ｃｏ，Ｍ
ｎ，Ｃｒ，Ｆｅ，Ｚｎの内の少なくとも一つを含む合金
からなることを特徴とする。
【００２９】この場合の拡散防止膜４は、Ｗ，Ｍｏ，Ｔ
ａ等の高融点金属を含むとともに、Ｎｉ，Ｃｏ，Ｍｎ，
Ｃｒ，Ｆｅ，Ｚｎの内の少なくとも一つを含む合金、例
えば、Ｗ−Ｎｉ−Ｃｏ−Ｐ，Ｗ−Ｎｉ−Ｂ，Ｎｉ−Ｍｏ
−Ｐ，Ｍｏ−Ｃｏ−Ｎｉ−Ｎ−Ｐ等の合金を用いること
によって耐拡散性に優れるアモルファス膜とすることが
できる。
【００３０】（５）また、本発明は、上記（５）におい
て、相互接続導体３が、Ｃｕ或いはＣｕを主成分とする
Ｃｕ合金のいずれかからなることを特徴とする。
【００３１】この様に、相互接続導体３としては、高速
動作化を可能にするために、低温プロセスであるメッキ
により形成が可能で低抵抗なＣｕ、或いは、Ｃｕ−Ｐｄ
合金，Ｃｕ−Ｓｉ合金等のＣｕを主成分とするＣｕ合金
のいずれかが好適である。
【００３２】（６）また、本発明は、半導体集積回路装
置の製造方法において、半導体基板１，２に素子形成領
域を越える深さの相互接続用凹部を形成したのち、半導
体基板１，２を裏面から研磨して相互接続用凹部を相互
接続用貫通孔とする工程、少なくとも相互接続用貫通孔
の内側壁に絶縁膜５を形成する工程、少なくとも相互接
続用貫通孔の内側壁に無電解メッキ法を用いて拡散防止
膜４を形成する工程、及び、拡散防止膜４上に相互接続
導体３を形成して相互接続用貫通孔を埋め込む工程とを
少なくとも有することを特徴とする。
【００３３】この様に、相互接続用貫通孔を形成したの
ち、絶縁膜５を介して拡散防止膜４及び相互接続導体３
を形成することによって、相互接続用貫通孔の内側壁に
拡散防止膜４及び相互接続導体３を確実に被着させるこ
とができる。なお、この場合、相互接続用貫通孔を完全
に埋め込む必要はない。
【００３４】（７）また、本発明は、半導体集積回路装
置の製造方法において、半導体基板１，２に素子形成領
域を越える深さの相互接続用凹部を形成したのち、少な
くとも相互接続用凹部の内側壁に絶縁膜５を形成する工
程、少なくとも相互接続用凹部の内側壁に無電解メッキ
法を用いて拡散防止膜４を形成する工程、拡散防止膜４
上に相互接続導体３を形成して相互接続用凹部を埋め込
む工程、及び、半導体基板１，２を裏面から研磨して相
互接続導体３の底部を露出させる工程とを少なくとも有
することを特徴とする。
【００３５】この様に、半導体基板１，２を貫通する相
互接続導体３を形成する場合に、相互接続用凹部を絶縁
膜５を介して相互接続導体３で埋め込んだのち、半導体
基板１，２の裏面を研磨して貫通導体としても良いもの
である。
【００３６】
【発明の実施の形態】ここで、図２乃至図５を参照し
て、本発明の第１の実施の形態の三次元半導体集積回路
装置の製造工程を説明する。 図２（ａ）参照 まず、従来と同様に、例えば、ｐ型シリコン基板１１の
所定領域を選択酸化することによって素子分離埋込酸化
膜１２を形成したのち、この素子分離埋込酸化膜１２に
囲まれた素子形成領域にＭＯＳＦＥＴ１３を形成する。
【００３７】このＭＯＳＦＥＴ１３は、素子形成領域の
表面にゲート絶縁膜を形成したのち、ドープトポリシリ
コン等からなるゲート電極を形成し、次いで、ゲート電
極をマスクとしてｎ型不純物を選択的に導入してｎ型の
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域を形成する。
【００３８】次いで、全面にＳｉＯ2 膜を堆積させたの
ち、異方性エッチングを施すことによってゲート電極の
側部にサイドウォールを形成し、次いで、このサイドウ
ォールをマスクとして再びｎ型不純物を導入することに
よってｎ型のソース・ドレイン領域を形成する。
【００３９】以降は、必要に応じてキャパシタ１４等の
回路素子を形成するとともに、ＢＰＳＧ膜等からなる層
間絶縁膜１５の堆積工程、ビア１６の形成工程、及び、
配線層１７の形成工程を必要とする回路構成に応じて繰
り返すことによって一枚のウェハ分の半導体集積回路装
置の基本構成が完成する。
【００４０】図２（ｂ）参照 次いで、異方性エッチング技術を用いて、ｐ型シリコン
基板１１に、例えば、直径が１０μｍで、深さが７０μ
ｍの相互接続用凹部１８を設ける。なお、図示を簡単に
するために、一個の相互接続用凹部１８しか示していな
いが、必要とする回路構成に応じて所定箇所に複数個設
けるものである。
【００４１】図３（ｃ）参照 次いで、ＣＭＰ法を用いてｐ型シリコン基板１１の裏面
を相互接続用凹部１８の底部が露出するまで研磨して相
互接続用貫通孔１９とする。
【００４２】図３（ｄ）参照 次いで、ＣＶＤ法を用いてｐ型シリコン基板１１に設け
た相互接続用貫通孔１９の露出表面に、厚さが、例え
ば、０．５μｍのＳｉＯ2 膜２０を形成する。なお、図
においては、基板表面側のＳｉＯ2 膜は図示を省略して
いる。
【００４３】図４（ｅ）参照 次いで、フォトレジストを塗布し、露光・現像すること
によって相互接続用貫通孔１９の近傍及び所定形状の配
線層に対する開口部を有するレジストパターン２１を形
成したのち、触媒金属となるＰｄの水和物コロイドを含
む溶液中に浸漬して、触媒活性化する。
【００４４】次いで、無電解メッキ浴を用いて露出部に
厚さが、例えば、０．５μｍの拡散防止膜２２を形成す
る。この場合、タングステン酸化物０．０５〜０．５ｍ
ｏｌ／Ｌ、硫酸ニッケル０．０１〜０．２ｍｏｌ／Ｌ、
及び、硫酸コバルト０．０１〜０．２ｍｏｌ／Ｌを金属
塩として含み、還元剤として次亜燐酸を０．０５〜０．
５ｍｏｌ／Ｌ、錯化剤として酒石酸、クエン酸などのポ
リカルボン酸またはそのアルカリ金属塩を０．０１〜
１．０ｍｏｌ／Ｌ含み、また、必要に応じてチオ尿素な
どを数ｐｐｍ微量添加した無電解メッキ浴とすることに
よって、Ｗ−Ｎｉ−Ｃｏ−Ｐの４元の無電解メッキ膜と
する。
【００４５】このＷ−Ｎｉ−Ｃｏ−Ｐからなる４元の無
電解メッキ膜はアモルファスとなるので粒界が存在せ
ず、それによって良好な拡散防止特性を有するものであ
る。因に、この場合の拡散防止膜２２の組成比は、例え
ば、 Ｗ：Ｎｉ：Ｃｏ：Ｐ＝１０：６５：２０：５ とする。
【００４６】図４（ｆ）参照引き続いて、硫酸銅系の無
電解メッキ浴を用いて拡散防止膜２２の上に、厚さが、
例えば、３μｍの相互接続用導体２３を形成したのち、
レジストパターン２１を除去することによって相互接続
用導体２３を設けた半導体集積回路基板が完成する。
【００４７】この場合、まず、金属塩として硫酸銅を
０．０２〜０．１５ｍｏｌ／Ｌ、還元剤として次亜燐酸
塩を０．１〜１．０ｍｏｌ／Ｌ含み、錯化剤としてクエ
ン酸、酒石酸などのポリカルボン酸またはそのアルカリ
金属塩０．０１〜０．１ｍｏｌ／Ｌ、添加剤としてホウ
酸０．２〜１．０ｍｏｌ／Ｌを含む無電解メッキ浴を用
いて厚さが０．３〜０．５μｍの銅を堆積させる。
【００４８】次いで、金属塩として硫酸銅を０．０２〜
０．１５ｍｏｌ／Ｌ、還元剤としてグリオキシル酸、ホ
ルマリンまたはジメチルアミンボランなどのうちの少な
くとも一つを０．０５〜０．３ｍｏｌ／Ｌ含み、錯化剤
としてエチレンジアミン四酢酸などのポリカルボン酸ま
たはそのアルカリ金属塩０．０５〜０．３ｍｏｌ／Ｌ、
また、必要に応じて２，２’−ビピリジルなどを数ｐｐ
ｍ微量添加した無電解メッキ浴を用いて残りの膜厚の銅
を堆積させ、２段階の無電解メッキ工程で相互接続用導
体２３を形成する。
【００４９】また、この場合の相互接続用導体２３の厚
さは、相互接続用貫通孔１９の孔径の４割程度〔図にお
いては、（０．５＋３）×２／１０＝７０％〕になる程
度で充分であり、必ずしも相互接続用貫通孔１９を完全
に埋め込む必要はない。なお、工程の説明は省略してい
るが、上段の半導体集積回路基板に設けた相互接続用導
体２３との接続のために接続配線層２４を形成する。
【００５０】図５参照 上述の工程を接続回路パターンに応じて各半導体集積回
路基板に対して行ったのち、上側の半導体集積回路基板
に設けた相互接続用導体２３と、下側の半導体集積回路
基板に設けた接続配線層２４とを接続部材２５によって
電気的に接続することによって、三次元半導体集積回路
装置の基本的構成が完成する。
【００５１】この場合、接続部材２５は、Ａｕ／Ｉｎバ
ンプやＡｇフィラーを含む導電性接着剤からなり、これ
らを用いて低温で接着するものであり、上下の半導体集
積回路基板同士の接着が不充分であれば、上下の半導体
集積回路基板の間にエポキシ樹脂等の絶縁性接着剤を注
入すれば良い（必要ならば、特開平１１−２６１０００
号公報参照）。
【００５２】なお、最下層となる半導体集積回路基板に
ついては、薄層化する必要はなく、且つ、基板を貫通す
る相互接続用導体は必ずしも設ける必要はない。但し、
最下層となる半導体集積回路基板裏面を介して電源配線
及び接地配線を取り出す場合には、基板を貫通する相互
接続用導体を設ければ良い。
【００５３】この様に、本発明の第１の実施の形態にお
いては、相互接続用導体２３を形成する際に、拡散防止
膜を無電解メッキ法によって形成しているので、低温処
理で、且つ、簡単な装置構成によって相互接続用貫通孔
１９の内壁に拡散防止膜を確実に被着することができ、
それによって、Ｃｕ等の相互接続用導体２３を構成する
金属元素のマイグレーションを確実に防止することがで
きる。
【００５４】また、本発明の第１の実施の形態において
は、無電解メッキ処理を施す前に、基板を研磨して、相
互接続用凹部１８を相互接続用貫通孔１９としているの
で、メッキが相互接続用貫通孔１９の両端から進行する
ことになり、この点からも相互接続用貫通孔１９の内壁
に拡散防止膜２２及び相互接続用導体２３を確実に被着
することができる。
【００５５】次に、図６乃至図１０を参照して、本発明
の第２の実施の形態の三次元半導体集積回路装置の製造
工程を説明する。 図６（ａ）参照 まず、従来と同様に、例えば、ｐ型シリコン基板１１の
所定領域を選択酸化することによって素子分離埋込酸化
膜１２を形成したのち、この素子分離埋込酸化膜１２に
囲まれた素子形成領域にＭＯＳＦＥＴ１３を形成する。
【００５６】このＭＯＳＦＥＴ１３も、素子形成領域の
表面にゲート絶縁膜を形成したのち、ドープトポリシリ
コン等からなるゲート電極を形成し、次いで、ゲート電
極をマスクとしてｎ型不純物を選択的に導入してｎ型の
ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領
域を形成する。
【００５７】次いで、全面にＳｉＯ2 膜を堆積させたの
ち、異方性エッチングを施すことによってゲート電極の
側部にサイドウォールを形成し、次いで、このサイドウ
ォールをマスクとして再びｎ型不純物を導入することに
よってｎ型のソース・ドレイン領域を形成する。
【００５８】以降は、必要に応じてキャパシタ１４等の
回路素子を形成するとともに、ＢＰＳＧ膜等からなる層
間絶縁膜１５の堆積工程、ビア１６の形成工程、及び、
配線層１７の形成工程を必要とする回路構成に応じて繰
り返すことによって一枚のウェハ分の半導体集積回路装
置の基本構成が完成する。
【００５９】図６（ｂ）参照 次いで、異方性エッチング技術を用いて、ｐ型シリコン
基板１１に、例えば、直径が１０μｍで、深さが７０μ
ｍの相互接続用凹部１８を設けたのち、ＣＶＤ法を用い
てｐ型シリコン基板１１に設けた相互接続用凹部１８露
出表面に、厚さが、例えば、０．５μｍのＳｉＯ2 膜２
０を形成する。なお、この場合も図示を簡単にするため
に、一個の相互接続用凹部１８しか示していないが、相
互接続用凹部１８を設ける位置及び個数は、必要とする
回路構成に応じて適宜決定するものである。また、図に
おいては、基板表面側のＳｉＯ2 膜は図示を省略してい
る。
【００６０】図７（ｃ）参照 次いで、触媒金属となるＰｄの水和物コロイドを含む溶
液中に浸漬して、触媒活性化したのち、無電解メッキ浴
を用いて露出部に厚さが、例えば、０．５μｍの拡散防
止膜２２を形成する。この場合、タングステン酸ナトリ
ウム０．０５〜０．５ｍｏｌ／Ｌ、硫酸ニッケル０．０
１〜０．２ｍｏｌ／Ｌ、及び、硫酸コバルト０．０１〜
０．２ｍｏｌ／Ｌを金属塩として含み、還元剤として次
亜燐酸を０．０５〜０．５ｍｏｌ／Ｌ、錯化剤として酒
石酸、クエン酸などのポリカルボン酸またはそのアルカ
リ金属塩を０．０１〜１．０ｍｏｌ／Ｌ含み、また、必
要に応じてチオ尿素などを数ｐｐｍ微量添加した無電解
メッキ浴とすることによって、Ｎｉ−Ｃｏ−Ｗ−Ｐの４
元の無電解メッキ膜とする。
【００６１】このＮｉ−Ｃｏ−Ｗ−Ｐからなる４元の無
電解メッキ膜もアモルファスとなるので粒界が存在せ
ず、それによって良好な拡散防止特性を有するものであ
る。因に、この場合の拡散防止膜２２の組成比は、例え
ば、 Ｎｉ：Ｃｏ：Ｗ：Ｐ＝１０：６５：２０：５ とする。
【００６２】図７（ｄ）参照 引き続いて、金属塩として硫酸銅を０．０２〜０．１５
ｍｏｌ／Ｌ、還元剤として次亜燐酸塩を０．１〜１．０
ｍｏｌ／Ｌ含み、錯化剤としてクエン酸、酒石酸などの
ポリカルボン酸またはそのアルカリ金属塩０．０１〜
０．１ｍｏｌ／Ｌ、添加剤としてホウ酸０．２〜１．０
ｍｏｌ／Ｌを含む無電解メッキ浴を用いて拡散防止膜２
２の上に、厚さが、例えば、０．５μｍの無電解Ｃｕメ
ッキ層（図示を省略）を形成したのち、この無電解メッ
キ層をメッキベース層として硫酸銅０．２〜０．３ｍｏ
ｌ／Ｌ、硫酸３〜５規定を主成分とし、塩素イオン３０
〜７０ｐｐｍと適当な添加剤を含む電解液を用いた電解
銅メッキ処理を施すことによってメッキ埋込層２６を形
成して、相互接続用凹部１８を完全に埋め込む。
【００６３】図８（ｅ）参照 次いで、フォトレジストを塗布し、露光・現像すること
によって相互接続用凹部１８の近傍及び所定形状の配線
層に対する開口部を有するレジストパターン２７を形成
したのち、過酸化水素水及び硝酸を含む溶液（ＨＮＯ3
＋Ｈ2 Ｏ2 ＋水）を用いてエッチング処理を施すことに
よって、メッキ埋込層２６及び拡散防止膜２２の露出部
を除去して相互接続用導体２８を形成する。
【００６４】図８（ｆ）参照 次いで、レジストパターン２７を除去したのち、ＣＭＰ
法を用いてｐ型シリコン基板１１の裏面を相互接続用導
体２８の底部が露出するまで研磨し、次いで、再び、Ｃ
ＶＤ法を用いてｐ型シリコン基板１１の裏面に、厚さ
が、例えば、１．０μｍのＳｉＯ2 膜２９を設ける。
【００６５】図９（ｇ）参照 次いで、ＳｉＯ2 膜２９を選択的にエッチングして相互
接続用導体２８に対するコンタクトホールを形成したの
ち、相互接続用導体２８の近傍に対応する開口部を有す
るレジストパターン３０を設け、相互接続用導体２８の
底部を露出させる。
【００６６】図９（ｈ）参照 次いで、触媒金属となるＰｄの水和物コロイドを含む溶
液中に浸漬して、触媒活性化したのち、上述の無電解メ
ッキ浴を用いて露出部に厚さが、例えば、０．５μｍの
拡散防止膜３１を形成する。
【００６７】引き続いて、硫酸銅系の無電解メッキ浴を
用いて拡散防止膜３１の上に、厚さが、例えば、０．５
μｍの無電解Ｃｕメッキ層（図示を省略）を形成したの
ち、硫酸銅を主成分とする電解液を用いた電解銅メッキ
処理を施すことによって裏面配線層３２を形成する。な
お、工程の説明は省略しているが、上段の半導体集積回
路基板に設けた相互接続用導体２３との接続のために接
続配線層２４を形成する。
【００６８】図１０参照上述の工程を接続回路パターン
に応じて各半導体集積回路基板に対して行ったのち、上
側の半導体集積回路基板に設けた相互接続用導体２８
と、下側の半導体集積回路基板に設けた接続配線層２４
とを接続部材２５によって裏面配線層３２を介して電気
的に接続することによって、三次元半導体集積回路装置
の基本的構成が完成する。
【００６９】この場合も、接続部材２５としてはＡｕ／
ＩｎバンプやＡｇフィラーを含む導電性接着剤を用い、
これらを用いて低温で接着するものであり、上下の半導
体集積回路基板同士の接着が不充分であれば、上下の半
導体集積回路基板の間にエポキシ樹脂等の絶縁性接着剤
を注入すれば良い。
【００７０】なお、最下層となる半導体集積回路基板に
ついては、薄層化する必要はなく、且つ、基板を貫通す
る相互接続用導体は必ずしも設ける必要はない。但し、
最下層となる半導体集積回路基板を介して電源配線及び
接地配線を取り出す場合には、基板を貫通する相互接続
用導体を設ければ良い。
【００７１】この様に、本発明の第２の実施の形態にお
いても、相互接続用導体２８を形成する際に、拡散防止
膜を無電解メッキ法によって形成しているので、低温処
理で、且つ、簡単な装置構成によって相互接続用凹部１
８の内壁及び底部に拡散防止膜を確実に被着することが
でき、それによって、Ｃｕ等の相互接続用導体２８を構
成する金属元素のマイグレーションを確実に防止するこ
とができる。
【００７２】また、本発明の第２の実施の形態において
は、電解メッキ法を用いて相互接続用導体２８を形成し
ているので、相互接続用凹部１８を完全に埋め込むこと
ができ、それによって、相互接続用導体２８の機械的強
度を高めるとともに、抵抗を低減することができる。
【００７３】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載された構成・条件に
限られるものではなく、各種の変更が可能である。例え
ば、上記の各実施の形態においては、拡散防止膜２２，
３１をＷ−Ｎｉ−Ｃｏ−Ｐからなる４元の無電解メッキ
膜によって構成しているが、この様な組成に限られるも
のではなく、Ｔａ，Ｗ，Ｍｏ等の高融点金属の内の少な
くとも一つを含み、且つ、Ｎｉ，Ｔｉ，Ｚｒ，Ｎｂ，Ｃ
ｏ，Ｃｒ，Ｆｅ，Ｚｎ，Ｃｕ等の非高融点金属を含んで
いれば良く、例えば、Ｒｅ−Ｃｏ−Ｎｉ−Ｎ−Ｐ等の５
元、Ｗ−Ｎｉ−Ｂ或いはＮｉ−Ｍｏ−Ｐ等の３元の無電
解メッキ合金被膜を用いても良く、さらには、Ｗ−Ｎｉ
等の２元の無電解メッキ合金被膜を用いても良いもので
ある。
【００７４】また、上記の第１の実施の形態において
は、相互接続用導体を形成する際に、相互接続用貫通孔
を完全に埋め込んでも良いものであり、さらに、この相
互接続用貫通孔を確実に完全に埋め込むために、上記の
第２の実施の形態と同様に電解メッキ法を用いても良い
ものである。この場合、拡散防止膜及びＣｕメッキベー
ス層を無電解メッキ法によって形成したのち、Ｃｕメッ
キ埋込層を電解メッキ法によって形成すれば良い。
【００７５】また、上記の各実施の形態においては、相
互接続用凹部或いは相互接続用貫通孔の内壁をＳｉＯ2
膜によって絶縁被覆しているが、ＳｉＯ2 膜に限られる
ものではなく、ＳｉＮ膜、ＳｉＯＮ膜、或いは、ＳｉＯ
Ｃ膜を用いても良いものである。
【００７６】また、上記の各実施の形態においては、基
板としてｐ型シリコン基板を用いているが、ｎ型シリコ
ン基板を用い、このｎ型シリコン基板にｐ型ウエル領域
を形成してｎチャネル型ＭＯＳＦＥＴを形成し、他の領
域にｐチャネル型ＭＯＳＦＥＴを形成するようにしても
良いものであり、さらには、半導体デバイスはＭＯＳＦ
ＥＴ（ＩＧＦＥＴ）に限られるものでなく、バイポーラ
トランジスタ、或いは、バイポーラトランジスタとＭＯ
ＳＦＥＴとを混在させても良いものである。
【００７７】また、基板はシリコンに限られるものでは
なく、ＧａＡｓやＩｎＰ等のIII-Ｖ族化合物半導体等の
化合物半導体を用いても良いものであり、それによっ
て、高周波集積回路装置の三次元化が可能になる。
【００７８】また、上記の各実施の形態においては、相
互接続用導体をＣｕによって構成してるが、純粋なＣｕ
に限られるものではなく、Ｐｄ等を含むＣｕ合金を用い
ても良いものであり、さらには、Ａｕ或いはＡｇ等の他
のメッキ可能な低抵抗金属を用いても良いものである。
【００７９】また、上記の各実施の形態においては、三
次元半導体集積回路装置の相互接続導体を形成する際の
拡散防止膜として説明しているが、本発明はこの様な相
互接続導体を形成する際の拡散防止膜に限られるもので
はなく、通常の半導体集積回路装置においてダマシン法
を用いてＣｕ埋込配線層及びスルービアを形成する際の
拡散防止膜としても適用されるものである。
【００８０】
【発明の効果】本発明によれば、半導体基板を貫通する
相互接続導体をＣｕ等で形成する際に、拡散防止膜を無
電解メッキ法によって形成しているので、簡単な装置構
成によって、深い相互接続用貫通孔或いは相互接続用凹
部の内壁に拡散防止膜を確実に被着させることができ、
相互接続用貫通孔或いは相互接続用凹部の内壁に設ける
絶縁膜を低温ＣＶＤ法で形成しても、Ｃｕ等のマイグレ
ーションを確実に防止することができ、ひいては、三次
元半導体集積回路装置の高性能化及び低コスト化に寄与
するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工
程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の途中ま
での製造工程の説明図である。
【図４】本発明の第１の実施の形態の図３以降の途中ま
での製造工程の説明図である。
【図５】本発明の第１の実施の形態の図４以降の製造工
程の説明図である。
【図６】本発明の第２の実施の形態の途中までの製造工
程の説明図である。
【図７】本発明の第２の実施の形態の図６以降の途中ま
での製造工程の説明図である。
【図８】本発明の第２の実施の形態の図７以降の途中ま
での製造工程の説明図である。
【図９】本発明の第２の実施の形態の図８以降の途中ま
での製造工程の説明図である。
【図１０】本発明の第２の実施の形態の図９以降の製造
工程の説明図である。
【図１１】従来の三次元半導体集積回路装置の途中まで
の製造工程の説明図である。
【図１２】従来の三次元半導体集積回路装置の図１１以
降の製造工程の説明図である。
【符号の説明】
１ 半導体基板 ２ 半導体基板 ３ 相互接続導体 ４ 拡散防止膜 ５ 絶縁膜 ６ 配線層 ７ 接続部材 １１ ｐ型シリコン基板 １２ 素子分子埋込酸化膜 １３ ＭＯＳＦＥＴ １４ キャパシタ １５ 層間絶縁膜 １６ プラグ １７ 配線層 １８ 相互接続用凹部 １９ 相互接続用貫通孔 ２０ ＳｉＯ2 膜 ２１ レジストパターン ２２ 拡散防止膜 ２３ 相互接続用導体 ２４ 接続配線層 ２５ 接続部材 ２６ メッキ埋込層 ２７ レジストパターン ２８ 相互接続用導体 ２９ ＳｉＯ2 膜 ３０ レジストパターン ３１ 拡散防止膜 ３２ 裏面配線層 ４１ ｐ型シリコン基板 ４２ 素子分子埋込酸化膜 ４３ ゲート絶縁膜 ４４ ゲート電極 ４５ ソース・ドレイン領域 ４６ 層間絶縁膜 ４７ ソース・ドレイン電極 ４８ 層間絶縁膜 ４９ 相互接続用凹部 ５０ 熱酸化膜 ５１ 相互接続用導体 ５２ 表面配線層 ５３ ＳｉＯ2 膜 ５４ 裏面配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/88 Ｒ (71)出願人 598062952 緒方工業株式会社 熊本県熊本市上熊本２丁目９番９号 (71)出願人 598011167 株式会社 野田市電子 熊本県熊本市世安町335番地 (72)発明者 新宮原 正三 広島県東広島市鏡山１−４−１ 広島大学 内 (72)発明者 馬場 知幸 熊本県熊本市長峰西１丁目４番15号 株式 会社熊防メタル内 (72)発明者 古屋 明彦 東京都台東区１丁目５番１号 凸版印刷株 式会社内 (72)発明者 王 増林 熊本県上益城郡益城町田原2081−10 財団 法人くまもとテクノ産業財団内 (72)発明者 安田 敬一郎 熊本県熊本市上熊本２−９−９ 緒方工業 株式会社内 (72)発明者 池田 秀雄 熊本県熊本市世安町335番地 株式会社野 田市電子内 (72)発明者 萩原 宗明 熊本県上益城郡益城町田原2081−10 財団 法人くまもとテクノ産業財団内 Ｆターム(参考） 4M104 AA01 AA04 BB01 BB04 BB36 BB37 CC01 DD04 DD52 DD53 DD55 FF01 FF17 FF22 GG06 GG09 GG10 GG14 GG15 HH04 HH05 5F033 GG02 HH07 HH11 HH12 HH15 HH19 HH20 JJ01 JJ07 JJ11 JJ12 JJ15 JJ19 JJ20 KK04 LL04 LL06 MM05 MM13 MM30 NN05 NN07 PP27 PP28 PP33 QQ09 QQ16 QQ37 QQ48 QQ58 QQ65 RR01 RR04 RR06 RR08 RR15 SS11 TT08 XX28

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 上下の電極を接続する相互接続用凹部を
    不純物含有多結晶シリコンより低抵抗の金属からなる相
    互接続導体で埋め込むとともに、前記相互接続用凹部の
    内側壁と相互接続導体との間に無電解メッキ膜からなる
    拡散防止膜を設けたことを特徴とする半導体集積回路装
    置。
  2. 【請求項２】 上記相互接続導体が、積層された上下の
    半導体基板同士を電気的に接続する接続導体であること
    を特徴とする請求項１記載の半導体集積回路装置。
  3. 【請求項３】 上記相互接続導体が、半導体基板内に設
    けた上下の配線層或いは電極のいずれか同士を接続する
    ビアであることを特徴とする請求項１記載の半導体集積
    回路装置。
  4. 【請求項４】 上記拡散防止膜が、高融点金属を含むと
    ともに、Ｎｉ，Ｔｉ，Ｚｒ，Ｎｂ，Ｃｏ，Ｍｎ，Ｃｒ，
    Ｆｅ，Ｚｎの内の少なくとも一つを含む合金からなるこ
    とを特徴とする請求項１乃至３のいずれか１項に記載の
    半導体集積回路装置。
  5. 【請求項５】 上記相互接続導体が、Ｃｕ或いはＣｕを
    主成分とするＣｕ合金のいずれかからなることを特徴と
    する請求項５記載の半導体集積回路装置。
  6. 【請求項６】 半導体基板に素子形成領域を越える深さ
    の相互接続用凹部を形成したのち、前記半導体基板を裏
    面から研磨して前記相互接続用凹部を相互接続用貫通孔
    とする工程、少なくとも前記相互接続用貫通孔の内側壁
    に絶縁膜を形成する工程、少なくとも前記相互接続用貫
    通孔の内側壁に無電解メッキ法を用いて拡散防止膜を形
    成する工程、及び、前記拡散防止膜を介して相互接続導
    体を形成して前記相互接続用貫通孔を埋め込む工程とを
    少なくとも有することを特徴とする半導体集積回路装置
    の製造方法。
  7. 【請求項７】 半導体基板に素子形成領域を越える深さ
    の相互接続用凹部を形成したのち、少なくとも前記相互
    接続用凹部の内側壁に絶縁膜を形成する工程、少なくと
    も前記相互接続用凹部の内側壁に無電解メッキ法を用い
    て拡散防止膜を形成する工程、前記拡散防止膜を介して
    相互接続導体を形成して前記相互接続用凹部を埋め込む
    工程、及び、前記半導体基板を裏面から研磨して前記相
    互接続導体の底部を露出させる工程とを少なくとも有す
    ることを特徴とする半導体集積回路装置の製造方法。
JP2002002683A 2002-01-09 2002-01-09 半導体集積回路装置の製造方法 Expired - Fee Related JP3567377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002002683A JP3567377B2 (ja) 2002-01-09 2002-01-09 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002002683A JP3567377B2 (ja) 2002-01-09 2002-01-09 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003203914A true JP2003203914A (ja) 2003-07-18
JP3567377B2 JP3567377B2 (ja) 2004-09-22

Family

ID=27677774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002683A Expired - Fee Related JP3567377B2 (ja) 2002-01-09 2002-01-09 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP3567377B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
JP2006173637A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー，インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US7402903B2 (en) 2003-01-22 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device
JP2009010311A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スルーシリコンビアスタックパッケージ及びその製造方法
JP2009302231A (ja) * 2008-06-12 2009-12-24 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011040457A (ja) * 2009-08-07 2011-02-24 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2011146655A (ja) * 2010-01-18 2011-07-28 Nikon Corp 半導体装置製造方法及び積層半導体装置
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
CN102844862A (zh) * 2010-04-12 2012-12-26 高通股份有限公司 用于叠层集成电路的双面互连cmos
KR20150099392A (ko) 2014-02-21 2015-08-31 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 무전해 도금액을 이용한 관통전극의 형성방법
JP2016069676A (ja) * 2014-09-29 2016-05-09 学校法人 関西大学 配線構造体の製造方法、銅置換めっき液および配線構造体
CN107251216A (zh) * 2015-02-25 2017-10-13 英特尔公司 用于微电子结构中的互连垫的表面末道层
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
KR102670882B1 (ko) 2014-09-29 2024-05-31 도쿄엘렉트론가부시키가이샤 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345933A (ja) * 1998-06-01 1999-12-14 Toshiba Corp マルチチップ半導体装置およびその製造方法
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
JP2001332558A (ja) * 2000-04-14 2001-11-30 Internatl Business Mach Corp <Ibm> 半導体フィーチャを形成する方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2002170904A (ja) * 2000-12-04 2002-06-14 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345933A (ja) * 1998-06-01 1999-12-14 Toshiba Corp マルチチップ半導体装置およびその製造方法
JP2001164375A (ja) * 1999-12-03 2001-06-19 Sony Corp 無電解メッキ浴および導電膜の形成方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2001332558A (ja) * 2000-04-14 2001-11-30 Internatl Business Mach Corp <Ibm> 半導体フィーチャを形成する方法
JP2002170904A (ja) * 2000-12-04 2002-06-14 Dainippon Printing Co Ltd Ｃｓｐタイプの半導体装置とその作製方法、および半導体モジュール

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402903B2 (en) 2003-01-22 2008-07-22 Kabushiki Kaisha Toshiba Semiconductor device
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
JP2007520051A (ja) * 2003-09-23 2007-07-19 マイクロン テクノロジー，インコーポレイテッド 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
US9287207B2 (en) 2003-09-23 2016-03-15 Micron Technology, Inc. Methods for forming conductive vias in semiconductor device components
US8148263B2 (en) 2003-09-23 2012-04-03 Micron Technology, Inc. Methods for forming conductive vias in semiconductor device components
JP2006173637A (ja) * 2004-12-17 2006-06-29 Interuniv Micro Electronica Centrum Vzw ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成
US8102049B2 (en) 2006-08-25 2012-01-24 Renesas Electronics Corporation Semiconductor device including through electrode and method of manufacturing the same
JP2008053568A (ja) * 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2009010311A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スルーシリコンビアスタックパッケージ及びその製造方法
JP2009302231A (ja) * 2008-06-12 2009-12-24 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2011040457A (ja) * 2009-08-07 2011-02-24 Tokyo Electron Ltd 半導体装置及びその製造方法
JP2011146655A (ja) * 2010-01-18 2011-07-28 Nikon Corp 半導体装置製造方法及び積層半導体装置
JP2011159869A (ja) * 2010-02-02 2011-08-18 Nec Corp 半導体装置の積層構造体とその製造方法
KR101464848B1 (ko) 2010-04-12 2014-11-25 퀄컴 인코포레이티드 적층형 집적 회로 및 그 제조 방법
US8912043B2 (en) 2010-04-12 2014-12-16 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
CN102844862B (zh) * 2010-04-12 2015-07-29 高通股份有限公司 用于叠层集成电路的双面互连cmos
CN102844862A (zh) * 2010-04-12 2012-12-26 高通股份有限公司 用于叠层集成电路的双面互连cmos
JP2013524550A (ja) * 2010-04-12 2013-06-17 クアルコム，インコーポレイテッド 積層集積回路のための二面の相互接続されたｃｍｏｓ
US10229948B2 (en) 2012-09-28 2019-03-12 Canon Kabushiki Kaisha Semiconductor apparatus
KR20150099392A (ko) 2014-02-21 2015-08-31 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 무전해 도금액을 이용한 관통전극의 형성방법
US9401307B2 (en) 2014-02-21 2016-07-26 Mitsubishi Gas Chemical Company, Inc. Method forming through-via using electroless plating solution
JP2016069676A (ja) * 2014-09-29 2016-05-09 学校法人 関西大学 配線構造体の製造方法、銅置換めっき液および配線構造体
KR102670882B1 (ko) 2014-09-29 2024-05-31 도쿄엘렉트론가부시키가이샤 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체
US9888585B2 (en) 2014-09-29 2018-02-06 Tokyo Electron Limited Method for manufacturing wiring structure, copper displacement plating solution, and wiring structure
KR20170121743A (ko) * 2015-02-25 2017-11-02 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
JP2018514075A (ja) * 2015-02-25 2018-05-31 インテル・コーポレーション マイクロ電子構造体における相互接続パッドの表面仕上げ材
KR102387275B1 (ko) * 2015-02-25 2022-04-15 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
KR20220054886A (ko) * 2015-02-25 2022-05-03 인텔 코포레이션 마이크로전자 구조체 내의 상호연결 패드를 위한 표면 마감부
KR102533093B1 (ko) 2015-02-25 2023-05-15 인텔 코포레이션 마이크로전자 구조체, 그 제조 방법 및 그를 포함하는 전자 시스템
CN107251216A (zh) * 2015-02-25 2017-10-13 英特尔公司 用于微电子结构中的互连垫的表面末道层

Also Published As

Publication number Publication date
JP3567377B2 (ja) 2004-09-22

Similar Documents

Publication Publication Date Title
JP5093563B2 (ja) 導電性構成部品、貫通ビア及び導電性貫通ウェーハ・ビアを含む半導体構成部品を製造するためのプロセス及び集積化スキーム
US7603772B2 (en) Methods of fabricating substrates including one or more conductive vias
US8691687B2 (en) Superfilled metal contact vias for semiconductor devices
US7479700B2 (en) Semiconductor device featuring copper wiring layers of different widths having metal capping layers of different thickness formed thereon, and method for manufacturing the same
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
US20080113508A1 (en) Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
JP3567377B2 (ja) 半導体集積回路装置の製造方法
US20140061920A1 (en) Semiconductor device
JP2001514334A (ja) チタン含有面上の無電解銅めっき
US20110057316A1 (en) Copper wiring line of semiconductor device and method for forming the same
TW200537576A (en) Method of fabricate interconnect structures
US8053894B2 (en) Surface treatment of metal interconnect lines
US6642145B1 (en) Method of manufacturing an integrated circuit with a dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
US6346472B1 (en) Manufacturing method for semiconductor metalization barrier
KR100973277B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
US6979903B1 (en) Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers
US6417100B1 (en) Annealing ambient in integrated circuit interconnects
JP2010021444A (ja) 電子デバイス及びその製造方法
KR101029107B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2007027460A (ja) 半導体装置及びその製造方法
WO2018063405A1 (en) Microelectronic devices and methods for enhancing interconnect reliability performance using an in-situ nickel barrier layer
JP2006203019A (ja) 半導体装置及びその形成方法
EP1909319A1 (en) Low resistance interconnect

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20031031

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees