KR102670882B1 - 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체 - Google Patents

배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체 Download PDF

Info

Publication number
KR102670882B1
KR102670882B1 KR1020150136405A KR20150136405A KR102670882B1 KR 102670882 B1 KR102670882 B1 KR 102670882B1 KR 1020150136405 A KR1020150136405 A KR 1020150136405A KR 20150136405 A KR20150136405 A KR 20150136405A KR 102670882 B1 KR102670882 B1 KR 102670882B1
Authority
KR
South Korea
Prior art keywords
copper
plating solution
film
diffusion barrier
barrier metal
Prior art date
Application number
KR1020150136405A
Other languages
English (en)
Other versions
KR20160037800A (ko
Inventor
쇼소 신구하라
고헤이 오타
미츠아키 이와시타
노부타카 미즈타니
Original Assignee
도쿄엘렉트론가부시키가이샤
더 스쿨 코포레이션 칸사이 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014199299A external-priority patent/JP6270681B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤, 더 스쿨 코포레이션 칸사이 유니버시티 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160037800A publication Critical patent/KR20160037800A/ko
Application granted granted Critical
Publication of KR102670882B1 publication Critical patent/KR102670882B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating

Abstract

절연막에 대한 하지 확산 배리어 금속막과 무전해 구리 도금막의 밀착성을 향상시킨다. 배선 구조체의 제조 방법은, 절연막(1) 상에 구리에 대하여 비금속을 포함하는 하지 확산 배리어 금속막(5)을 형성하는 공정과, 하지 확산 배리어 금속막(5) 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써 무전해 구리 도금막(6)을 형성하는 공정을 구비한다. 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액이다.

Description

배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체{METHOD FOR MANUFACTURING WIRING STRUCTURE, COPPER DISPLACEMENT PLATING SOLUTION, AND WIRING STRUCTURE}
본 발명은 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체에 관한 것이다.
전자 기기에 실장(實裝)되는 반도체 칩은, 실장 면적의 공간 절약화 또는 처리 속도의 개선, 소비 전력의 억제, 다기능화와 같은 과제에 대응할 수 있도록, 보다 한층 고집적화되는 것이 요구되고 있다.
고집적화를 도모하는 방법으로서, 삼차원 반도체 칩이 알려져 있다(예를 들면, 특허 문헌 1).
즉, 삼차원 반도체 칩이란, 복수의 반도체 칩을 적층하고, 적층된 각 반도체 칩끼리를 배선 접속함으로써 집적 회로의 고집적화를 도모한 기술이다. 이러한 삼차원 반도체 칩에 이용되는 각 반도체 칩은, 칩 기판의 양면이 도통될 필요가 있기 때문에, 종래, 예를 들면 반도체 칩에 홀을 마련하고, 이 관통홀 내에 도전성 부재를 매립함으로써 형성된 매립 배선이 채용되고 있다.
이러한 매립 배선을 형성하는 구체적인 방법으로서는, 예를 들면, 홀이 형성된 기판 전체에 커플링제를 흡착 처리한 후, CVD법 또는 PVD법에 의해, W, WN, Ta 또는 TaN 등의 하지 처리층, 또는 홀이 형성된 기판 전체에 커플링제를 흡착 처리한 후, 무전해 도금법에 의해, Ni, Co, WNi, WCo, 또는 이들 중 어느 하나에 P, B 등의 다른 합금이 포함되는 합금제의 하지 처리층을 형성하는 것이 고려되고 있다.
이어서 이 하지 처리층 상에, 무전해 환원 도금을 실시함으로써 무전해 구리 도금층을 형성하고 있다(특허 문헌 2).
그런데, 이와 같이 기판 상에 하지층을 형성하고, 이 하지층 상에 무전해 환원 도금을 실시하여 무전해 도금층을 형성한 경우, 기판으로부터 하지층 및 무전해 도금층이 박리되기 쉬워져, 무전해 도금 처리 중 혹은, 후공정에 있어서의 CMP(Chemical Mechanical Polishing) 공정 중 기판으로부터 하지층 및 무전해 도금층이 박리되는 경우가 있다.
일본특허공개공보 2003―203914호 일본특허공개공보 2012-216722호
본 발명은, 이러한 점을 고려하여 이루어진 것으로, 기판으로부터 하지층 및 무전해 도금층이 박리되기 어렵게 되어 있고, 이 때문에 후공정인 CMP 공정 중에 하지층과 무전해 도금층이 박리되는 경우가 없는 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체를 제공하는 것을 목적으로 한다.
본 발명은, 절연막 상에 구리에 대하여 비금속(卑金屬)을 포함하는 하지 확산 배리어 금속막을 형성하는 공정과, 상기 하지 확산 배리어 금속막 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써 무전해 구리 도금막을 형성하는 공정을 구비하고, 상기 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액인 것을 특징으로 하는 배선 구조체의 제조 방법이다.
본 발명은, 구리에 대하여 비금속을 포함하는 하지 확산 배리어 금속막 상에 구리 치환 도금을 실시하여 무전해 구리 도금막을 형성하기 위한 구리 치환 도금액에 있어서, 상기 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액인 것을 특징으로 하는 구리 치환 도금액이다.
본 발명은, 절연막과, 상기 절연막 상에 형성되고, 구리에 대하여 비금속을 포함하는 하지 확산 배리어 금속막과, 상기 하지 확산 배리어 금속막 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써 형성된 무전해 구리 도금막을 구비하고, 상기 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액인 것을 특징으로 하는 배선 구조체이다.
본 발명에 따르면, 배선 구조체의 절연층으로부터 하지층 및 무전해 구리 도금층이 박리되기 어렵게 되어 있고, 이 때문에 치환 도금 중 및, CMP 공정에 있어서 절연층으로부터 하지층 및 무전해 구리 도금층이 박리되지 않는다.
도 1a ~ 도1i는 본 발명에 따른 무전해 구리 도금 방법의 일실시 형태를 나타낸 제조 공정도이다.
도 2는 구리 치환 도금액의 도금 조건을 나타내는 도이다.
도 3은 각 도금막의 밀착 강도를 나타내는 도이다.
도 4는 밀착성 평가 결과를 나타내는 도이다.
도 5a ~ 도 5c는 구리 치환 도금액에의 EDTA 첨가의 효과를 나타내는 도이다.
도 6은 구리 치환 도금액의 도금 조건을 나타내는 도이다.
도 7a 및 도 7b는 구리 치환 도금액에의 PEG 첨가의 효과를 나타내는 도이다.
<실시의 형태>
이어서 본 발명의 실시의 형태에 대하여, 도 1a ~ 도 7b를 이용하여 설명한다.
<배선 구조체의 제조 방법>
먼저 도 1a ~ 도 1i에 따라, 본 발명에 따른 배선 구조체의 제조 방법에 대하여 설명한다.
본 발명에 따른 배선 구조체의 제조 방법은, 홀이 형성된 기판을, 무전해 구리 도금액에 침지함으로써 실시할 수 있는 것이다.
도 1a ~ 도 1i는, 본 발명에 따른 무전해 구리 도금 방법의 일실시 형태를 적용하여 실리콘 기판 중에 매립 배선을 형성할 경우의 실시 형태를 나타내는 제조 공정도이다.
도 1a ~ 도 1i에 나타내는 바와 같이, 본 실시 형태의 배선 구조체의 제조 방법은, 주로, 절연막으로서의 실리콘 기판(1)에, 반응성 이온 에칭 등에 의해 관통 비아 등의 홀부(2)를 형성하는 공정(도 1a)과, 실리콘 기판(1)의 산화막(Si02)(3)에 커플링제를 흡착 처리하여 커플링제층(4)을 형성하는 공정(도 1b)과, 홀부(2)가 형성된 실리콘 기판(1)에 하지 확산 배리어 금속막(5)을 형성하는 공정(도 1c)과, 하지 확산 배리어 금속막(5)이 형성된 실리콘 기판(1)을 무전해 구리 도금액에 침지하여 무전해 구리 도금막(6)을 형성하는 공정(도 1d)과, 전해 구리 도금에 의해 홀부(2) 내에 Cu를 매립하여 전해 구리 도금층(9)을 형성하는 공정(도 1e)과, 실리콘 기판(1)의 이면을 연마하여 박막화하는 공정(도 1f)과, 이면측에 관통된 홀부(2) 상에 범프(7)를 형성하는 공정(도 1g)과, 실리콘 기판(1) 표면의 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)을 제거하는 공정(도 1h)과, 관통홀의 표면측에 범프(7)를 형성하는 공정(도 1i)을 구비하고 있다.
홀부(2)(비아)를 형성하는 공정(도 1a)으로서는, 종래 공지의 방법으로부터 적절히 채용할 수 있다. 구체적으로, 예를 들면, 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있는데, 특히 애스펙트비(홀의 깊이 / 홀의 직경)가 큰 홀을 형성하기 위해서는, 고속의 심굴 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching : 유도 결합 플라즈마-반응성 이온 에칭)의 기술이 채용된 방법을 보다 적합하게 채용할 수 있고, 특히, 육불화 유황(SF6)을 이용한 에칭 단계와 C4F8 등의 프레온계 가스를 이용한 보호 단계를 반복하면서 행하는 보슈 프로세스라 칭해지는 방법을 적합하게 채용할 수 있다.
본 발명에 따르면, 소경이며 고애스펙트비인 홀부라도 내측까지 균일한 구리 도금층을 형성할 수 있기 때문에, 예를 들면, 직경이 1 ~ 10 μm이며 애스펙트비가 5 ~ 10인 것과 같은 홀부가 적합하고, 특히, 직경이 2 ~ 6 μm이며 애스펙트비가 10 ~ 30인 것과 같은 홀부가 보다 적합하다.
하지 확산 배리어 금속막(5)을 형성하는 전처리로서, 하지 확산 배리어 금속막(5)을 무전해 도금에 의해 형성할 시에는, 실리콘 기판(1) 상에 형성된 산화막(3)의 표면에 실란 커플링제 등의 커플링제를 흡착 처리하여 커플링제층(4)을 형성해 두는 것이 바람직하며(도 1b), 이에 의해, 하지 확산 배리어 금속막(5)의 형성이 용이해진다.
하지 확산 배리어 금속막(5)을 형성하는 공정(도 1c)으로서는, 촉매 흡착 처리를 채용할 수 있다. 이 경우, 예를 들면, 실리콘 기판(1)을 염화 팔라듐 수용액에 침지하여 촉매가 되는 Pd 이온을 표면에 흡착시키는 처리를 채용할 수 있다. 구체적으로, 실리콘 기판(1)을 염화 주석 용액에 침지하여 주석 이온을 표면에 흡착하고, 이어서, 염화 팔라듐 수용액에 침지하여 주석 이온을 Pd 이온과 치환하여 Pd 이온을 흡착시키고, 또한 수산화 나트륨에 침지하여 여분의 주석 이온을 제거하여 Pd 콜로이드로 하는 촉매 흡착 처리가 실시된다. 혹은, 실란 커플링제 상에 Pd 나노 입자를 고밀도 흡착시키는 처리도 적용 가능하다.
이와 같이 실리콘 기판(1)에 Pd 콜로이드, 혹은 Pd 나노 입자를 흡착 후, 실리콘 기판(1)에 대하여 무전해 도금액을 이용한 무전해 도금법에 의해, Co, Ni 또는 이들 중 어느 한 합금(예를 들면, Ni-W-P 합금, Ni-W-B 합금, Co-W-P 합금, Co-W-B 합금 등)으로 이루어지는 하지 확산 배리어 금속막(5)을 형성한다. 혹은, 실리콘 기판(1)에 대하여 CVD법에 의해 Co, W, Ni 또는 이들 중 어느 한 합금으로 이루어지는 하지 확산 배리어 금속막(5)을 형성한다.
무전해 구리 도금막(6)을 형성하는 공정(도 1d)은, 실리콘 기판(1)을 구리 치환 도금액에 침지시킴으로써 행해진다. 이러한 공정에 의해, 홀부(2)의 내측 대략 전역에, 무전해 구리 도금막(6)이 형성된다. 이 경우, 구리 치환 도금액은 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액으로 되어 있다. 이 산성의 구리 치환 도금액에 대해서는 후술하는데, 하지 확산 배리어 금속막(5)은 상술한 바와 같이, Co, Ni와 같은, 구리 치환 도금액 중의 구리에 대하여 비금속(卑金屬)을 포함한다.
이어서, 전해 구리 도금에 의해 홀부(2) 내에 Cu를 매립한다(도 1e). 이 공정은, 그 전단의 공정(도 1d)에 의해 무전해 구리 도금막(6)이 형성되어 있기 때문에, 그 무전해 구리 도금막(6)이 시드층이 되어 전해 구리 도금층(9)이 형성되게 된다.
실리콘 기판(1)의 이면을 연마하여 박막화하는 공정(도 1f)은, 홀부(2)가 이면측에 노출되고, 관통한 상태가 될 때까지 박막화하는 처리이며(CMP 처리), 물리적인 연마 방법 외에, 각종 에칭 방법을 채용할 수 있다.
또한 도 1g에 나타내는 공정에서는, 이면측에 관통한 홀부(2) 상에 범프(7)가 형성된다. 범프(7)는, 실리콘 기판(1)의 이면에서 돌출된 상태로 형성되고, 그 표면은 대략 구 형상으로 형성된다. 또한, 이 범프의 형성은 인쇄법 등에 의해 행해진다.
한편, 표면측에서는 도 1h에 나타내는 공정에 의해, 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)이 실리콘 기판(1)의 홀부(2) 상으로부터 제거된다.
또한, 도 1i에 나타내는 공정에 의해, 관통한 홀부(2)의 표면측 상부에, 범프(7)가 형성된다.
이와 같이 하여, 실리콘 기판(1)과 커플링제층(4)과 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)과 전해 구리 도금층(9)과 범프(7)를 포함하는 배선 구조체(1A)가 얻어진다.
이러한 배선 구조체의 제조 방법은, 직경이 1 ~ 10 μm이며 애스펙트비가 5 ~ 10인 것과 같은 홀부가 적합하고, 특히, 직경이 2 ~ 6 μm이며 애스펙트비가 10 ~ 30인 것과 같은 홀부가 보다 적합하다.
이와 같이 본 실시의 형태에 따르면, 하지 확산 배리어 금속막(5) 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써, 무전해 구리 도금막(6)을 형성할 수 있다. 무전해 구리 치환 도금을 실시함으로써 무전해 구리 도금막(6)을 형성한 경우, 실리콘 기판(1)에 대하여 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)의 밀착 강도를 상승시킬 수 있다.
이 때문에, 후공정에서 실리콘 기판(1)에 대하여 CMP 처리를 실시한 경우에도, 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)이 실리콘 기판(1)으로부터 박리되지 않는다.
<무전해 도금막의 형성>
이어서 무전해 도금막의 형성에 대하여, 더 설명한다.
상술한 바와 같이 실리콘 기판(1) 상에 형성된 하지 확산 배리어 금속막(5)에 대하여 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써, 무전해 구리 도금막(6)이 형성된다. 이 경우, 구리 치환 도금액으로서는, 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액이 이용된다.
이 구리 치환 도금액으로서는, 그 외 계면 활성제로서 폴리에틸렌 글리콜 화합물을 포함할 수 있다.
이러한 폴리에틸렌 글리콜 화합물의 분자량에 대해서는, 특별히 한정되는 것은 아니지만, 1000 ~ 10000인 것이 바람직하다.
또한, 이 폴리에틸렌 글리콜 화합물의 농도에 대해서는, 특별히 한정되는 것은 아니지만, 100 ~ 1000 ppm인 것이 바람직하다.
이 경우, 폴리에틸렌 글리콜 화합물의 분자량이 1000 이하가 되면, 무전해 구리 도금막(6)의 표면의 거칠기가 커진다. 한편, 폴리에틸렌 글리콜 화합물의 분자량이 10000 이상이 되면, 도금 억제 효과가 강해져, 무전해 구리 도금막(6)의 막 두께가 작아진다. 또한 폴리에틸렌 글리콜 화합물의 분자량이 4000 전후인 경우, 100 ~ 1000 ppm의 범위에서, 계면 활성제로서의 효과를 유효하게 발휘할 수 있다.
또한, 구리 치환 도금액에 있어서의 상기 폴리에틸렌 글리콜 화합물 이외의 성분에 대해서는, 종래, 구리의 무전해 구리 치환 도금에 사용되고 있는 공지의 것을 사용할 수 있다. 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 구리 치환 도금액은, 구리 이온원인 가용성의 구리염, 구리 이온의 착화(킬레이트)제를 함유하고, 또한 필요한 첨가제를 함유하고, pH가 1 ~ 4 정도로 조정된 산성의 도금액이다.
구리 이온원인 구리염으로서는, 물에 용해했을 시 구리 이온을 생성할 수 있는 것이면 되고, 예를 들면, 황산 구리, 초산 구리, 염화 구리, 취화 구리, 산화 구리, 수산화 구리, 피로인산 구리를 들 수 있다.
구리 이온의 착화제로서는, 구리 이온과 착체를 형성할 수 있는 것이면 되고, 예를 들면, 젖산, 사과산, 주석산, 구연산, 글루콘산 등의 옥시카르복시산 또는 이들의 염, 니트릴로 삼아세트산, 에틸렌디아민 테트라아세트산(EDTA), 히드록시 에틸에틸렌디아민 삼아세트산, 디에틸렌트리아민 오아세트산, 트리에틸렌테트라민 육아세트산, 1, 3-프로판디아민 사아세트산, 히드록시에틸이미노 이아세트산, 디히드록시 에틸글리신, 글리콜에테르디아민 테트라아세트산, 아스파라긴산 디아세트산, 메틸글리신 디아세트산, 글루타민산 디아세트산, 에틸렌디아민디숙신산 등의 아미노카복실산 또는 이들의 염, 트리에탄올 아민, 글리세린을 들 수 있다.
첨가제는, 무전해 구리 도금막의 성질과 상태의 향상, 구리 치환 도금액의 연속 사용에 수반하는 액의 안정성의 향상, 도금 석출 속도의 향상, 혹은, 도금 석출 속도의 변동을 억제하는 등의 목적에 따라 첨가되는 것이며, 계면 활성제, 안정제, pH 조정제 등이 적절히 첨가된다.
계면 활성제로서는, 구체적으로, 상술한 폴리에틸렌 글리콜(PEG) 외에, 폴리프로필렌 글리콜, 폴리에틸렌글리콜 모노메틸에테르, 폴리에틸렌글리콜 디메틸에테르, 폴리아크릴산 등을 들 수 있다.
안정제로서는, EDTA, 비피리딜(피리딜 유도체), 시안 화합물, 유기 니트릴 페난트롤린, 비퀴놀린 등을 들 수 있다.
pH 조정제로서는, 수산화 나트륨, 테트라메틸암모늄 히드록시드(TMAH), 수산화 칼륨(KOH), 암모니아 등을 들 수 있다.
[실험예]
<실험예 1>
이어서, 본 발명의 구체적 실험예에 대하여 설명한다.
즉 본 발명을 이용하여 배선 구조체(1A)를 제조한 경우의 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 밀착성에 대하여 설명한다.
먼저, 실리콘 기판(1)에 무전해 도금을 실시하여 Co, W, B를 포함하는 하지 확산 배리어 금속막(5)을 형성했다. 이어서 이 하지 확산 배리어 금속막(5)에 대하여 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시하고, 하지 확산 배리어 금속막(5) 상에 무전해 구리 도금막(6)을 형성했다.
이 경우, 구리 치환 도금액은, 도 2에 나타내는 바와 같이, 황산구리(II) 오수화물(0.5 M), 황산(0.57 M), pH 조정제로서의 TMAH를 포함하고, pH가 3.5로 되어 있다.
또한 도금 온도는 실온(25 ℃)이며, 도금 시간을 30 초로 했다.
이 때의 실리콘 기판(1)에 대한 각 도금막의 밀착 강도를 측정했다.
그 결과를 도 3에 나타낸다.
도 3에 나타내는 바와 같이, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 자체의 밀착 강도는 20 MPa였다.
본 발명에 있어서, 하지 확산 배리어 금속막(5) 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써, 무전해 구리 도금막(6)을 형성한 경우, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 밀착 강도는 55 MPa였다.
이 이유는 하지 확산 배리어 금속막(5) 상에 구리 치환 도금액을 이용하여 무전해 구리 도금막(6)을 형성함으로써, 하지 확산 배리어 금속막(5)의 일부가 무전해 구리 도금막과 치환되기 때문에 하지 확산 배리어 금속막(5)의 내부 응력이 저하되고, 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)을 박리하기 위하여 큰 외력이 필요해져, 결국 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)의 밀착성이 상승된다고 상정된다.
한편, 하지 확산 배리어 금속막 상에 종래의 환원 도금액을 이용하여 무전해구리 환원 도금을 실시함으로써 무전해 구리 도금막을 형성한 경우(비교예의 경우), 실리콘 기판(1)에 대한 하지 확산 배리어 금속막 및 무전해 구리 도금막의 밀착 강도는 2 MPa로 저하되었다.
이 이유는, 하지 확산 배리어 금속막 상에, 무전해 구리 환원 도금을 실시함으로써, 하지 확산 배리어 금속막의 두께를 유지한 채로 무전해 구리 도금막(6)이 형성되기 때문에, 하지 확산 배리어 금속막(5)의 내부 응력은 유지된다. 여기에 무전해 구리 도금막의 내부 응력이 더해지기 때문에, 작은 외력에서도 하지 확산 배리어 금속막 및 무전해 구리 도금막을 박리할 수 있다. 이 때문에, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)의 밀착성이 저하된다고 상정된다.
<실험예 2>
이어서 실리콘 기판(1) 상의 하지 확산 배리어 금속막(5)에 대하여 무전해 구리 치환 도금을 실시할 시, 구리 치환 도금액의 pH를 1.5 ~ 3.5까지 변화시킨 경우의 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 밀착성을 평가했다.
이 경우, 하지 확산 배리어 금속막(5)은 Co, W, B를 포함하는 금속막이 되어 있다.
본 실험예 2에 있어서, 구리 치환 도금액의 pH를 특정한 것 이외는, 상술한 실험예 1과 동일한 도금 조건으로 무전해 구리 치환 도금을 실시했다.
그 결과를 도 4에 나타낸다. 도 4에 나타내는 바와 같이 구리 치환 도금액의 pH를 1.5 ~ 3.5로 변화시킨 경우, 모든 경우 실리콘 기판(1)에 대하여 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 밀착 강도는 35 ~ 80 MPa가 되어 있었다.
이에 대하여 실리콘 기판(1) 상의 하지 확산 배리어 금속막(5)에 대하여 종래의 환원 도금액을 이용하고 무전해 구리 환원 도금을 실시함으로써 무전해 구리 도금막을 형성한 경우(비교예의 경우), 실리콘 기판(1)에 대한 하지 확산 배리어 금속막 및 무전해 구리 도금막의 밀착 강도는 2 MPa 정도였다.
<실험예 3>
이어서 실리콘 기판(1) 상의 하지 확산 배리어 금속막(5)에 대하여 무전해 구리 치환 도금을 실시했을 시, 구리 치환 도금액에 pH 안정제로서의 EDTA를 첨가했다. 이 EDTA의 첨가량을 변화시킨 경우의 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 밀착성을 평가했다.
이 경우, 하지 확산 배리어 금속막(5)은 Co, W, B를 포함하는 금속막이 되어 있다.
본 실험예 3에 있어서, EDTA의 첨가량을 변화시킨 것 이외는, 상술한 실험예 1과 동일한 도금 조건으로 무전해 구리 치환 도금을 실시했다.
그 결과를 도 5a, 도 5b, 도 5c에 나타낸다. 구리 치환 도금액 중에 EDTA를 첨가하지 않은 경우, 하지 확산 배리어 금속막(5) 상의 무전해 구리 도금막(6)은, 성긴 조직 구조를 나타내고, 그 막 두께는 110 nm가 되어 있었다(도 5a).
이에 대하여 구리 치환 도금액 중에 EDTA를 0.13 M만큼 첨가하면, 하지 확산 배리어 금속막(5) 상의 무전해 구리 도금막(6)은 조밀한 조직 구조를 나타내고, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)의 밀착성은 향상되었다(도 5b).
이 이유는, 구리 치환 도금액 중에 EDTA를 0.13 M만큼 첨가함으로써, 구리 치환 도금액의 pH를 산성 범위에 보다 안정적으로 유지할 수 있고, 이 때문에 무전해 구리 치환 도금을 안정적으로 행하여, 무전해 구리 도금막(6)이 조밀한 조직 구조를 가지게 된다.
또한 구리 치환 도금액 중에 EDTA를 0.26 M만큼 첨가하면, 하지 확산 배리어 금속막(5) 상의 무전해 구리 도금막(6)은 보다 조밀한 조직 구조를 나타내고, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5)과 무전해 구리 도금막의 밀착성은 보다 향상되었다(도 5c).
<실험예 4>
이어서 실리콘 기판(1) 상의 하지 확산 배리어 금속막(5)에 대하여 무전해 구리 치환 도금을 실시할 시, 구리 치환 도금액에 계면 활성제로서 폴리에틸렌 글리콜(PEG)을 첨가했다. 이 PEG를 첨가한 경우의 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5) 및 무전해 구리 도금막(6)의 조직 구조를 평가했다.
이 경우, 하지 확산 배리어 금속막(5)은 Co, W, B를 포함하는 금속막이 되어 있다.
본 실험예 4에 있어서, PEG를 첨가한 것 이외는, 상술한 실험예 1과 동일한 도금 조건으로 무전해 구리 치환 도금을 실시했다.
즉, 구리 치환 도금액은, 도 6에 나타내는 바와 같이, 황산구리(II) 오수화물(0.5 M), 황산(0.57 M), pH 조정제로서의 TMAH를 포함하고, pH가 3.5가 되어 있다.
또한 도금 온도는 실온(25 ℃)이며, 도금 시간을 30 초로 했다.
또한, 구리 치환 도금액은 PEG를 첨가한 것과 PEG를 첨가하지 않는 것을 준비했다.
이어서 이러한 구리 치환 도금액을 이용하여 하지 확산 배리어 금속막(5)에 대하여 무전해 구리 치환 도금을 실시함으로써, 무전해 구리 도금막(6)을 형성했다.
구리 치환 도금액 중에 PEG를 첨가하지 않은 경우, 하지 확산 배리어 금속막(Co, W, B)(5)의 막 두께는 20 nm, 무전해 구리 도금막(Cu)(6)의 막 두께는 95 nm였다(도 7a).
한편, 구리 치환 도금액 중에 계면 활성제로서의 PEG를 첨가시킨 경우, 무전해 구리 도금을 안정시킬 수 있어, 무전해 구리 도금막(6)의 조직 구조를 조밀하게 할 수 있다. 이 때문에, 무전해 구리 도금막(6)의 입자를 촘촘하게 할 수 있고, 이에 의해 무전해 구리 도금막(6)의 두께를 70 nm로 얇게 하여, 실리콘 기판(1)에 대한 하지 확산 배리어 금속막(5)과 무전해 구리 도금막(6)의 밀착성을 향상시킬 수 있었다(도 7b).
1 : 실리콘 기판
1A : 배선 구조체
2 : 홀부
3 : 산화막
4 : 커플링제층
5 : 하지 확산 배리어 금속막
6 : 무전해 구리 도금막
7 : 범프
9 : 전해 구리 도금층

Claims (9)

  1. 절연막 상에, 구리에 대하여 비금속(卑金屬)을 포함하는 하지 확산 배리어 금속막을 상기 절연막에 접하도록 형성하는 공정과,
    상기 하지 확산 배리어 금속막 상에 구리 치환 도금액을 이용하여 무전해 구리 치환 도금을 실시함으로써 무전해 구리 도금막을 형성하는 공정을 구비하고,
    상기 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액이며,
    상기 구리 치환 도금액은, pH 조정제로서 TMAH를 포함하고,
    상기 하지 확산 배리어 금속막은 Co 합금인 것을 특징으로 하는 배선 구조체의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 구리 치환 도금액은, pH 안정제로서 EDTA를 포함하는 것을 특징으로 하는 배선 구조체의 제조 방법.
  4. 제 1 항에 있어서,
    상기 구리 치환 도금액은 계면 활성제로서 폴리에틸렌 글리콜을 포함하는 것을 특징으로 하는 배선 구조체의 제조 방법.
  5. 구리에 대하여 비금속(卑金屬)을 포함하며, 절연막 상에 상기 절연막에 접하도록 형성되는 하지 확산 배리어 금속막 상에 구리 치환 도금을 실시하여 무전해 구리 도금막을 형성하기 위한 구리 치환 도금액에 있어서,
    상기 구리 치환 도금액은 구리 이온을 환원하기 위한 환원제는 포함하지 않고, 구리 이온을 포함하는 pH1 ~ pH4의 산성의 구리 치환 도금액이며,
    상기 구리 치환 도금액은, pH 조정제로서 TMAH를 포함하고,
    상기 하지 확산 배리어 금속막은 Co 합금인 것을 특징으로 하는 구리 치환 도금액.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 구리 치환 도금액은, pH 안정제로서 EDTA를 포함하는 것을 특징으로 하는 구리 치환 도금액.
  8. 제 5 항에 있어서,
    상기 구리 치환 도금액은 계면 활성제로서 폴리에틸렌 글리콜을 포함하는 것을 특징으로 하는 구리 치환 도금액.
  9. 삭제
KR1020150136405A 2014-09-29 2015-09-25 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체 KR102670882B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-199299 2014-09-29
JP2014199299A JP6270681B2 (ja) 2014-09-29 2014-09-29 配線構造体の製造方法、銅置換めっき液および配線構造体

Publications (2)

Publication Number Publication Date
KR20160037800A KR20160037800A (ko) 2016-04-06
KR102670882B1 true KR102670882B1 (ko) 2024-05-31

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203914A (ja) 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2009019225A (ja) * 2007-07-10 2009-01-29 Shinko Electric Ind Co Ltd 無電解銅めっき液及び無電解銅めっき方法
JP2011068954A (ja) * 2009-09-25 2011-04-07 Kansai Univ 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
US20130143071A1 (en) * 2010-08-17 2013-06-06 Chemetall Gmbh Process for the electroless copper plating of metallic substrates

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003203914A (ja) 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2009019225A (ja) * 2007-07-10 2009-01-29 Shinko Electric Ind Co Ltd 無電解銅めっき液及び無電解銅めっき方法
JP2011068954A (ja) * 2009-09-25 2011-04-07 Kansai Univ 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
US20130143071A1 (en) * 2010-08-17 2013-06-06 Chemetall Gmbh Process for the electroless copper plating of metallic substrates

Similar Documents

Publication Publication Date Title
JP5486821B2 (ja) 無電解銅めっき方法、及び埋め込み配線の形成方法
TWI522499B (zh) A method of modifying the reduced graphene layer on the surface of the substrate
US7968455B2 (en) Copper deposition for filling features in manufacture of microelectronic devices
US8766342B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
JP2012216722A (ja) 基板中間体、基板及び貫通ビア電極形成方法
US9331040B2 (en) Manufacture of coated copper pillars
US20070184652A1 (en) Method for preparing a metal feature surface prior to electroless metal deposition
KR102670882B1 (ko) 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체
JP6270681B2 (ja) 配線構造体の製造方法、銅置換めっき液および配線構造体
JP5377195B2 (ja) 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
Jing et al. Electroless gold deposition on silicon (100) wafer based on a seed layer of silver
KR101873626B1 (ko) 무전해 도금하기 위한 구리 표면을 활성화하는 방법
KR101493358B1 (ko) 무전해 구리도금액을 이용한 구리 도금층 형성방법
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR20090102464A (ko) 무전해 도금용액 및 이를 이용한 도금 방법
KR101096812B1 (ko) 무전해 니켈-코발트-붕소 삼원합금 도금액, 이를 이용한 무전해 도금공정, 이에 의해 제조된 니켈-코발트-붕소 삼원합금 피막
TW201727829A (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
KR101176221B1 (ko) 무전해 코발트-텅스텐 합금 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 코발트-텅스텐 합금 피막
US9353444B2 (en) Two-step deposition with improved selectivity
KR101224204B1 (ko) 히드라진을 포함하는 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막
Arima et al. Control of adhesion strength and TSV filling morphology of electroless barrier layer
KR20230165442A (ko) 구리 배선 형성방법
KR101224205B1 (ko) 반도체 배선용 무전해 은 도금액, 이를 이용한 무전해 도금 공정 및 이에 의해 제조된 은 피막
TW201432089A (zh) 以金屬鍍覆基材的方法
TWI409368B (zh) 一種發光元件之製造方法