JP5486821B2 - 無電解銅めっき方法、及び埋め込み配線の形成方法 - Google Patents

無電解銅めっき方法、及び埋め込み配線の形成方法 Download PDF

Info

Publication number
JP5486821B2
JP5486821B2 JP2009030440A JP2009030440A JP5486821B2 JP 5486821 B2 JP5486821 B2 JP 5486821B2 JP 2009030440 A JP2009030440 A JP 2009030440A JP 2009030440 A JP2009030440 A JP 2009030440A JP 5486821 B2 JP5486821 B2 JP 5486821B2
Authority
JP
Japan
Prior art keywords
copper plating
electroless copper
hole
mass ppm
plating solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009030440A
Other languages
English (en)
Other versions
JP2010185113A (ja
Inventor
正三 新宮原
史大 井上
Original Assignee
学校法人 関西大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 学校法人 関西大学 filed Critical 学校法人 関西大学
Priority to JP2009030440A priority Critical patent/JP5486821B2/ja
Publication of JP2010185113A publication Critical patent/JP2010185113A/ja
Application granted granted Critical
Publication of JP5486821B2 publication Critical patent/JP5486821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は無電解銅めっき方法、及び埋め込み配線の形成方法に関する。
電子機器に実装される半導体チップは、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。
高密度化の図られた半導体チップの一例として、三次元半導体チップが知られている(例えば、特許文献1)。
すなわち、三次元半導体チップとは、複数の半導体チップを積層し、積層された各半導体チップ同士を配線接続することで集積回路の高密度化を図った技術である。このような三次元半導体チップに用いられる各半導体チップは、チップ基板両面の導通が図られたものである必要があるため、従来、例えば半導体チップに孔を設け、該貫通孔内に導電性部材を埋め込むことによって形成された埋め込み配線が採用されている。
このような埋め込み配線を形成する具体的な方法としては、例えば、孔の形成された基板全体に窒化タンタル等のバリア膜を形成し、次いでパラジウムからなるめっき触媒を前記バリア膜上に堆積させ、その後、無電解銅めっき浴に浸すことによって前記孔の内部に無電解銅めっき層を形成する方法が開示されている(特許文献2)。
しかしながら、上述の如き従来技術によれば、孔の奥まで均一な無電解銅めっき層が形成されるためには、該孔の内径が少なくとも10μm以上であることが必要であり、内径が10μmに満たない孔に対して無電解銅めっきを行った場合には、無電解銅めっき層が孔の奥まで均一に形成され難いという問題があった。
また、CVD法により孔の内部にタングステンを埋め込む方法も検討されている(非特許文献1参照)。
しかしながら、タングステンの電気抵抗率が20μΩcm程度という高い値であることや、CVD法によりタングステンを埋め込む際には約400℃という高温の工程が必要であるために量産する際の製造工程及び製造装置が大掛かりになるという問題があった。
特開2003−203914号公報 WO2005/038088号公報
Through Silicon Via Technologies for Extreme miniatulized 3D Integrated Wireless Sensor SYSTEMS (e-CUBES), Peter Ramm, and Arminn Klumpp, IEEE IITC 2008 , pp.7-9.
本発明は、上記のような従来技術の問題点に鑑み、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成しうる電解銅めっき方法を提供することを一の目的とする。
また、本発明は、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成し、該孔の内部に信頼性の高い埋め込み配線を形成することのできる埋め込み配線の形成方法を提供することを他の目的とする。
上記課題を解決するべく、本発明は、
無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層を形成する無電解銅めっき方法であって、
前記無電解銅めっき液は、銅イオン及び塩素イオンを含有し、前記塩素イオンの濃度が、1〜15質量ppmであり、さらに、分子量50以上2000以下の硫黄系有機化合物を含有し、
前記無電解銅めっき液における前記硫黄系有機化合物の濃度が、0.02質量ppm以上、2.0質量ppm以下であり、
前記基板の孔の径が1〜10μmであって孔のアスペクト比が10〜30である無電解銅めっき方法を提供する。
前記無電解銅めっき液によれば、塩素イオンを含有することによって孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層が形成されるという効果がある。
前記無電解銅めっき液は、前記塩素イオンの濃度が、1〜15質量ppmである
塩素イオン濃度が1〜15質量ppmであることにより、無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用がより一層顕著となり、このような作用により、該孔の奥までより一層均一な厚みの無電解銅めっき層が形成されるという効果がある
前記無電解銅めっき液は、分子量50以上2000以下の硫黄系有機化合物を含有する
前記硫黄系有機化合物の濃度は0.02質量ppm以上、2.0質量ppm以下である。また、前記硫黄系有機化合物は、好ましくは、下記一般式(1)又は一般式(2)で表されるもの
1−L1−(S)n−L2−X2 (1)
1−L1−(S)n−H (2)
[式(1)及び式(2)中、nは整数で1又は2、X1及びX2はそれぞれ独立に水素原子、SO3M基、又はPO3M基(Mは水素原子、アルカリ金属原子、又はアミノ基を示す)、L1及びL2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
である。さらに、前記硫黄系有機化合物は、好ましくは、ビス−(3−スルホプロピル)ジスルファイドである。
このような硫黄系有機化合物を含有することにより、無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用がより一層顕著となり、このような作用により、該孔の奥までより一層均一な厚みの無電解銅めっき層が形成されるという効果がある。
本発明に係る無電解銅めっき方法によれば、塩素イオンを含有した無電解銅めっき液を用いることにより、基板に形成された孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層が形成されるという効果がある。
また、本発明は、上記何れかに記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層からなる埋め込み配線を形成することを特徴とする埋め込み配線の形成方法を提供する。
本発明に係る埋め込み配線の形成方法によれば、塩素イオンを含有した無電解銅めっき液を用いることにより、基板に形成された孔の内径の大小にかかわらず無電解銅めっき層の形成速度が孔の内部と外部とで均一となる作用が発揮され、このような作用により、該孔の奥まで比較的均一な厚みの無電解銅めっき層、すなわち、埋め込み配線が形成されるという効果がある。
このように、本発明に係無電解銅めっき方法によれば、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層を形成することが可能となる。
また、本発明に係る埋め込み配線の形成方法によれば、孔の内径の大小にかかわらず、該孔の奥まで均一な無電解銅めっき層が形成されるため、該孔の内部に信頼性の高い埋め込み配線を形成することが可能となる。
さらに、本発明によれば、CVD法のような高温のプロセスを必要とせず、高々100℃という比較的低温の無電解プロセスにより、導電性に優れた銅のめっき層、及び埋め込み配線を形成することが可能となる。
本発明に係る無電解銅めっき方法の一実施形態を示した製造工程図。 本発明に係る無電解銅めっき方法の他の実施形態を示した製造工程図。 実施例1で得られた無電解銅めっき層の孔付近の断面画像。 図3の部分拡大画像。 実施例2で得られた無電解銅めっき層の孔付近の断面画像。 実施例3で得られた無電解銅めっき層の孔付近の断面画像。 比較例1で得られた無電解銅めっき層の孔付近の断面画像。 図7の部分拡大画像。 比較例2で得られた無電解銅めっき層の孔付近の断面画像。
本発明において用いる無電解銅めっき液は、銅イオン及び塩素イオンを含有するものである。塩素イオンの源については特に限定されず、無電解銅めっき液に添加した際に塩素イオンを生じうる塩素化合物であればよい。塩素イオン源としては、例えば、HCl、NaCl、KCl、又はこれらの混合物などを挙げることができる。中でも、pHの調整が容易であるという観点から、KCl又はNaClが好ましい。
塩素イオンの濃度は、1〜15質量ppmであり、2.5〜10質量ppm好ましい。塩素イオン濃度がこのような範囲であれば、より一層均一な厚みの無電解銅めっき層が形成されやすいという効果がある。
また、該無電解銅めっき液の塩素イオン以外の成分については、従来、銅の無電解めっきに使用されている公知のものを使用することができる。つまり、該無電解銅めっき液は、一般に、銅イオン源である可溶性の銅塩、銅イオンの錯化(キレート)剤、及び還元剤を含有し、さらに、必要な添加剤を含有し、pHが12〜13程度に調整された水溶液である。
銅イオン源である銅塩としては、水に溶解した際に銅イオンを生成しうるものであればよく、例えば、硫酸銅、硝酸銅、塩化銅、臭化銅、酸化銅、水酸化銅、ピロリン酸銅が挙げられる。
銅イオンの錯化剤としては、銅イオンと錯体を形成しうるものであればよく、例えば、乳酸、リンゴ酸、酒石酸、クエン酸、グルコン酸などのオキシカルボン酸又はこれらの塩、ニトリロ三酢酸、エチレンジアミン四酢酸(EDTA)、ヒドロキシエチルエチレンジアミン三酢酸、ジエチレントリアミン五酢酸、トリエチレンテトラミン六酢酸、1,3−プロパンジアミン四酢酸、ヒドロキシエチルイミノ二酢酸、ジヒドロキシエチルグリシン、グリコールエーテルジアミン四酢酸、アスパラギン酸二酢酸、メチルグリシン二酢酸、グルタミン酸二酢酸、エチレンジアミンジコハク酸などのアミノカルボン酸又はこれらの塩、トリエタノールアミン、グリセリンが挙げられる。
また、還元剤としては、ホルムアルデヒド、パラホルムアルデヒド、ジメチルアミンボラン、水素化ホウ素塩、グリオキシル酸、還元糖など、銅イオンを還元可能なものが挙げられる。
添加剤は、無電解銅めっき層の性状の向上、無電解銅めっき液の連続使用に伴う液の安定性の向上、めっき析出速度の向上、あるいは、めっき析出速度の変動を抑えるなどの目的に応じて添加されるものであり、抑止剤、界面活性剤、安定剤、pH調整剤等が適宜添加される。
抑止剤としては、分子量50以上2000以下の硫黄系有機化合物を用いる。好ましくは分子量150以上500以下の硫黄系有機化合物が適しており、本発明においては、下記一般式(1)又は一般式(2)で表されるものが好ましい。
1−L1−(S)n−L2−X2
1−L1−(S)n−H (2)
[式(1)及び式(2)中、nは整数で1又は2、X1及びX2はそれぞれ独立に水素原子、SO3M基、又はPO3M基(Mは水素原子、アルカリ金属原子、又はアミノ基を示す)、L1及びL2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
斯かる硫黄系有機化合物としては、具体的には、ビス−(3−スルホプロピル)ジスルファイド(SPS、(S(CH2)3SO3H)2)、チオ尿酸、メルカプトベンゾチアゾール、メルカプタン、チオシアン酸カリウム、チオアセトアミド等が挙げられ、特に、SPSが好ましい。
該硫黄系有機化合物の濃度としては、0.02質量ppm以上、2.0質量ppm以下であることが好ましく、0.05質量ppm以上、0.2質量ppm以下であることがより好ましい。
界面活性剤としては、具体的には、ポリエチレングリコール(PEG)、ポリプロピレングリコール、ポリエチレングリコールモノメチルエーテル、ポリエチレングリコールジメチルエーテル、ポリアクリル酸等が挙げられ、特に、ポリエチレングリコール(PEG)が好ましい。
安定剤としては、ビピリジル(ピリジル誘導体)、シアン化合物、有機ニトリルフェナントロリン、ピキノリン等が挙げられる。
pH調整剤としては、水酸化ナトリウム、テトラメチルアンモニウムヒドロキシド(TMAH)、水酸化カリウム、アンモニア等が挙げられる。
中でも、本発明において、Cuめっき層形成に特に優れた効果を発揮するという観点から、ポリエチレングリコール(PEG)やビス−(3−スルホプロピル)ジスルファイド(SPS)を添加することが好ましい。ポリエチレングリコール(PEG)は、分子量1000〜8000のものを使用することができ、分子量3000〜5000のものがより好ましい。また、該PEGの濃度は、200〜800mg/Lとすることが好ましい。
一方、前記SPSの濃度は、0.02〜0.3mg/Lとすることが好ましく、0.05〜0.2mg/Lとすることがより好ましい。
また、無電解銅めっきを行う際には、めっき対象物の物性等に応じてpHや温度等の条件を適宜選定することができるが、好ましい条件の一具体例として、pH12〜12.8、温度60〜80℃、浸漬時間30〜90分を挙げることができる。
本発明に係る無電解銅めっき方法は、孔の形成された基板を、上記構成及び条件の無電解銅めっき液に浸漬することにより、実施しうるものである。
図1は、本発明に係る無電解銅めっき方法の一実施形態を適用してシリコン基板中に埋め込み配線を形成する場合の第一実施形態を示した製造工程図である。
図1に示すように、本実施形態の埋め込み配線の形成方法は、主として、シリコン基板1に、反応性イオンエッチング等により貫通ビア等の孔部2を形成する第1工程(図1(a))と、孔部2の形成されたシリコン基板1に下地処理層5を形成する第2工程(図1(c))と、下地処理層5の構成されたシリコン基板1を無電解銅めっき液に浸漬して無電解銅めっき層6を形成する第3工程(図1(d))と、シリコン基板1の裏面を研磨して薄膜化する第4工程(図1(e))と、裏面側に貫通した孔部2上にバンプ7を形成する第5工程(図1(f))と、表側に金属膜をスパッタする第6工程(図1(g))と、表面をパターニングする第7工程(図1(h))と、貫通孔の表側にバンプ7を形成する第8工程(図1(i))とを備えている。
孔部2(ビア)を形成する第1工程(図1(a))としては、従来公知の方法から適宜採用することができる。具体的には、例えば、ドライエッチング技術として、弗素系又は塩素系ガス等を用いた汎用的技術を適用できるが、特にアスペクト比(孔の深さ/孔の径)の大きな孔を形成するには、高速な深掘エッチングが可能なICP−RIE(Inductively Coupled Plasma Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)の技術の採用した方法をより好適に採用でき、特に、六フッ化硫黄(SF6)を用いたエッチングステップとC48などのテフロン系ガスを用いた保護ステップとを繰り返しながら行うボッシュプロセスと称される方法を好適に採用できる。
本発明によれば、小径で高アスペクト比の孔であっても奥まで均一な銅めっき層を形成しうるため、例えば、径が1〜10μmであってアスペクト比が5〜10であるような孔が好適であり、特に、径が2〜6μmであってアスペクト比が10〜30であるような孔がより好適である。
下地処理層5を形成する前処理として、SiO2層3の表面にシランカップリング剤等のカップリング剤4を吸着処理しておくことが好ましく(図1(b))、これにより、下地処理層5の形成が容易となる。
下地処理層5を形成する第2工程(図1(c))としては、置換めっき可能な金属膜を堆積させる処理、又は触媒吸着処理を採用することができる。
置換めっき可能な金属膜を堆積させる処理としては、CVD法により、W、WN、Ta又はTaNなどからなる下地処理層を形成する方法、或いは、無電解めっき法により、Ni、Co、WNi、WCo、又はこれらいずれかにP(リン)やB(ホウ素)などの他の金属が含まれてなる合金(例えば、Ni−W−P合金、Ni−W−B合金、Co−W−P合金、Co−W−B合金など)からなる下地処理層を形成する方法が挙げられる。
一方、触媒吸着処理としては、例えば、塩化パラジウム水溶液に試料を浸漬して触媒となるPdイオンを表面に吸着させる処理を採用することができる。具体的には、塩化スズ溶液に浸漬してスズイオンを表面に吸着し、次に、塩化パラジウム水溶液に浸漬してスズイオンをPdイオンと置換してPdイオンを吸着させ、さらに、水酸化ナトリウムに浸漬して余分なスズイオンを取り除く、という一連の工程により触媒吸着処理が施される。
無電解銅めっき層6を形成する第3工程(図1(d))は、上述の如きpH及び温度条件の下、上述の如き構成の無電解銅めっき液に浸漬させることにより行われ、該工程により、孔部2の内側略全域に、無電解銅めっき層6が形成される。
シリコン基板1の裏面を研磨して薄膜化する第4工程(図1(e))は、孔部2が裏面側に露出し、貫通した状態となるまで薄膜化する処理であり、物理的な研磨方法の他、各種エッチング方法を採用することができる。
第5工程(図1(f))では、裏面側に貫通した孔部2上にバンプ7が形成される。バンプ7は、シリコン基板1の裏面において突出した状態に形成され、その表面は略球状に形成される。また、該バンプの形成は、印刷法などによって行われる。
一方、表側には、第6工程(図1(g))により金属膜8がスパッタされた後、第7工程(図1(h))によって所定のパターンを残してエッチングされることにより、表面パターンが形成される。
さらに、第8工程(図1(i))により、貫通した孔部2の表側上部に、バンプ7が形成される。
このような第一実施形態に係る埋め込み配線の形成方法は、孔部2の直径が概ね2μm以下であるような場合に好適である。孔部2の直径が約5μmを超えるような場合には、下記に示すような第二実施形態の埋め込み配線の形成方法が好適である。
図2は、第二実施形態に係る埋め込み配線の形成方法を示した製造工程図である。図2に示したように、第二実施形態では、シリコン基板1に、反応性イオンエッチング等により貫通ビア等の孔部2を形成する第1工程(図2(a))と、孔部2の形成されたシリコン基板1に下地処理層5を形成する第2工程(図2(c))と、下地処理層5の構成されたシリコン基板1を無電解銅めっき液に浸漬して無電解銅めっき層6を形成する第3工程(図2(d))と、電解銅めっきにより孔部2内にCuを埋め込む第4工程(図2(e))と、シリコン基板1の裏面を研磨して薄膜化する第5工程(図2(f))と、裏面側に貫通した孔部2上にバンプ7を形成する第6工程(図1(g))と、表面をパターニングする第7工程(図2(h))と、貫通孔の表側にバンプ7を形成する第8工程(図2(i))とを備えている。
ここで、第二実施形態において、孔部2を形成する第1工程(図2(a))、下地処理層5を形成する第2工程(図2(c))、無電解銅めっき層6を形成する第3工程(図2(d))、シリコン基板1の裏面を研磨して薄膜化する第5工程(図2(f))、裏面側に貫通した孔部2上にバンプ7を形成する第6工程(図1(g))、表面をパターニングする第7工程(図2(h))、及び、貫通孔の表側にバンプ7を形成する第8工程(図2(i))については、前記第一実施形態と同様であるため、説明を省略する。
第4工程(図2(e))は、電解銅めっきにより孔部2内にCuを埋め込む工程であるが、その前段の第3工程(図2(d))によって無電解銅めっき層6が形成されているため、その無電解銅めっき層6がシード層となって電解銅めっき層9が形成されることとなる。従って、上記構成の無電解銅めっき液を用いて無電解銅めっきが行われると、孔部2の奥まで無電解銅めっき層6が均一に形成されているため、電解銅めっき層9は、孔部2の奥まで略完全に埋設するように形成される。
このように、第一実施形態及び第二実施形態のどちらの場合にも、高アスペクト比の貫通ビア内に、確実に埋め込み配線が形成されることとなる。
尚、上記実施形態では、シリコン基板に埋め込み配線を備えた貫通ビアホールを形成する場合について説明したが、本発明はこれに限定されるものではなく、例えば、他の絶縁材料からなる絶縁層にホールやトレンチ等を形成し、その内側に埋め込み配線を形成する場合や、マイクロメートルスケールでの激しい凹凸を有する種々の材料表面に均一な膜厚の導電性被膜を形成する場合などに適用することもできる。
また、シリコンからなる半導体基板には、図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などを公知の方法によって形成することができる。
本発明に係る埋め込み配線の形成方法によれば、導電性に優れた銅の埋め込み配線を、直径が数μmで高アスペクト比の貫通ビアホール内の奥まで均一な厚みで形成することができる。従って、本発明は、例えば半導体集積回路が積層されてなる三次元半導体集積回路装置の製造分野において特に好適に採用することができ、半導体集積回路の更なる高密度化に寄与しうるとともに、実装信頼性の高い半導体集積回路装置を製造することができる。
(実施例1)
サムコインターナショナル社製のエッチング装置を用いて、ボッシュプロセスによりシリコン基板に直径約2μm、深さ約40μm(即ち、アスペクト比:約20)の孔を形成した後、CVD法によってタングステンの下地処理膜を形成し、その後、下記の構成及び条件の無電解銅めっき液に浸漬して無電解銅めっき層を形成した。
・無電解銅めっき液の組成
硫酸銅 :6.4g/L
グリオキシル酸 :18g/L
EDTA :70g/L
PEG(分子量4000) :500質量ppm
SPS :0.1質量ppm
Cl(Cl源はKCl) :5質量ppm
・浸漬条件
温度 :70℃
浸漬時間 :90分
pH :12.5
(実施例2)
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例1と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅 :6.4g/L
グリオキシル酸 :18g/L
EDTA :70g/L
PEG(分子量4000) :500質量ppm
SPS :0.1質量ppm
Cl(Cl源はKCl) :25質量ppm
参考例
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例1と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅 :6.4g/L
グリオキシル酸 :18g/L
EDTA :70g/L
PEG(分子量4000) :500質量ppm
SPS :なし
Cl(Cl源はKCl) :5質量ppm
(比較例1)
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例1と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅 :6.4g/L
グリオキシル酸 :18g/L
EDTA :70g/L
PEG(分子量4000) :500質量ppm
SPS :0.1質量ppm
Cl :なし
(比較例2)
無電解銅めっき液として、下記の組成のものを使用することを除き、他は実施例1と同様にして無電解銅めっきを行った。
・無電解銅めっき液の組成
硫酸銅 :6.4g/L
グリオキシル酸 :18g/L
EDTA :70g/L
PEG(分子量4000) :500質量ppm
SPS :なし
Cl :なし
実施例、参考例、比較例の無電解銅めっき液組成を下記表1に示す。
実施例および比較例で得られた無電解銅めっき層の孔付近の断面を、FIB(Focused Ion Beam )装置で撮影した画像を、図3〜図9に示す。
図3〜図6に示したように、実施例1〜3では、孔の入口が閉塞することなく、孔の入口から底部に至るまで、略均一な膜厚で銅が堆積したものであった。特に、図3及び図4に示した実施例1では、膜厚が比較的大きく且つ均一な厚みであり、しかも表面が極めて平坦な状態の銅堆積層が形成されたものであった。
一方、図7〜図9に示した比較例1、2の場合には、孔の入口付近で銅が閉塞し、孔の内部に大きな大きな空洞が残った状態となり、孔の途中で銅の堆積層が途絶えたものであった。
1 シリコン基板
2 孔部
3 酸化膜
4 カップリング剤層
5 バリア層
6 無電解銅めっき層
7 バンプ
8 金属スパッタ膜
9 電解銅めっき層

Claims (4)

  1. 電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層を形成す無電解銅めっき方法であって、
    前記無電解銅めっき液は、銅イオン及び塩素イオンを含有し、前記塩素イオンの濃度が、1〜15質量ppmであり、さらに、分子量50以上2000以下の硫黄系有機化合物を含有し、
    前記無電解銅めっき液における前記硫黄系有機化合物の濃度が、0.02質量ppm以上、2.0質量ppm以下であり、
    前記基板の孔の径が1〜10μmであって孔のアスペクト比が10〜30であることを特徴とする無電解銅めっき方法。
  2. 前記硫黄系有機化合物が、下記一般式(1)又は一般式(2)で表されるもの
    1−L1−(S)n−L2−X2 (1)
    1−L1−(S)n−H (2)
    [式(1)及び式(2)中、nは整数で1又は2、X1及びX2はそれぞれ独立に水素原子、SO3M基、又はPO3M基(Mは水素原子、アルカリ金属原子、又はアミノ基を示す)、L1及びL2はそれぞれ独立に低級アルキル基又は低級アルコキシ基を示す。]
    であることを特徴とする請求項に記載の無電解銅めっき方法
  3. 前記硫黄系有機化合物が、ビス−(3−スルホプロピル)ジスルファイドであることを特徴とする請求項1又は2に記載の無電解銅めっき方法
  4. 電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層からなる埋め込み配線を形成す埋め込み配線の形成方法であって、
    前記無電解銅めっき液は、銅イオン及び塩素イオンを含有し、前記塩素イオンの濃度が、1〜15質量ppmであり、さらに、分子量50以上2000以下の硫黄系有機化合物を含有し、
    前記無電解銅めっき液における前記硫黄系有機化合物の濃度が、0.02質量ppm以上、2.0質量ppm以下であり、
    前記基板の孔の径が1〜10μmであって孔のアスペクト比が10〜30であることを特徴とする埋め込み配線の形成方法。
JP2009030440A 2009-02-12 2009-02-12 無電解銅めっき方法、及び埋め込み配線の形成方法 Active JP5486821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009030440A JP5486821B2 (ja) 2009-02-12 2009-02-12 無電解銅めっき方法、及び埋め込み配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009030440A JP5486821B2 (ja) 2009-02-12 2009-02-12 無電解銅めっき方法、及び埋め込み配線の形成方法

Publications (2)

Publication Number Publication Date
JP2010185113A JP2010185113A (ja) 2010-08-26
JP5486821B2 true JP5486821B2 (ja) 2014-05-07

Family

ID=42765942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009030440A Active JP5486821B2 (ja) 2009-02-12 2009-02-12 無電解銅めっき方法、及び埋め込み配線の形成方法

Country Status (1)

Country Link
JP (1) JP5486821B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146784A (ja) * 2011-01-11 2012-08-02 Fujitsu Ltd 半導体装置、スタックドパッケージ型半導体装置および半導体装置の製造方法
JP5568811B2 (ja) * 2011-04-01 2014-08-13 学校法人 関西大学 基板中間体、基板及び貫通ビア電極形成方法
WO2013035480A1 (ja) * 2011-09-09 2013-03-14 学校法人 関西大学 触媒の吸着処理方法および吸着処理装置
JP5843606B2 (ja) * 2011-12-27 2016-01-13 ローム・アンド・ハース電子材料株式会社 電解銅めっき液及び電解銅めっき方法
JP5968657B2 (ja) 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6054049B2 (ja) 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6042642B2 (ja) * 2012-06-15 2016-12-14 旭化成株式会社 光学機能体及び、ワイヤグリッド偏光板
CN105103272B (zh) * 2013-09-27 2018-10-09 富士电机株式会社 半导体装置的制造方法
JP6054279B2 (ja) 2013-10-17 2016-12-27 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
KR102264033B1 (ko) * 2014-02-21 2021-06-11 미쯔비시 가스 케미칼 컴파니, 인코포레이티드 무전해 도금액을 이용한 관통전극의 형성방법
JP6328576B2 (ja) 2015-02-23 2018-05-23 東京エレクトロン株式会社 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
JP6404174B2 (ja) 2015-04-16 2018-10-10 東京エレクトロン株式会社 めっき処理方法、記憶媒体およびめっき処理システム
JP6527030B2 (ja) 2015-06-19 2019-06-05 東京エレクトロン株式会社 めっき処理方法及びめっき処理部品並びにめっき処理システム
KR102424817B1 (ko) 2016-10-17 2022-07-25 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
KR20230136183A (ko) * 2021-02-03 2023-09-26 도쿄엘렉트론가부시키가이샤 도금 처리 방법 및 도금 처리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5576053A (en) * 1978-12-01 1980-06-07 Nec Corp Substituted copper plating solution
JPS63162879A (ja) * 1986-12-26 1988-07-06 Nippon Denso Co Ltd 化学銅めつき液
JPH01319684A (ja) * 1988-06-21 1989-12-25 Nec Corp 置換銅めっき液
JP4573445B2 (ja) * 2001-02-16 2010-11-04 吉野電化工業株式会社 無電解銅メッキ液組成物及び無電解銅メッキ方法
JP4014936B2 (ja) * 2002-06-05 2007-11-28 日鉱金属株式会社 粉末冶金用複合金属粉末の製造方法
US7297190B1 (en) * 2006-06-28 2007-11-20 Lam Research Corporation Plating solutions for electroless deposition of copper
CN1867697B (zh) * 2003-10-17 2010-06-16 日矿金属株式会社 无电镀铜溶液和无电镀铜方法
WO2005038088A1 (ja) * 2003-10-20 2005-04-28 Kansai Technology Licensing Organization Co., Ltd. 無電解銅めっき液及びそれを用いた配線基板の製造方法
JP2005154851A (ja) * 2003-11-27 2005-06-16 Nikko Materials Co Ltd 無電解銅めっき液および無電解銅めっき方法
JP4663243B2 (ja) * 2004-01-13 2011-04-06 上村工業株式会社 無電解銅めっき浴
JP4565181B2 (ja) * 2004-09-13 2010-10-20 国立大学法人名古屋大学 金属コーティング方法
JP4753197B2 (ja) * 2005-03-11 2011-08-24 奥野製薬工業株式会社 めっき浴の調整方法
TWI348499B (en) * 2006-07-07 2011-09-11 Rohm & Haas Elect Mat Electroless copper and redox couples
JP4621190B2 (ja) * 2006-10-04 2011-01-26 荏原ユージライト株式会社 無電解銅めっき浴用反応促進剤

Also Published As

Publication number Publication date
JP2010185113A (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5486821B2 (ja) 無電解銅めっき方法、及び埋め込み配線の形成方法
US9935004B2 (en) Process and chemistry of plating of through silicon vias
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
CN106104757A (zh) 电化学电镀方法
CN105308723B (zh) 利用湿式晶片背面接触进行铜镀硅穿孔的方法
JP2010507263A (ja) 超小型電子デバイスの製造におけるフィチャーを埋め込むための銅堆積
US6398855B1 (en) Method for depositing copper or a copper alloy
KR101170560B1 (ko) 반도체 산업에서 사용하기 위한 3성분 물질의 무전해석출용 조성물
US20030155247A1 (en) Process for electroplating silicon wafers
JP7138108B2 (ja) 銅電着溶液及び高アスペクト比パターンのためのプロセス
US20070184652A1 (en) Method for preparing a metal feature surface prior to electroless metal deposition
JP5377195B2 (ja) 無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法
KR20100102738A (ko) 배리어 층의 무전해 증착
JP6270681B2 (ja) 配線構造体の製造方法、銅置換めっき液および配線構造体
KR100788279B1 (ko) 구리 무전해 도금에서의 단차평탄화 방법
KR102670882B1 (ko) 배선 구조체의 제조 방법, 구리 치환 도금액 및 배선 구조체
TW201727829A (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
TWI638424B (zh) 利用濕式晶圓背側接觸進行銅電鍍矽穿孔的方法
JP4343366B2 (ja) 基質活性面上の銅析出
Inoue et al. Study of low resistance TSV using electroless plated copper and tungsten-alloy barrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R150 Certificate of patent or registration of utility model

Ref document number: 5486821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250