JP6328576B2 - 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体 - Google Patents

半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体 Download PDF

Info

Publication number
JP6328576B2
JP6328576B2 JP2015033354A JP2015033354A JP6328576B2 JP 6328576 B2 JP6328576 B2 JP 6328576B2 JP 2015033354 A JP2015033354 A JP 2015033354A JP 2015033354 A JP2015033354 A JP 2015033354A JP 6328576 B2 JP6328576 B2 JP 6328576B2
Authority
JP
Japan
Prior art keywords
plating
substrate
catalyst
layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015033354A
Other languages
English (en)
Other versions
JP2016156039A (ja
Inventor
富 裕一郎 稲
富 裕一郎 稲
中 崇 田
中 崇 田
谷 信 崇 水
谷 信 崇 水
藤 祐 介 齋
藤 祐 介 齋
井 和 俊 岩
井 和 俊 岩
下 光 秋 岩
下 光 秋 岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015033354A priority Critical patent/JP6328576B2/ja
Priority to TW105104616A priority patent/TWI669414B/zh
Priority to KR1020160019200A priority patent/KR102570852B1/ko
Priority to US15/047,710 priority patent/US20160247765A1/en
Publication of JP2016156039A publication Critical patent/JP2016156039A/ja
Application granted granted Critical
Publication of JP6328576B2 publication Critical patent/JP6328576B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は半導体装置、基板に対してめっきを施すめっき処理方法、めっき処理システムおよび記憶媒体に関する。
近年、ＬＳＩなどの半導体装置は、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。高密度化を実現する技術の一例として、複数の配線基板を積層することにより三次元ＬＳＩなどの多層基板を作製する多層配線技術が知られている。
多層配線技術においては一般に、配線基板間の導通を確保するため、配線基板を貫通するとともに銅（Ｃｕ）などの導電性材料が埋め込まれた貫通ビアホールが配線基板に設けられている。導電性材料が埋め込まれた貫通ビアホールを作製するための技術の一例として、無電解めっき法が知られている。
配線基板を作製する具体的な方法として、凹部が形成された基板を準備し、次に、基板の凹部内にＣｕ拡散防止膜としてのバリア膜を形成し、このバリア膜上にシード膜を無電解Ｃｕめっきにより、形成する方法が知られている。その後凹部内に電解ＣｕめっきによりＣｕが埋め込まれ、Ｃｕが埋め込まれた基板は、化学機械研磨などの研磨方法によって薄膜化され、これによって、Ｃｕが埋め込まれた貫通ビアホールを有する配線基板が作製される。
上述した配線基板のうちバリア膜を形成する場合、基板に対して予めナノパラジウム（ｎ−Ｐｄ）等の触媒金属を吸着させて触媒吸着層を形成しておき、この触媒吸着層上にめっき処理を施すことにより例えばＣｏ−Ｗ−Ｂ層からなるバリア膜が得られる。
ところでｎ−Ｐｄ等の触媒金属を含む触媒吸着層上に直接Ｃｏ−Ｗ−Ｂ層からなるバリア膜を形成した場合、触媒吸着層からバリア膜が剥離する問題が生じている。
特開２０１０−１８５１１３号公報
本発明は、このような点を考慮してなされたものであり、基板上に形成された触媒吸着層からバリア膜が剥離することがない半導体装置、めっき処理方法、めっき処理システム、および記憶媒体を提供することを目的とする。
本発明は、半導体装置において、基板と、前記基板上に形成され、基板に吸着された触媒金属を含む触媒吸着層と、前記触媒吸着層上に前記触媒金属を触媒とするめっき処理により形成され、前記触媒金属と異なる接合金属を含む接合金属層と、前記接合金属層上に前記接合金属を触媒とするめっき処理により形成されたバリアメタルめっき層とを備えたことを特徴とする半導体装置である。
本発明は、基板に対してめっき処理を施すめっき処理方法において、基板を準備する工程と、前記基板に触媒金属を含む触媒溶液を供給して前記基板上に触媒吸着層を形成する工程と、前記基板に接合金属を含む接合金属溶液を供給して前記触媒吸着層上に前記触媒金属を触媒とするめっき処理により接合金属層を形成する工程と、前記基板にバリアメタルめっき液を供給して前記接合金属層上に前記接合金属を触媒とするめっき処理によりバリアメタルめっき層を形成する工程と、を備えたことを特徴とするめっき処理方法である。
本発明は、基板に対してめっき処理を施すめっき処理システムにおいて、基板に触媒金属を含む触媒溶液を供給して前記基板上に触媒吸着層を形成する触媒吸着層形成部と、前記基板に接合金属を含む接合金属溶液を供給して前記触媒吸着層上に前記触媒金属を触媒とするめっき処理により接合金属層を形成する接合金属層形成部と、前記基板にバリアメタルめっき液を供給して前記接合金属層上に前記接合金属を触媒とするめっき処理によりバリアメタルめっき層を形成するめっき層形成部と、を備えたことを特徴とするめっき処理システムである。
本発明は、めっき処理システムにめっき処理方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、めっき処理方法は、基板を準備する工程と、前記基板に触媒金属を含む触媒溶液を供給して前記基板上に触媒吸着層を形成する工程と、前記基板に接合金属を含む接合金属溶液を供給して前記触媒吸着層上に前記触媒金属を触媒とするめっき処理により接合金属層を形成する工程と、前記基板にバリアメタルめっき液を供給して前記接合金属層上に前記接合金属を触媒とするめっき処理によりバリアメタルめっき層を形成する工程と、を備えたことを特徴とする記憶媒体である。
本発明によれば、基板上に形成された触媒吸着層からバリアメタルめっき層が剥離することはない。このため高精度の半導体装置を得ることができる。
図１は、本発明の実施の形態におけるめっき処理システムを示すブロック図。 図２は、本発明の実施の形態におけるめっき処理方法を示すフローチャート。 図３（ａ）〜（ｆ）は、本発明の実施の形態におけるめっき処理方法が施される基板を示す図。 図４は、めっき層形成部を示す側断面図。 図５は、めっき層形成部を示す平面図。 図６は、めっき層焼きしめ部を示す側断面図。
＜めっき処理システム＞
図１乃至図７により本発明の一実施の形態について説明する。
まず図１により本発明によるめっき処理システムについて述べる。
図１に示すように、めっき処理システム１０は半導体ウエハ等の凹部２ａを有する基板（シリコン基板）２に対してめっき処理を施すものである。
このようなめっき処理システム１０は、基板２を収納したカセット（図示せず）が載置されるカセットステーション１８と、カセットステーション１８上のカセットから基板２を取り出して搬送する基板搬送アーム１１と、基板搬送アーム１１が走行する走行路１１ａとを備えている。
また走行路１１ａの一側に、基板２上にシランカップリング剤等のカップリング剤を吸着させて後述する密着層２１を形成する密着層形成部１２と、基板２の密着層２１上に触媒金属を吸着させて後述する触媒吸着層２２を形成する触媒吸着層形成部１３と、触媒吸着層２２上に触媒金属を触媒としてめっき処理により形成され、触媒金属と異なる接合金属を含む接合金属層２２Ａを設ける接合金属層形成部１３Ａと、基板２の接合金属層２２Ａ上に後述するＣｕ拡散防止膜（バリア膜）として機能するバリアメタルめっき層２３を接合金属を触媒として形成するめっき層形成部１４とが配置されている。
また走行路１１ａの他側に、基板２に形成された接合金属層２２Ａおよびバリアメタルめっき層２３を焼きしめる焼きしめ部１５と、基板２に形成されたバリアメタルめっき層２３上に、後述するシード膜として機能する無電解銅めっき層（無電解Ｃｕめっき層）２４を形成するための無電解Ｃｕめっき層形成部１６が配置されている。
また焼きしめ部１５に隣接して、基板２に形成された凹部２ａ内に、無電解Ｃｕめっき層２４をシード膜として電解銅めっき層（電解Ｃｕめっき層）２５を充てんするための電解Ｃｕめっき層形成部１７が配置されている。
また上述しためっき処理システムの各構成部材、例えばカセットステーション１８、基板搬送アーム１１、密着層形成部１２、触媒吸着層形成部１３、接合金属層形成部１３Ａ、めっき層形成部１４、焼きしめ部１５、無電解Ｃｕめっき層形成部１６および電解Ｃｕめっき層形成部１７は、いずれも制御部１９に設けた記憶媒体１９Ａに記録された各種のプログラムに従って制御部１９で駆動制御され、これによって基板２に対する様々な処理が行われる。ここで、記憶媒体１９Ａは、各種の設定データや後述するめっき処理プログラム等の各種のプログラムを格納している。記憶媒体１９Ａとしては、コンピューターで読み取り可能なＲＯＭやＲＡＭなどのメモリーや、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭやフレキシブルディスクなどのディスク状記憶媒体などの公知のものが使用され得る。
次に接合金属層２２Ａを形成するための接合金属層形成部１３Ａ、Ｃｕ拡散防止膜（バリア膜）として機能するバリアメタルめっき層２３を形成するためのめっき層形成部１４、焼きしめ部１５および無電解Ｃｕめっき層形成部１６について更に述べる。
このうち、接合金属層形成部１３Ａ、めっき層形成部１４、および無電解Ｃｕめっき層形成部１６は、いずれも図４および図６に示すめっき処理装置から構成することができる。
このようなめっき処理装置１３Ａ、１４および１６は、図４および図５に示すとおりのものである。
すなわち、めっき処理装置１３Ａ、１４、１６は、図４および図５に示すように、ケーシング１０１の内部で基板２を回転保持するための基板回転保持機構（基板収容部）１１０と、基板２の表面にめっき液や洗浄液などを供給する液供給機構３０，９０と、基板２から飛散しためっき液や洗浄液などを受けるカップ１０５と、カップ１０５で受けためっき液や洗浄液を排出する排出口１２４，１２９，１３４と、排出口に集められた液を排出する液排出機構１２０，１２５，１３０と、基板回転保持機構１１０、液供給機構３０，９０，カップ１０５、および液排出機構１２０，１２５，１３０を制御する制御機構１６０と、を備えている。
（基板回転保持機構）
このうち基板回転保持機構１１０は、図４および図５に示すように、ケーシング１０１内で上下に伸延する中空円筒状の回転軸１１１と、回転軸１１１の上端部に取り付けられたターンテーブル１１２と、ターンテーブル１１２の上面外周部に設けられ、基板２を支持するウエハチャック１１３と、回転軸１１１を回転駆動する回転機構１６２と、を有している。このうち回転機構１６２は、制御機構１６０により制御され、回転機構１６２によって回転軸１１１が回転駆動され、これによって、ウエハチャック１１３により支持されている基板２が回転される。
（液供給機構）
次に、基板２の表面にめっき液や洗浄液などを供給する液供給機構３０，９０について、図４および図５を参照して説明する。液供給機構３０，９０は、基板２の表面に対してめっき処理を施すめっき液を供給するめっき液供給機構３０と、基板２の表面に洗浄処理液を供給する洗浄処理液供給機構９０と、を含んでいる。
図４および図５に示すように、吐出ノズル３２は、ノズルヘッド１０４に取り付けられている。またノズルヘッド１０４は、アーム１０３の先端部に取り付けられており、このアーム１０３は、上下方向に延伸可能となっており、かつ、回転機構１６５により回転駆動される支持軸１０２に固定されている。このような構成により、めっき液を、吐出ノズル３２を介して基板２の表面の任意の箇所に所望の高さから吐出することが可能となっている。
〔洗浄処理液供給機構９０〕
洗浄処理液供給機構９０は、後述するように基板２の洗浄工程において用いられるものであり、図４に示すように、ノズルヘッド１０４に取り付けられたノズル９２を含んでいる。この場合、ノズル９２から、洗浄処理液またはリンス処理液のいずれかが選択的に基板２の表面に吐出される。
（液排出機構）
次に、基板２から飛散しためっき液や洗浄液などを排出する液排出機構１２０，１２５，１３０について、図４を参照して説明する。図４に示すように、ケーシング１０１内には、昇降機構１６４により上下方向に駆動され、排出口１２４，１２９，１３４を有するカップ１０５が配置されている。液排出機構１２０，１２５，１３０は、それぞれ排出口１２４，１２９，１３４に集められる液を排出するものとなっている。
図４に示すように、めっき液排出機構１２０，１２５は、流路切換器１２１，１２６により切り替えられる回収流路１２２，１２７および廃棄流路１２３，１２８をそれぞれ有している。このうち回収流路１２２，１２７は、めっき液を回収して再利用するための流路であり、一方、廃棄流路１２３，１２８は、めっき液を廃棄するための流路である。なお図４に示すように、処理液排出機構１３０には廃棄流路１３３のみが設けられている。
また図４および図５に示すように、基板収容部１１０の出口側には、めっき液３５を排出するめっき液排出機構１２０の回収流路１２２が接続され、この回収流路１２２のうち基板収容部１１０の出口側近傍に、めっき液３５を冷却する冷却バッファ１２０Ａが設けられている。
次に焼きしめ部１５について述べる。
焼きしめ部１５は、図６に示すように、密閉された密閉ケーシング１５ａと、密閉ケーシング１５ａ内部に配置されたホットプレート１５Ａとを備えている。
焼きしめ部１５の密閉ケーシング１５ａには、基板２を搬送するための搬送口（図示せず）が設けられ、また密閉ケーシング１５ａ内にはＮ２ガス供給口１５ｃからＮ２ガスが供給される。
同時に密閉ケーシング１５ａ内は排気口１５ｂにより排気され、密閉ケーシング１５ａ内をＮ２ガスで充満させることにより、密閉ケーシング１５ａ内を不活性雰囲気に保つことができる。
次にこのような構成からなる本実施の形態の作用について、図２および図３により説明する。
まず前工程において、半導体ウエハ等からなる基板（シリコン基板）２に対して凹部２ａが形成され、凹部２ａが形成された基板２が本発明によるめっき処理システム１０内に搬送される。
そしてめっき処理システム１０の密着層形成部１２内において、凹部２ａを有する基板２上に密着層２１が形成される（図２および図３（ａ）参照）。
ここで基板２に凹部２ａを形成する方法としては、従来公知の方法から適宜採用することができる。具体的には、例えば、ドライエッチング技術として、弗素系又は塩素系ガス等を用いた汎用的技術を適用できるが、特にアスペクト比（孔の深さ／孔の径）の大きな孔を形成するには、高速な深掘エッチングが可能なＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）の技術の採用した方法をより好適に採用でき、特に、六フッ化硫黄（ＳＦ６）を用いたエッチングステップとＣ４Ｆ８などのテフロン系ガスを用いた保護ステップとを繰り返しながら行うボッシュプロセスと称される方法を好適に採用できる。
また密着層形成部１２は加熱部を有する真空室（図示せず）を有し、この密着層形成部１２内において、凹部２ａを有する基板２上にシランカップリング剤等のカップリング剤が吸着され、このようにして基板２上に密着層２１が形成される（ＳＡＭ処理）。シランカップリング剤を吸着させて形成された密着層２１は、後述する触媒吸着層２２と基板２との密着性を向上させるものである。
密着層形成部１２において密着層２１が形成された基板２は、基板搬送アーム１１によって触媒吸着層形成部１３へ送られる。そしてこの触媒吸着層形成部１３において、基板２に触媒金属を含む触媒溶液が供給され、密着層２１上に、触媒金属が吸着されて触媒吸着層２２が形成される（図３（ｂ）参照）。
次に、基板２に供給される触媒溶液および触媒溶液に含まれる触媒金属について説明する。はじめに触媒金属について説明する。
基板２の密着層２１に吸着される触媒金属としては、めっき反応を促進することができる触媒作用を有する触媒が適宜用いられるが、例えば、ナノ粒子からなる触媒金属が用いられる。ここでナノ粒子とは、触媒作用を有するコロイド状の粒子であって、平均粒径が２０ｎｍ以下、例えば０．５ｎｍ〜２０ｎｍの範囲内となっている粒子のことである。ナノ粒子を構成する元素としては、例えば、パラジウム、金、白金などが挙げられる。このうちナノ粒子のパラジウムをｎ−Ｐｄとして表わすことができる。
また、ナノ粒子を構成する元素として、ルテニウムが用いられてもよい。
ナノ粒子の平均粒径を測定する方法が特に限られることはなく、様々な方法が用いられ得る。例えば、触媒溶液内のナノ粒子の平均粒径を測定する場合、動的光散乱法などが用いられ得る。動的光散乱法とは、触媒溶液内に分散しているナノ粒子にレーザー光を照射し、その散乱光を観察することにより、ナノ粒子の平均粒径などを算出する方法である。
また、基板２の凹部２ａに吸着したナノ粒子の平均粒径を測定する場合、ＴＥＭやＳＥＭなどを用いて得られた画像から、所定の個数のナノ粒子、例えば２０個のナノ粒子を検出し、これらのナノ粒子の粒径の平均値を算出することもできる。
次に、ナノ粒子からなる触媒が含まれる触媒溶液について説明する。触媒溶液は、触媒となるナノ粒子を構成する金属のイオンを含有するものである。例えばナノ粒子がパラジウムから構成されている場合、触媒溶液には、パラジウムイオン源として、塩化パラジウムなどのパラジウム化合物が含有されている。
触媒溶液の具体的な組成は特には限られないが、好ましくは、触媒溶液の粘性係数が０．０１Ｐａ・ｓ以下となるよう触媒溶液の組成が設定されている。触媒溶液の粘性係数を上記範囲内とすることにより、基板２の凹部２ａの直径が小さい場合であっても、基板２の凹部２ａの下部にまで触媒溶液を十分に行き渡らせることができる。このことにより、基板２の凹部２ａの下部にまで触媒金属をより確実に吸着させることができる。
好ましくは、触媒溶液中の触媒金属は、分散剤によって被覆されている。これによって、触媒金属の界面における界面エネルギーを小さくすることができる。従って、触媒溶液内における触媒金属の拡散をより促進することができ、このことにより、基板２の凹部２ａの下部にまで触媒金属をより短時間で到達させることができると考えられる。
また、複数の触媒金属が凝集してその粒径が大きくなることを防ぐことができ、このことによっても、触媒溶液内における触媒金属の拡散をより促進することができると考えられる。
分散剤で被覆された触媒金属を準備する方法が特に限られることはない。例えば、予め分散剤で被覆された触媒金属を含む触媒溶液が、触媒吸着層形成部１３に対して供給されてもよい。若しくは、触媒金属を分散剤で被覆する工程を触媒吸着層形成部１３の内部、例えば触媒溶液供給機構３０で実施するよう、触媒層形成部１３が構成されていてもよい。
分散剤としては、具体的には、ポリビニルポロリドン（ＰＶＰ）、ポリアクリル酸（ＰＡＡ）、ポリエチレンイミン（ＰＥＩ）、テトラメチルアンモニウム（ＴＭＡ）、クエン酸等が好ましい。
その他、特性を調整するための各種薬剤が触媒溶液に添加されていてもよい。
なお触媒金属を含む触媒溶液としては、ｎ−Ｐｄ等のナノ粒子を含む触媒溶液に限られることはなく、塩化パラジウム水溶液（ＰｄＣｌ２）を触媒溶液として用い、塩化パラジウム（ＰｄＣｌ２）中のＰｄイオンを触媒金属として用いてもよい。
このように、触媒吸着層形成部１３において基板２上に触媒吸着層２２を形成した後、基板２は基板搬送アーム１１によって接合金属層形成部１３Ａへ送られる。
次に接合金属層形成部１３Ａにおいて、基板２の触媒吸着層２２上に、触媒吸着層２２の触媒金属を触媒とするめっき処理により、触媒金属と異なる接合金属、例えばＮｉまたはＮｉＢ等のＮｉ合金を含む接合金属層２２Ａが形成される（図３（ｃ）参照）。
接合金属層形成部１３Ａは、図４および図５に示すようなめっき処理装置からなり、基板２の触媒吸着層２２上に無電解めっきを施すことにより、接合金属層２２Ａが形成される。
この場合、接合金属層２２Ａの厚みは、例えばＮｉＢ等の接合金属間に顕著な隙間が発生しないような膜形成を行なう程度の厚みとなっており、例えば２５ｎｍ〜５０ｎｍであることが好ましい。
次に触媒吸着層２２上に接合金属層２２Ａが形成された基板２は、基板搬送アーム１１により、接合金属層形成部１３Ａから焼きしめ部１５のめっき層形成部１４から密閉ケーシング１５ａ内へ送られる。そして、この焼きしめ部１５の密閉ケーシング１５ａ内において、基板２は、酸化を抑制するためにＮ２ガスが充てんされた不活性雰囲気中でホットプレート１５Ａ上で加熱される。このようにして基板２の接合金属層２２Ａが焼きしめられる（Ｂａｋｅ処理）。
焼きしめ部１５において、接合金属層２２Ａを焼きしめる際の焼きしめ温度は、１５０〜２００℃、焼きしめ時間は１０〜３０分となっている。
このように基板２上の接合金属層２２Ａを焼きしめることにより、接合金属層２２Ａ内の水分を外方へ放出することができ、同時に接合金属層２２Ａ内の金属間結合を高めることができる。
その後、基板２は基板搬送アーム１１によってめっき層形成部１４へ送られる。
次にめっき層形成部１４において、基板２の触媒吸着層２２上に、Ｃｕ拡散防止膜（バリア膜）として機能するバリアメタルめっき層２３が形成される（図３（ｄ）参照）。
この場合、めっき層形成部１４は、図４および図５に示すようなめっき処理装置からなり、基板２の接合金属層２２Ａ上に接合金属層２２Ａの接合金属を触媒として無電解めっき処理を施すことによりバリアメタルめっき層２３を形成することができる（図３（ｅ）参照）。
めっき層形成部１４においてバリアメタルめっき層２３を形成する場合、めっき液としては、例えばＣｏ−Ｗ−Ｂを含むめっき液を用いることができ、めっき液の温度は４０〜７５℃（好ましくは６５℃）に保たれている。
Ｃｏ−Ｗ−Ｂを含むめっき液を基板２上に供給することにより、基板２の接合金属層２２Ａ上に接合金属層２２Ａの接合金属を触媒とする無電解めっき処理により、Ｃｏ−Ｗ−Ｂを含むバリアメタルめっき層２３が形成される。
次に接合金属層２２Ａ上にバリアメタルめっき層２３が形成された基板２は、基板搬送アーム１１により、めっき層形成部１４から焼きしめ部１５の密閉ケーシング１５ａ内へ送られる。そして、この焼きしめ部１５の密閉ケーシング１５ａ内において、基板２は、酸化を抑制するためにＮ２ガスが充てんされた不活性雰囲気中でホットプレート１５Ａ上で加熱される。このようにして基板２のバリアメタルめっき層２３が焼きしめられる（Ｂａｋｅ処理）。
焼きしめ部１５において、バリアメタルめっき層２３を焼きしめる際の焼きしめ温度は、１５０〜２００℃、焼きしめ時間は１０〜３０分となっている。
このように基板２上のバリアメタルめっき層２３を焼きしめることにより、バリアメタルめっき層２３内の水分を外方へ放出することができ、同時にバリアメタルめっき層２３内の金属間結合を高めることができる。
このようにして基板２上の接合金属層２２Ａ上にバリアメタルめっき層２３を形成することができる。上述のように接合金属層２２Ａの厚みは２５ｎｍ〜５０ｎｍとなっており、バリアメタルめっき層２３の厚みは例えば２５０ｎｍ〜５００ｎｍとなっている。このように接合金属層２２Ａの厚みは、バリアメタルめっき層２３の厚みに比べてかなり薄くなっている。
本実施の形態によれば、触媒吸着層２２とバリアメタルめっき層２３との間に、触媒吸着層２２の触媒金属と異なる接合金属を含む薄膜の接合金属層２２Ａが介在されているため、この薄膜の接合金属層２２Ａが、触媒吸着層２２およびバリアメタルめっき層２３の双方に対して確実に接合することができる。このため触媒吸着層２２上に直接バリアメタルめっき層２３を形成する場合に比べて、触媒吸着層２２とバリアメタルめっき層２３との密着性を飛躍的に向上させることができる。
このようにしてバリアメタルめっき層２３が形成された基板２は、基板搬送アーム１１により無電解Ｃｕめっき層形成部１６に送られる。
次に無電解Ｃｕめっき層形成部１６において、基板２のバリアメタルめっき層２３上に、電解Ｃｕめっき層２５を形成するためのシード膜として機能する無電解Ｃｕめっき層２４が形成される（図３（ｅ）参照）。
この場合、無電解Ｃｕめっき層形成部１６は、図４および図５に示すようなめっき処理装置からなり、基板２のバリアメタルめっき層２３上に無電解めっき処理を施すことにより、無電解Ｃｕめっき層２４を形成することができる。
無電解Ｃｕめっき層形成部１６において形成された無電解Ｃｕめっき層２４は、電解Ｃｕめっき層２５を形成するためのシード膜として機能するものであり、無電解Ｃｕめっき層形成部１６において用いられるめっき液には、銅イオン源となる銅塩、例えば硫酸銅、硝酸銅、塩化銅、臭化銅、酸化銅、水酸化銅、ピロリン酸銅などが含まれている。まためっき液には、銅イオンの錯化剤および還元剤がさらに含まれている。まためっき液には、めっき反応の安定性や速度を向上させるための様々な添加剤が含まれていてもよい。
このようにして無電解Ｃｕめっき層２４が形成された基板２は、基板搬送アーム１１により、電解Ｃｕめっき層形成部１７へ送られる。なお、無電解Ｃｕめっき層２４が形成された基板２を焼きしめ部１５に送って焼きしめた後、電解Ｃｕめっき層形成部１７へ送ってもよい。次に電解Ｃｕめっき層形成部１７において、基板２に対して電解Ｃｕめっき処理が施され、基板２の凹部２ａ内に無電解Ｃｕめっき層２４をシード膜として電解Ｃｕめっき層２５が充てんされる（図３（ｆ）参照）。このようにして、基板２と、密着層２１と、触媒吸着層２２と、接合金属層２２Ａと、バリアメタルめっき層２３と、無電解Ｃｕめっき層２４と、電解Ｃｕめっき層２５とを有する半導体装置１が得られる。
その後基板２は、めっき処理システム１０から外方へ排出される。
以上のように本実施の形態によれば、触媒吸着層２２とバリアメタルめっき層２３との間に、触媒金属と異なる接合金属を含む薄膜の接合金属層２２Ａが介在されているため、触媒吸着層２２とバリアメタルめっき層２３との密着性を飛躍的に向上させることができる。
＜変形例＞
なお、上記実施例では電解Ｃｕめっき処理で電解Ｃｕめっき層が充填される例を示したが、これに限ることはなく、電解Ｃｕめっき処理に替わり無電解Ｃｕめっき処理でＣｕめっき層を形成してもよい。
また、上記実施例においては、接合金属層２２Ａおよびバリアメタルめっき層２３を焼きしめる場合に、焼きしめ部１５の密閉ケーシング１５ａ内において、基板２を、Ｎ２ガスが充てんされた不活性雰囲気中でホットプレート１５Ａ上で加熱した例を示したが、これに限ることはなく、例えば低温化や処理時間の短縮を目的として、密閉ケーシング１５ａ内を真空にして基板２をホットプレート１５Ａ上で加熱してもよい。
また、上記実施例においては、接合金属層形成部１３Ａおよびめっき層形成部１４と、焼きしめ部１５とを別々の装置で構成した例を示したが、これに限ることはなく、図４で示すめっき層形成部１４において、基板２の上方にランプ照射部２００（ＵＶ光など）、または基板２を覆うホットプレート（図示せず）などの加熱源を設け、めっき層形成部１４内で接合金属層の焼きしめ、またはめっき層の焼きしめを行ってもよい。
１ 半導体装置
２ 基板
２ａ 凹部
１０ めっき処理システム
１１ 基板搬送アーム
１２ 密着層形成部
１３ 触媒吸着層形成部
１３Ａ 接合金属層形成部
１４ めっき層形成部
１５ 焼きしめ部
１６ 無電解Ｃｕめっき層形成部
１７ 電解Ｃｕめっき層形成部
１８ カセットステーション
１９ 制御部
１９Ａ 記憶媒体
２１ 密着層
２２ 触媒吸着層
２２Ａ 接合金属層
２３ バリアメタルめっき層
２４ 無電解Ｃｕめっき層
２５ 電解Ｃｕめっき層

Claims (4)

  1. 基板に対してめっき処理を施すめっき処理方法において、
    基板を準備する工程と、
    前記基板に触媒金属を含む触媒溶液を供給して前記基板上に触媒吸着層を形成する工程と、
    前記基板に接合金属を含む接合金属溶液を供給して前記触媒吸着層上に前記触媒金属を触媒とするめっき処理によりＮｉまたはＮｉ合金を含む接合金属層を形成する工程と、
    前記基板にバリアメタルめっき液を供給して前記接合金属層上に前記接合金属を触媒とするめっき処理によりＣｏまたはＣｏ合金を含むバリアメタルめっき層を形成する工程とを備え、
    前記基板に前記接合金属層を形成した後、前記基板を焼きしめ、
    前記基板に前記バリアメタルめっき層を形成した後、前記基板を再度焼きしめ、
    前記接合金属層の厚みは、前記バリアメタルめっき層より薄く、バリア機能をもたない厚みとなる
    ことを特徴とするめっき処理方法。
  2. 前記触媒吸着層の触媒金属は、ｎ−Ｐｄまたは塩化Ｐｄを含むことを特徴とする請求項１記載のめっき処理方法。
  3. 前記バリアメタルめっき層は単層構造からなることを特徴とする請求項１または２記載のめっき処理方法。
  4. めっき処理システムにめっき処理方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、
    めっき処理方法は、基板を準備する工程と、
    前記基板に触媒金属を含む触媒溶液を供給して前記基板上に触媒吸着層を形成する工程と、
    前記基板に接合金属を含む接合金属溶液を供給して前記触媒吸着層上に前記触媒金属を触媒とするめっき処理によりＮｉまたはＮｉ合金を含む接合金属層を形成する工程と、
    前記基板にバリアメタルめっき液を供給して前記接合金属層上に前記接合金属を触媒とするめっき処理によりＣｏまたはＣｏ合金を含むバリアメタルめっき層を形成する工程とを備え、
    前記基板に前記接合金属層を形成した後、前記基板を焼きしめ、
    前記基板に前記バリアメタルめっき層を形成した後、前記基板を再度焼きしめ、
    前記接合金属層の厚みは、前記バリアメタルめっき層より薄く、バリア機能をもたない厚みとなる
    ことを特徴とする記憶媒体。
JP2015033354A 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体 Active JP6328576B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015033354A JP6328576B2 (ja) 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
TW105104616A TWI669414B (zh) 2015-02-23 2016-02-17 半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體
KR1020160019200A KR102570852B1 (ko) 2015-02-23 2016-02-18 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
US15/047,710 US20160247765A1 (en) 2015-02-23 2016-02-19 Semiconductor device, plating method, plating system and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015033354A JP6328576B2 (ja) 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体

Publications (2)

Publication Number Publication Date
JP2016156039A JP2016156039A (ja) 2016-09-01
JP6328576B2 true JP6328576B2 (ja) 2018-05-23

Family

ID=56689996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015033354A Active JP6328576B2 (ja) 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体

Country Status (4)

Country Link
US (1) US20160247765A1 (ja)
JP (1) JP6328576B2 (ja)
KR (1) KR102570852B1 (ja)
TW (1) TWI669414B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211478B2 (ja) * 2014-07-14 2017-10-11 東京エレクトロン株式会社 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6552931B2 (ja) * 2015-09-18 2019-07-31 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10784111B2 (en) * 2016-10-27 2020-09-22 Tokyo Electron Limited Plating method, plating apparatus and recording medium
WO2019151023A1 (ja) * 2018-02-05 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法、多層配線形成装置および記憶媒体
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
JP3825790B2 (ja) * 2003-10-30 2006-09-27 東海ゴム工業株式会社 フレキシブルプリント基板の製法
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
CN101578141A (zh) * 2005-09-08 2009-11-11 应用材料股份有限公司 大面积电子设备的图案化化学电镀金属化制程
JP4911586B2 (ja) * 2006-09-13 2012-04-04 学校法人早稲田大学 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US7547972B2 (en) * 2006-09-29 2009-06-16 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体

Also Published As

Publication number Publication date
KR20160102896A (ko) 2016-08-31
KR102570852B1 (ko) 2023-08-25
TW201704530A (zh) 2017-02-01
JP2016156039A (ja) 2016-09-01
TWI669414B (zh) 2019-08-21
US20160247765A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6328576B2 (ja) 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
JP5968657B2 (ja) めっき処理方法、めっき処理システムおよび記憶媒体
JP6054049B2 (ja) めっき処理方法、めっき処理システムおよび記憶媒体
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
JP6181006B2 (ja) めっき前処理方法、めっき処理システムおよび記憶媒体
JP6211478B2 (ja) 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6316768B2 (ja) 密着層形成方法、密着層形成システムおよび記憶媒体
JP6359444B2 (ja) 配線層形成方法、配線層形成システムおよび記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328576

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250