TWI669414B - 半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體 - Google Patents

半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體 Download PDF

Info

Publication number
TWI669414B
TWI669414B TW105104616A TW105104616A TWI669414B TW I669414 B TWI669414 B TW I669414B TW 105104616 A TW105104616 A TW 105104616A TW 105104616 A TW105104616 A TW 105104616A TW I669414 B TWI669414 B TW I669414B
Authority
TW
Taiwan
Prior art keywords
substrate
plating
catalyst
layer
metal
Prior art date
Application number
TW105104616A
Other languages
English (en)
Other versions
TW201704530A (zh
Inventor
稲富裕一郎
田中崇
水谷信崇
齋藤祐介
岩井和俊
岩下光秋
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201704530A publication Critical patent/TW201704530A/zh
Application granted granted Critical
Publication of TWI669414B publication Critical patent/TWI669414B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition

Abstract

本發明係一種半導體裝置，鍍敷處理方法，鍍敷處理系統及記憶媒體，其課題為使基板上之觸媒吸附層，和阻障金屬鍍敷層之密著性提升。
解決手段係於基板(2)供給觸媒溶液，而於基板(2)上形成包含觸媒金屬之觸媒吸附層(22)，再於此觸媒吸附層(22)上，將觸媒金屬作為觸媒而施以鍍敷處理，形成包含與觸媒金屬不同之接合金屬的接合金屬層(22A)。於接合金屬層(22A)上，將接合金屬作為觸媒而施以鍍敷處理，形成阻障金屬鍍敷層(23)。

Description

半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體
本發明係半導體裝置，對於基板而言施以鍍敷之鍍敷處理方法，鍍敷處理系統及記憶媒體。
近年，LSI等之半導體裝置係欲對應於安裝面積之省空間化或處理速度之改善的課題，而更加要求高密度化者。作為實現高密度化之技術的一例，知道有經由層積複數之配線基板之時，而製作三次元LSI等之多層基板之多層配線技術。
在多層配線技術中，一般，為了確保配線基板間的導通，而貫通配線基板之同時，埋入有銅(Cu)等之導電性材料的貫通貫穿孔則加以設置於配線基板。作為為了製作埋入有導電性材料之貫通貫穿孔之技術的一例，知道有無電解鍍敷法。
作為製作配線基板之具體的方法，知道有準備加以形成有凹部之基板，接著，於基板之凹部內，形成作為Cu擴散防止膜之阻障膜，而於此阻障膜上，經由無 電解Cu鍍敷法而形成晶種膜之方法。之後，於凹部內，經由電解Cu鍍敷而埋入有Cu，而埋入有Cu之基板係經由化學機械研磨等之研磨方法而加以薄膜化，經由此，加以製作具有埋入有Cu之貫通貫穿孔之配線基板。
上述之配線基板之中，形成阻障膜之情況，對於基板而言預先使奈米鈀(n-Pd)等之觸媒金屬吸附而形成觸媒吸附層，經由於此觸媒吸附層上施以鍍敷處理之時，而得到例如由Co-W-B層所成之阻障膜。
但，於包含n-Pd等之觸媒金屬的觸媒吸附層上，直接形成Co-W-B層所成之阻障膜之情況，產生有阻障膜自觸媒吸附層剝離之問題。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2010-185113號公報
本發明係考慮如此的點所作為之構成，其目的為提供：未有阻障膜自加以形成於基板上之觸媒吸附層剝離者之半導體裝置，鍍敷處理方法，鍍敷處理系統及記憶媒體者。
本發明係一種半導體裝置，其特徵為在半導體裝置中，具備：基板，和加以形成於前述基板上，包含吸附於基板之觸媒金屬的觸媒吸附層，和於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理而加以形成，包含與前述觸媒金屬不同之接合金屬的接合金屬層，和於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷處理而加以形成之阻障金屬鍍敷層者。
本發明係一種鍍敷處理方法，其特徵為在對於基板而言施以鍍敷處理之鍍敷處理方法中，具備：準備基板之工程，和供給包含觸媒金屬之觸媒溶液於前述基板而形成觸媒吸附層於前述基板上之工程，和供給包含接合金屬之接合金屬溶液於前述基板，而於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理而形成接合金屬層之工程，和供給阻障金屬鍍敷液於前述基板，而於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷處理而形成阻障金屬鍍敷層之工程者。
本發明係一種鍍敷處理系統，其特徵為在對於基板而言施以鍍敷處理之鍍敷處理系統中，具備：供給包含觸媒金屬之觸媒溶液於基板而形成觸媒吸附層於前述基板上之觸媒吸附層形成部，和供給包含接合金屬之接合金屬溶液於前述基板，而於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理而形成接合金屬層之接合金屬層形成部，和供給阻障金屬鍍敷液於前述基板，而於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷 處理而形成阻障金屬鍍敷層之鍍敷層形成部者。
本發明係一種記憶媒體，其特徵為在收納為了使鍍敷處理系統執行鍍敷處理方法之電腦程式之記憶媒體中，鍍敷處理方法係具備：準備基板之工程，和供給包含觸媒金屬之觸媒溶液於前述基板而形成觸媒吸附層於前述基板上之工程，和供給包含接合金屬之接合金屬溶液於前述基板，而於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理而形成接合金屬層之工程，和供給阻障金屬鍍敷液於前述基板，而於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷處理而形成阻障金屬鍍敷層之工程者。
如根據本發明，未有阻障金屬鍍敷層自加以形成於基板上之觸媒吸附層剝離之情況。因此，可得到高精確度之半導體裝置者。
1‧‧‧半導體裝置
2‧‧‧基板
2a‧‧‧凹部
10‧‧‧鍍敷處理系統
11‧‧‧基板搬送機械手臂
12‧‧‧密著層形成部
13‧‧‧觸媒吸附層形成部
13A‧‧‧接合金屬層形成部
14‧‧‧鍍敷層形成部
15‧‧‧燒結部
16‧‧‧無電解Cu鍍敷層形成部
17‧‧‧電解Cu鍍敷層形成部
18‧‧‧卡匣站
19‧‧‧控制部
19A‧‧‧記憶媒體
21‧‧‧密著層
22‧‧‧觸媒吸附層
22A‧‧‧接合金屬層
23‧‧‧阻障金屬鍍敷層
24‧‧‧無電解Cu鍍敷層
25‧‧‧電解Cu鍍敷層
圖1係顯示在本發明之實施形態的鍍敷處理系統之方塊圖。
圖2係顯示在本發明之實施形態的鍍敷處理方法之流程圖。
圖3(a)~(f)係顯示加以實施在本發明之實施形態的鍍 敷處理方法之基板的圖。
圖4係顯示鍍敷層形成部之側剖面圖。
圖5係顯示鍍敷層形成部之平面圖。
圖6係顯示鍍敷層燒結部之側剖面圖。
<鍍敷處理系統>
經由圖1乃至圖7而對於本發明之一實施形態加以說明。
首先，經由圖1，對於經由本發明之鍍敷處理系統而加以敘述。
如圖1所示，鍍敷處理系統10係對於半導體晶圓等之具有凹部2a的基板(矽基板)2而言，施以鍍敷處理之構成。
如此之鍍敷處理系統10係具備：加以載置有收納基板2之卡匣(未圖示)之卡匣站18，和自卡匣站18上之卡匣取出基板2而搬送之基板搬送機械手臂11，和基板搬送機械手臂11所運行之運行路徑11a。
另外，於運行路徑11a之一側，加以配置有於基板2上，使矽烷偶合劑等之偶合劑吸附而形成後述之密著層21之密著層形成部12，和於基板2之密著層21上，使觸媒金屬吸附而形成後述之觸媒吸附層22之觸媒吸附層形成部13，和於觸媒吸附層22上，設置將觸媒金 屬作為觸媒而經由鍍敷處理加以形成，包含與觸媒金屬不同之接合金屬之接合金屬層22A的接合金屬層形成部13A，和於基板2之接合金屬層22A上，將接合金屬作為觸媒而形成作為後述之Cu擴散防止膜(阻障膜)而發揮機能之阻障金屬鍍敷層23的鍍敷層形成部14。
另外，於運行路徑11a之另一側，加以配置有燒結加以形成於基板2之接合金屬層22A及阻障金屬鍍敷層23之燒結部15，和為了於形成於基板2之阻障金屬鍍敷層23上，形成後述之作為晶種膜而發揮機能之無電解銅鍍敷層(無電解Cu鍍敷層)24之無電解Cu鍍敷層形成部16。
另外，鄰接於燒結部15，加以配置有為了於加以形成於基板2之凹部2a內，將無電解Cu鍍敷層24作為晶種膜而充填電解銅鍍敷層(電解Cu鍍敷層)25之電解Cu鍍敷層形成部17。
另外，上述之鍍敷處理系統之各構成構件，例如卡匣站18，基板搬送機械手臂11，密著層形成部12，觸媒吸附層形成部13，接合金屬層形成部13A，鍍敷層形成部14，燒結部15，無電解Cu鍍敷層形成部16及電解Cu鍍敷層形成部17係均依照記錄於設置在控制部19之記憶媒體19A的各種程式，由控制部19加以驅動控制，經由此而加以進行對於基板2之各種處理。在此，記憶媒體19A係收納各種之設定資料或後述之鍍敷處理程式等之各種程式。作為記憶媒體19A係可加以使用可由電腦 讀取之ROM或RAM等之記憶體，或硬碟，CD-ROM、DVD-ROM或可撓性磁碟等之磁碟狀記憶媒體等之公知的構成。
接著，對於為了形成接合金屬層22A之接合金屬層形成部13A，為了形成作為Cu擴散防止膜(阻障膜)而發揮機能之阻障金屬鍍敷層23之鍍敷層形成部14，燒結部15及無電解Cu鍍敷層形成部16更加以敘述。
其中，接合金屬層形成部13A，鍍敷層形成部14，及無電解Cu鍍敷層形成部16係均可由圖4及圖6所示之鍍敷處理裝置而構成者。
如此之鍍敷處理裝置13A，14及16係如圖4及圖5所示之構成。
即，鍍敷處理裝置13A，14，16係如圖4及圖5所示，具備：為了在外殼101之內部，旋轉保持基板2之基板旋轉保持機構(基板收容部)110，和供給鍍敷液或洗淨液等於基板2表面之液供給機構30，90，和接受自基板2飛散之鍍敷液或洗淨液等之杯狀物105，和排出由杯狀物105接受之鍍敷液或洗淨液之排出口124，129，134，和排出集中於排出口的液之液排出機構120，125，130，和控制基板旋轉保持機構110，液供給機構30，90，杯狀物105，及液排出機構120，125，130之控制機構160。
(基板旋轉保持機構)
其中，基板旋轉保持機構110係如圖4及圖5所示，具有：在外殼101內延伸於上下之中空圓筒狀之旋轉軸111，和安裝於旋轉軸111之上端部的旋轉台112，和加以設置於旋轉台112之上面外周部，支持基板2之晶圓夾頭113，和旋轉驅動旋轉軸111之旋轉機構162。其中，旋轉機構162係經由控制機構160而加以控制，再經由旋轉機構162而加以旋轉驅動旋轉軸111，經由此，加以旋轉經由晶圓夾頭113所支持之基板2。
(液供給機構)
接著，對於供給鍍敷液或洗淨液等於基板2表面之液供給機構30，90，參照圖4及圖5而加以說明。液供給機構30，90係包含：對於基板2表面而言供給施以鍍敷處理之鍍敷液的鍍敷液供給機構30，和供給洗淨處理液至基板2表面之洗淨處理液供給機構90。
如圖4及圖5所示，吐出噴嘴32係加以安裝於噴嘴頭104。另外，噴嘴頭104係加以安裝於機械手臂103之前端部，此機械手臂103係成為可延伸於上下方向，且加以固定於經由旋轉機構165而加以旋轉驅動之支持軸102。經由如此之構成，成為可將鍍敷液，藉由吐出噴嘴32而自所期望的高度吐出至基板2表面之任意處者。
[洗淨處理液供給機構90]
洗淨處理液供給機構90係如後述，在基板2之洗淨工程中加以使用之構成，如圖4所示，包含：加以安裝於噴嘴頭104之噴嘴92。此情況，自噴嘴92，洗淨處理液或清洗處理液之任一則選擇性地加以吐出至基板2表面。
(液排出機構)
接著，對於排出自基板2飛散之鍍敷液或洗淨液等之液排出機構120，125，130，參照圖4加以說明。如圖4所示，於外殼101內，係加以配置有經由升降機構164而驅動於上下方向，具有排出口124，129，134之杯狀物105。液排出機構120，125，130係成為排出集中於各排出口124，129，134的液之構成。
如圖4所示，鍍敷液排出機構120，125係各具有經由流路切換器121，126而加以切換之回收流路122，127及廢棄流路123，128。其中，回收流路122，127係為了回收鍍敷液而再利用之流路，另一方面，廢棄流路123，128係為了廢棄鍍敷液之流路。然而，如圖4所示，對於處理液排出機構130係僅加以設置廢棄流路133。
另外，如圖4及圖5所示，於基板收容部110之出口側，係加以連接排出鍍敷液35之鍍敷液排出機構120的回收流路122，而此回收流路122之中，於基板收容部110之出口側附近，加以設置冷卻鍍敷液35之冷卻緩衝器120A。
接著，對於燒結部15加以敘述。
燒結部15係如圖6所示，具備：加以密閉之密閉外殼15a，和加以配置於密閉外殼15a內部之加熱板15A。
於燒結部15之密閉外殼15a，係加以設置有為了搬送基板2之搬送口(未圖示)，另外，於密閉外殼15a內係自N2氣體供給口15c加以供給N2氣體。
同時，密閉外殼15a內係經由排氣口15b而加以排氣，經由以N2氣體充滿在密閉外殼15a內之時，可將密閉外殼15a內保持為非活性環境者。
接著，對於如此之構成所成之本實施形態的作用，經由圖2及圖3而加以說明。
首先，在前工程中，對於半導體晶圓等所成之基板(矽基板)2而言，加以形成凹部2a，而將加以形成有凹部2a之基板2，加以搬送至本發明之鍍敷處理系統10內。
並且，在鍍敷處理系統10之密著層形成部12內，於具有凹部2a之基板2上，加以形成密著層21(參照圖2及圖3(a))。
在此，作為形成凹部2a於基板2之方法，係可自以往公知的方法適宜採用者。具體而言，例如，作為乾蝕刻技術，可適用使用氟系或氯系氣體等之泛用技術，但對於特別是形成縱橫比(孔的深度/孔的口徑)大的孔，係可更適合地採用使用可高速地深掘蝕刻之ICP- RIE(Inductively Coupled Plasma Reactive Ion Etching：感應耦合電漿-反應性離子蝕刻)之技術的方法，特別是可適合地採用反覆進行使用六氟化硫(SF6)之蝕刻步驟與使用C4F8等之聚四氟乙烯系氣體之保護步驟之稱為博希法之方法。
另外，密著層形成部12係具有擁有加熱部之真空室(未圖示)，在此密著層形成部12內，於具有凹部2a之基板2上，加以吸附矽烷偶合劑等之偶合劑，如此作為而於基板2上，加以形成密著層21(SAM處理)。使矽烷偶合劑吸附而加以形成之密著層21係使後述之觸媒吸附層22與基板2之密著性提升之構成。
在密著層形成部12中加以形成有密著層21之基板2係經由基板搬送機械手臂11而加以傳送至觸媒吸附層形成部13。並且，在此觸媒吸附層形成部13中，加以供給包含觸媒金屬之觸媒溶液於基板2，於密著層21上，加以吸附觸媒金屬而形成觸媒吸附層22(參照圖3(b))。
接著，對於加以供給至基板2之觸媒溶液及含於觸媒溶液之觸媒金屬加以說明。首先，對於觸媒金屬加以說明。
作為加以吸附於基板2之密著層21的觸媒金屬，係適宜採用具有可促進鍍敷反應之觸媒作用之觸媒，例如，加以使用奈米粒子所成之觸媒金屬。在此，奈米粒子係指具有觸媒作用之膠狀的粒子，平均粒徑為20nm以 下、例如成為0.5nm~20nm之範圍內的粒子者。作為構成奈米粒子之元素，係例如，可舉出鈀，金，白金等。其中，可將奈米粒子的鈀作為n-Pd而表示者。
另外，作為構成奈米粒子之元素，使用釕亦可。
測定奈米粒子的平均粒徑的方法則無特別加以限定，可使各種方法。例如，測定觸媒溶液內之奈米粒子的平均粒徑之情況，可使用動態光散射法等。動態光散射法係指對分散於觸媒溶液內之奈米粒子照射雷射光，經由觀察其散射光之時，而算出奈米粒子的平均粒徑等之方法。
另外，測定吸附於基板2之凹部2a之奈米粒子的平均粒徑之情況，亦可自使用TEM或SEM等所得到之畫像，檢出特定個數之奈米粒子，例如20個奈米粒子，再算出此等奈米粒子的粒徑之平均值者。
接著，對於含有由奈米粒子所成之觸媒之觸媒溶液加以說明。觸媒溶液係含有構成成為觸媒之奈米粒子的金屬之離子者。例如，奈米粒子則自鈀加以構成之情況，於觸媒溶液係作為鈀離子源，而加以含有氯化鈀等之鈀化合物。
觸媒溶液之具體的組成係無特別加以限定，但理想係觸媒溶液之黏性係數則呈成為0.01Pa．s以下地加以設定觸媒溶液之組成。經由將觸媒溶液之黏性係數作為上述範圍內之時，即使基板2之凹部2a的直徑為小之 情況，亦可充分地使觸媒溶液滲透至基板2之凹部2a的下部為止者。經由此，可更確實地使觸媒金屬吸附至基板2之凹部2a之下部為止者。
理想係觸媒溶液中之觸媒金屬係經由分散劑而加以被覆。經由此，可縮小在觸媒金屬之界面的界面能量者。隨之，認為可更促進在觸媒溶液內之觸媒金屬的擴散，經由此，可以更短時間而使觸媒金屬到達至基板2之凹部2a之下部為止者。
另外，認為可防止複數之觸媒金屬產生凝集而其粒徑變大者，經由此情況，亦可更促進在觸媒溶液內之觸媒金屬的擴散者。
準備以分散劑所被覆之觸媒金屬的方法則無特別加以限定者。例如，將包含預先以分散劑所被覆之觸媒金屬之觸媒溶液，對於觸媒吸附層形成部13加以供給亦可。或是將以分散劑被覆觸媒金屬之工程，在觸媒吸附層形成部13之內部，例如在觸媒溶液供給機構30實施地，加以構成觸媒形成部13亦可。
作為分散劑係具體而言，聚乙烯基吡咯烷酮(PVP)、聚丙烯酸(PAA)、聚乙烯亞胺(PEI)、四甲銨(TMA)、檸檬酸等為佳。
其他，加以添加為了調整特性之各種藥劑於觸媒溶液亦可。
且，作為包含觸媒金屬之觸媒溶液，係不限定於包含n-Pd等之奈米粒子的觸媒溶液，作為觸媒溶液 使用氯化鈀水溶液(PdCl2)，作為觸媒金屬使用氯化鈀(PdCl2)中的Pd離子亦可。
如此，在觸媒吸附層形成部13中，形成觸媒吸附層22於基板2上之後，基板2係經由基板搬送機械手臂11而加以傳送至接合金屬層形成部13A。
接著，在接合金屬層形成部13A中，於基板2之觸媒吸附層22上，經由將觸媒吸附層22之觸媒金屬作為觸媒之鍍敷處理，加以形成包含與觸媒金屬不同之接合金屬，例如，包含Ni或NiB等之Ni合金之接合金屬層22A(參照圖3(c))。
接合金屬層形成部13A係由如圖4及圖5所示之鍍敷處理裝置所成，經由施以無電解鍍敷於基板2之觸媒吸附層22上之時，加以形成接合金屬層22A。
此情況，接合金屬層22A之厚度係例如，成為進行如未產生顯著間隙於NiB等之接合金屬間之膜形成程度的厚度，例如，25nm~50nm者為佳。
接著，加以形成接合金屬層22A於觸媒吸附層22上之基板2係經由基板搬送機械手臂11，自接合金屬層形成部13A，從燒結部15之鍍敷層形成部14加以傳送至密閉外殼15a內。並且，在此燒結部15之密閉外殼15a內，基板2係為了抑制氧化而在充填有N2氣體之非活性環境中，在加熱板15A上加以加熱。如此作為而加以燒結基板2之接合金屬層22A(Bake處理)。
在燒結部15中，燒結接合金屬層22A時之燒 結溫度係成為150~200℃、而燒結時間係成為10~30分鐘。
經由如此燒結基板2上之接合金屬層22A之時，可將接合金屬層22A內之水分釋放至外方，同時可提高接合金屬層22A內之金屬間結合者。
之後，基板2係經由基板搬送機械手臂11而加以傳送至鍍敷層形成部14。
接著，在鍍敷層形成部14中，於基板2之觸媒吸附層22上，加以形成作為Cu擴散防止膜(阻障膜)而發揮機能之阻障金屬鍍敷層23(參照圖3(d))。
此情況，鍍敷層形成部14係由如圖4及圖5所示之鍍敷處理裝置所成，於基板2之接合金屬層22A上，經由將接合金屬層22A之接合金屬作為觸媒而施以無電解鍍敷處理之時，可形成阻障金屬鍍敷層23(參照圖3(e))。
在鍍敷層形成部14中形成阻障金屬鍍敷層23之情況，作為鍍敷液係例如，可使用含有Co-W-B之鍍敷液，而鍍敷液的溫度係保持為40~75℃(理想為65℃)。
經由將含有Co-W-B之鍍敷液供給至基板2上之時，於基板2之接合金屬層22A上經由將接合金屬層22A之接合金屬作為觸媒之無電解鍍敷處理，加以形成含有Co-W-B之阻障金屬鍍敷層23。
接著，加以形成阻障金屬鍍敷層23於接合金屬層22A上之基板2係經由基板搬送機械手臂11，自鍍 敷層形成部14，加以傳送至燒結部15之密閉外殼15a內。並且，在此燒結部15之密閉外殼15a內，基板2係為了抑制氧化而在充填有N2氣體之非活性環境中，在加熱板15A上加以加熱。如此作為而加以燒結基板2之阻障金屬鍍敷層23(Bake處理)。
在燒結部15中，燒結阻障金屬鍍敷層23時之燒結溫度係成為150~200℃、而燒結時間係成為10~30分鐘。
經由如此燒結基板2上之阻障金屬鍍敷層23之時，可將阻障金屬鍍敷層23內之水分釋放至外方，同時可提高阻障金屬鍍敷層23內之金屬間結合者。
如此作為，可於基板2上之接合金屬層22A上形成阻障金屬鍍敷層23者。如上述，接合金屬層22A之厚度係成為25nm~50nm，而阻障金屬鍍敷層23之厚度係例如成為250nm~500nm。如此，接合金屬層22A之厚度係比較於阻障金屬鍍敷層23之厚度而成為相當地薄。
如根據本實施形態，於觸媒吸附層22與阻障金屬鍍敷層23之間，介入存在有含有與觸媒吸附層22之觸媒金屬不同之接合金屬之薄膜的接合金屬層22A之故，而此薄膜的接合金屬層22A則可對於觸媒吸附層22及阻障金屬鍍敷層23之雙方而言確實地接合者。因此，比較於觸媒吸附層22上直接形成阻障金屬鍍敷層23之情況，可飛耀性地使觸媒吸附層22與阻障金屬鍍敷層23之密著性提升者。
由如此作為，加以形成有阻障金屬鍍敷層23之基板2係經由基板搬送機械手臂11，而加以傳送至無電解Cu鍍敷層形成部16。
接著，在無電解Cu鍍敷層形成部16中，於基板2之阻障金屬鍍敷層23上，加以形成有為了形成電解Cu鍍敷層25之作為晶種膜而發揮機能之無電解Cu鍍敷層24(參照圖3(e))。
此情況，無電解Cu鍍敷層形成部16係由如圖4及圖5所示之鍍敷處理裝置所成，經由施以無電解鍍敷處理於基板2之阻障金屬鍍敷層23上之時，可形成無電解Cu鍍敷層24。
在無電解Cu鍍敷層形成部16所形成之無電解Cu鍍敷層24係為了形成電解Cu鍍敷層25之作為晶種膜而發揮機能之構成，於在無電解Cu鍍敷層形成部16所使用之鍍敷液，係包含有成為銅離子源之銅氯，例如，包含有硫酸銅，硝酸銅，氯化銅，溴化銅，氧化銅，氫氧化銅，焦磷酸銅等。另外，於鍍敷液係更含有銅離子之錯合劑及還原劑。另外於鍍敷液係加以含有為了使鍍敷反應之安定性或速度提升之各種添加劑亦可。
由如此作為，加以形成有無電解Cu鍍敷層24之基板2係經由基板搬送機械手臂11，而加以傳送至電解Cu鍍敷層形成部17。且，將加以形成有無電解Cu鍍敷層24之基板2傳送至燒結部15而燒結之後，加以傳送至電解Cu鍍敷層形成部17亦可。接著，在電解Cu鍍 敷層形成部17中，對於基板2而言加以施以電解Cu鍍敷處理，於基板2之凹部2a內，將無電解Cu鍍敷層24作為晶種膜而加以充填電解Cu鍍敷層25(參照圖3(f))。由如此作為，得到具有基板2，和密著層21，和觸媒吸附層22，和接合金屬層22A，和阻障金屬鍍敷層23，和無電解Cu鍍敷層24，和電解Cu鍍敷層25之半導體裝置1。
之後，基板2係自鍍敷處理系統10而加以排出至外方。
若如以上般根據本實施形態，因於觸媒吸附層22與阻障金屬鍍敷層23之間，加以介入存在有含有與觸媒金屬不同之接合金屬的薄膜之接合金屬層22A之故，可使觸媒吸附層22與阻障金屬鍍敷層23之密著性飛耀性地提升者。
<變形例>
又，在上述實施例中，顯示過以電解Cu鍍敷處理而加以充填電解Cu鍍敷層的例，但並不限於此，取代電解Cu鍍敷處理而以無電解Cu鍍敷處理來形成Cu鍍敷層亦可。
另外，在上述實施例中，於燒結接合金屬層22A及阻障金屬鍍敷層23之情況，顯示過在燒結部15之密閉外殼15a內，將基板2，在充填有N2氣體之非活性環境中，在加熱板15A上加熱的例，但並不限定於此，例如將低溫化或處理時間之縮短作為目的，將密閉外殼15a內 作為真空而在加熱板15A上加熱基板2亦可。
另外，在上述實施例中，係顯示過以個別的裝置構成接合金屬層形成部13A及鍍敷層形成部14，和燒結部15，但並不限定於此，在圖4所示之鍍敷層形成部14中，於基板2上方，設置燈照射部200(UV光等)，或是，設置被覆基板2之加熱板(未圖示)等之加熱源，在鍍敷層形成部14內進行接合金屬層之燒結，或鍍敷層之燒結亦可。

Claims (4)

  1. 一種鍍敷處理方法，其特徵為在對於基板而言施以鍍敷處理之鍍敷處理方法中，具備：準備基板之工程，和供給包含觸媒金屬之觸媒溶液於前述基板而形成觸媒吸附層於前述基板上之工程，和供給包含接合金屬之接合金屬溶液於前述基板，而於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理，形成包含NiB之接合金屬層之工程，和供給阻障金屬鍍敷液於前述基板，而於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷處理，形成包含CoWB之阻障金屬鍍敷層之工程；於前述基板形成前述接合金屬層之後，燒結前述基板，於前述基板形成前述阻障金屬鍍敷層之後，再燒結前述基板。
  2. 如申請專利範圍第1項記載之鍍敷處理方法，其中，前述觸媒吸附層之觸媒金屬係包含n-Pd或氯化Pd者。
  3. 如申請專利範圍第1項或第2項記載之鍍敷處理方法，其中，前述阻障金屬鍍敷層係由單層構造所成者。
  4. 一種記憶媒體，其特徵為在收納為了使鍍敷處理系統執行鍍敷處理方法之電腦程式之記憶媒體中，鍍敷處理方法係具備：準備基板之工程，和供給包含觸媒金屬之觸媒溶液於前述基板而形成觸媒吸附層於前述基板上之工程，和供給包含接合金屬之接合金屬溶液於前述基板，而於前述觸媒吸附層上，經由將前述觸媒金屬作為觸媒之鍍敷處理，形成包含NiB之接合金屬層之工程，和供給阻障金屬鍍敷液於前述基板，而於前述接合金屬層上，經由將前述接合金屬作為觸媒之鍍敷處理，形成包含CoWB金之阻障金屬鍍敷層之工程；於前述基板形成前述接合金屬層之後，燒結前述基板，於前述基板形成前述阻障金屬鍍敷層之後，再燒結前述基板。
TW105104616A 2015-02-23 2016-02-17 半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體 TWI669414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-033354 2015-02-23
JP2015033354A JP6328576B2 (ja) 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体

Publications (2)

Publication Number Publication Date
TW201704530A TW201704530A (zh) 2017-02-01
TWI669414B true TWI669414B (zh) 2019-08-21

Family

ID=56689996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105104616A TWI669414B (zh) 2015-02-23 2016-02-17 半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體

Country Status (4)

Country Link
US (1) US20160247765A1 (zh)
JP (1) JP6328576B2 (zh)
KR (1) KR102570852B1 (zh)
TW (1) TWI669414B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211478B2 (ja) * 2014-07-14 2017-10-11 東京エレクトロン株式会社 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6552931B2 (ja) * 2015-09-18 2019-07-31 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10784111B2 (en) * 2016-10-27 2020-09-22 Tokyo Electron Limited Plating method, plating apparatus and recording medium
WO2019151023A1 (ja) * 2018-02-05 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法、多層配線形成装置および記憶媒体
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079154A1 (en) * 2006-09-29 2008-04-03 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
JP3825790B2 (ja) * 2003-10-30 2006-09-27 東海ゴム工業株式会社 フレキシブルプリント基板の製法
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
US20070190362A1 (en) * 2005-09-08 2007-08-16 Weidman Timothy W Patterned electroless metallization processes for large area electronics
JP4911586B2 (ja) * 2006-09-13 2012-04-04 学校法人早稲田大学 積層構造、超ｌｓｉ配線板及びそれらの形成方法
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079154A1 (en) * 2006-09-29 2008-04-03 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof

Also Published As

Publication number Publication date
US20160247765A1 (en) 2016-08-25
JP2016156039A (ja) 2016-09-01
KR102570852B1 (ko) 2023-08-25
TW201704530A (zh) 2017-02-01
JP6328576B2 (ja) 2018-05-23
KR20160102896A (ko) 2016-08-31

Similar Documents

Publication Publication Date Title
TWI669414B (zh) 半導體裝置、鍍敷處理方法、鍍敷處理系統及記憶媒體
TWI590731B (zh) A metal wiring layer forming method, a metal wiring layer forming apparatus, and a storage medium
US20150030774A1 (en) Plating method, plating system and storage medium
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
TWI659125B (zh) 鍍敷前處理方法、鍍敷處理系統及記憶媒體
TWI679301B (zh) 緊密層形成方法、緊密層形成系統及記憶媒體
TWI614371B (zh) 觸媒層形成方法、觸媒層形成系統及記憶媒體
KR102560933B1 (ko) 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체