KR102570852B1 - 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체 - Google Patents

반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체 Download PDF

Info

Publication number
KR102570852B1
KR102570852B1 KR1020160019200A KR20160019200A KR102570852B1 KR 102570852 B1 KR102570852 B1 KR 102570852B1 KR 1020160019200 A KR1020160019200 A KR 1020160019200A KR 20160019200 A KR20160019200 A KR 20160019200A KR 102570852 B1 KR102570852 B1 KR 102570852B1
Authority
KR
South Korea
Prior art keywords
substrate
plating
layer
catalyst
metal
Prior art date
Application number
KR1020160019200A
Other languages
English (en)
Other versions
KR20160102896A (ko
Inventor
유이치로 이나토미
타카시 타나까
노부타카 미즈타니
유스케 사이토
카즈토시 이와이
미츠아키 이와시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160102896A publication Critical patent/KR20160102896A/ko
Application granted granted Critical
Publication of KR102570852B1 publication Critical patent/KR102570852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1851—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875—Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879—Use of metal, e.g. activation, sensitisation with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/38—Coating with copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판 상의 촉매 흡착층과 배리어 메탈 도금층의 밀착성을 향상시킨다. 기판(2)에 촉매 용액을 공급하여 기판(2) 상에 촉매 금속을 포함하는 촉매 흡착층(22)을 형성하고, 이 촉매 흡착층(22) 상에 촉매 금속을 촉매로서 도금 처리를 실시하여, 촉매 금속과 상이한 접합 금속을 포함하는 접합 금속층(22A)을 형성한다. 접합 금속층(22A) 상에 접합 금속을 촉매로서 도금 처리를 실시하여, 배리어 메탈 도금층(23)을 형성한다.

Description

반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체 {SEMICONDUCTOR DEVICE, PLATING METHOD, PLATING SYSTEM AND RECORDING MEDIUM}
본 발명은 반도체 장치, 기판에 대하여 도금을 실시하는 도금 처리 방법, 도금 처리 시스템 및 기억 매체에 관한 것이다.
최근, LSI 등의 반도체 장치는, 실장(實裝) 면적의 공간 절약화 또는 처리 속도의 개선과 같은 과제에 대응하기 위하여, 보다 한층 고밀도화되는 것이 요구되고 있다. 고밀도화를 실현하는 기술의 일례로서, 복수의 배선 기판을 적층함으로써 삼차원 LSI 등의 다층 기판을 제작하는 다층 배선 기술이 알려져 있다.
다층 배선 기술에서는 일반적으로, 배선 기판 간의 도통을 확보하기 위하여, 배선 기판을 관통하고 또한 구리(Cu) 등의 도전성 재료가 매립된 관통 비아홀이 배선 기판에 마련되어 있다. 도전성 재료가 매립된 관통 비아홀을 제작하기 위한 기술의 일례로서, 무전해 도금법이 알려져 있다.
배선 기판을 제작하는 구체적인 방법으로서, 오목부가 형성된 기판을 준비하고, 이어서 기판의 오목부 내에 Cu 확산 방지막으로서의 배리어막을 형성하고, 이 배리어막 상에 시드막을 무전해 Cu 도금에 의해 형성하는 방법이 알려져 있다. 이 후 오목부 내에 전해 Cu 도금에 의해 Cu가 매립되고, Cu가 매립된 기판은, 화학 기계 연마 등의 연마 방법에 의해 박막화되고, 이에 의해, Cu가 매립된 관통 비아홀을 가지는 배선 기판이 제작된다.
상술한 배선 기판 중 배리어막을 형성하는 경우, 기판에 대하여 미리 나노 팔라듐(n－Pd) 등의 촉매 금속을 흡착시켜 촉매 흡착층을 형성하고, 이 촉매 흡착층 상에 도금 처리를 실시함으로써 예를 들면 Co-W-B층으로 이루어지는 배리어막이 얻어진다.
그런데 n-Pd 등의 촉매 금속을 포함하는 촉매 흡착층 상에 직접 Co-W-B층으로 이루어지는 배리어막을 형성한 경우, 촉매 흡착층으로부터 배리어막이 박리되는 문제가 발생하고 있다.
일본특허공개공보 2010-185113호
본 발명은, 이러한 점을 고려하여 이루어진 것으로, 기판 상에 형성된 촉매 흡착층으로부터 배리어막이 박리되지 않는 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체를 제공하는 것을 목적으로 한다.
본 발명은, 반도체 장치에 있어서, 기판과, 상기 기판 상에 형성되고, 기판에 흡착된 촉매 금속을 포함하는 촉매 흡착층과, 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 형성되고, 상기 촉매 금속과 상이한 접합 금속을 포함하는 접합 금속층과, 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 형성된 배리어 메탈 도금층을 구비한 것을 특징으로 하는 반도체 장치이다.
본 발명은, 기판에 대하여 도금 처리를 실시하는 도금 처리 방법에 있어서, 기판을 준비하는 공정과, 상기 기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 공정과, 상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 접합 금속층을 형성하는 공정과, 상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 배리어 메탈 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 도금 처리 방법이다.
본 발명은, 기판에 대하여 도금 처리를 실시하는 도금 처리 시스템에 있어서, 기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 촉매 흡착층 형성부와, 상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 접합 금속층을 형성하는 접합 금속층 형성부와, 상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 배리어 메탈 도금층을 형성하는 도금층 형성부를 구비한 것을 특징으로 하는 도금 처리 시스템이다.
본 발명은, 도금 처리 시스템에 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 도금 처리 방법은, 기판을 준비하는 공정과, 상기 기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 공정과, 상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 접합 금속층을 형성하는 공정과, 상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 배리어 메탈 도금층을 형성하는 공정을 구비한 것을 특징으로 하는 기억 매체이다.
본 발명에 따르면, 기판 상에 형성된 촉매 흡착층으로부터 배리어 메탈 도금층이 박리되지 않는다. 이 때문에 고정밀도의 반도체 장치를 얻을 수 있다.
도 1은 본 발명의 실시의 형태에 있어서의 도금 처리 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시의 형태에 있어서의 도금 처리 방법을 나타내는 순서도이다.
도 3a ~ 도 3f는 본 발명의 실시의 형태에 있어서의 도금 처리 방법이 실시되는 기판을 나타내는 도이다.
도 4는 도금층 형성부를 나타내는 측단면도이다.
도 5는 도금층 형성부를 나타내는 평면도이다.
도 6은 도금층 소성부를 나타내는 측단면도이다.
<도금 처리 시스템>
도 1 ~ 도 6에 따라 본 발명의 일실시의 형태에 대하여 설명한다.
먼저 도 1에 따라 본 발명에 따른 도금 처리 시스템에 대하여 설명한다.
도 1에 나타내는 바와 같이, 도금 처리 시스템(10)은 반도체 웨이퍼 등의 오목부(2a)를 가지는 기판(실리콘 기판)(2)에 대하여 도금 처리를 실시하는 것이다.
이러한 도금 처리 시스템(10)은, 기판(2)을 수납한 카세트(도시하지 않음)가 배치되는 카세트 스테이션(18)과, 카세트 스테이션(18) 상의 카세트로부터 기판(2)을 취출하여 반송하는 기판 반송 암(11)과, 기판 반송 암(11)이 주행하는 주행로(11a)를 구비하고 있다.
또한 주행로(11a)의 일측에, 기판(2) 상에 실란 커플링제 등의 커플링제를 흡착시켜 후술하는 밀착층(21)을 형성하는 밀착층 형성부(12)와, 기판(2)의 밀착층(21) 상에 촉매 금속을 흡착시켜 후술하는 촉매 흡착층(22)을 형성하는 촉매 흡착층 형성부(13)와, 촉매 흡착층(22) 상에 촉매 금속을 촉매로서 도금 처리에 의해 형성되고, 촉매 금속과 상이한 접합 금속을 포함하는 접합 금속층(22A)을 마련하는 접합 금속층 형성부(13A)와, 기판(2)의 접합 금속층(22A) 상에 후술하는 Cu 확산 방지막(배리어막)으로서 기능하는 배리어 메탈 도금층(23)을 접합 금속을 촉매로서 형성하는 도금층 형성부(14)가 배치되어 있다.
또한 주행로(11a)의 타측에, 기판(2)에 형성된 접합 금속층(22A) 및 배리어 메탈 도금층(23)을 소성하는 소성부(15)와, 기판(2)에 형성된 배리어 메탈 도금층(23) 상에, 후술하는 시드막으로서 기능하는 무전해 구리 도금층(무전해 Cu 도금층)(24)을 형성하기 위한 무전해 Cu 도금층 형성부(16)가 배치되어 있다.
또한 소성부(15)에 인접하여, 기판(2)에 형성된 오목부(2a) 내에, 무전해 Cu 도금층(24)을 시드막으로서 전해 구리 도금층(전해 Cu 도금층)(25)을 충전하기 위한 전해 Cu 도금층 형성부(17)가 배치되어 있다.
또한 상술한 도금 처리 시스템의 각 구성 부재, 예를 들면 카세트 스테이션(18), 기판 반송 암(11), 밀착층 형성부(12), 촉매 흡착층 형성부(13), 접합 금속층 형성부(13A), 도금층 형성부(14), 소성부(15), 무전해 Cu 도금층 형성부(16) 및 전해 Cu 도금층 형성부(17)는 모두 제어부(19)에 마련한 기억 매체(19A)에 기록된 각종의 프로그램에 따라 제어부(19)에서 구동 제어되고, 이에 의해 기판(2)에 대한 다양한 처리가 행해진다. 여기서, 기억 매체(19A)는, 각종의 설정 데이터 또는 후술하는 도금 처리 프로그램 등의 각종의 프로그램을 저장하고 있다. 기억 매체(19A)로서는, 컴퓨터로 판독 가능한 ROM 또는 RAM 등의 메모리, 또는 하드 디스크, CD-ROM, DVD-ROM 또는 플렉시블 디스크 등의 디스크 형상 기억 매체 등의 공지의 것이 사용될 수 있다.
이어서 접합 금속층(22A)을 형성하기 위한 접합 금속층 형성부(13A), Cu 확산 방지막(배리어막)으로서 기능하는 배리어 메탈 도금층(23)을 형성하기 위한 도금층 형성부(14), 소성부(15) 및 무전해 Cu 도금층 형성부(16)에 대하여 더 설명한다.
이 중, 접합 금속층 형성부(13A), 도금층 형성부(14), 및 무전해 Cu 도금층 형성부(16)는 모두 도 4 및 도 5에 나타내는 도금 처리 장치로 구성할 수 있다.
이러한 도금 처리 장치(13A, 14 및 16)는 도 4 및 도 5에 나타낸 바와 같은 것이다.
즉, 도금 처리 장치(13A, 14, 16)는, 도 4 및 도 5에 나타내는 바와 같이, 케이싱(101)의 내부에서 기판(2)을 회전 유지하기 위한 기판 회전 유지 기구(기판 수용부)(110)와, 기판(2)의 표면에 도금액 또는 세정 처리액 등을 공급하는 액 공급 기구(30, 90)와, 기판(2)으로부터 비산한 도금액 또는 세정 처리액 등을 받는 컵(105)과, 컵(105)으로 받은 도금액 또는 세정 처리액을 배출하는 배출구(124, 129, 134)와, 배출구로 모아진 액을 배출하는 액 배출 기구(120, 125, 130)와, 기판 회전 유지 기구(110), 액 공급 기구(30, 90), 컵(105) 및 액 배출 기구(120, 125, 130)를 제어하는 제어 기구(160)를 구비하고 있다.
(기판 회전 유지 기구)
이 중 기판 회전 유지 기구(110)는, 도 4 및 도 5에 나타내는 바와 같이, 케이싱(101) 내에서 상하로 신연하는 중공 원통 형상의 회전축(111)과, 회전축(111)의 상단부에 장착된 턴테이블(112)과, 턴테이블(112)의 상면 외주부에 마련되고, 기판(2)을 지지하는 웨이퍼 척(113)과, 회전축(111)을 회전 구동하는 회전 기구(162)를 가지고 있다. 이 중 회전 기구(162)는, 제어 기구(160)에 의해 제어되고, 회전 기구(162)에 의해 회전축(111)이 회전 구동되고, 이에 의해, 웨이퍼 척(113)에 의해 지지되어 있는 기판(2)이 회전된다.
(액 공급 기구)
이어서, 기판(2)의 표면에 도금액 또는 세정 처리액 등을 공급하는 액 공급 기구(30, 90)에 대하여, 도 4 및 도 5를 참조하여 설명한다. 액 공급 기구(30, 90)는, 기판(2)의 표면에 대하여 도금 처리를 실시하는 도금액을 공급하는 도금액 공급 기구(30)와, 기판(2)의 표면에 세정 처리액을 공급하는 세정 처리액 공급 기구(90)를 포함하고 있다.
도 4 및 도 5에 나타내는 바와 같이, 토출 노즐(32)은 노즐 헤드(104)에 장착되어 있다. 또한 노즐 헤드(104)는, 암(103)의 선단부에 장착되어 있고, 이 암(103)은 상하 방향으로 연신 가능하게 되어 있고, 또한 회전 기구(165)에 의해 회전 구동되는 지지축(102)에 고정되어 있다. 이러한 구성에 의해, 도금액을, 토출 노즐(32)을 거쳐 기판(2)의 표면의 임의의 개소에 원하는 높이로부터 토출하는 것이 가능하게 되어 있다.
[세정 처리액 공급 기구(90)]
세정 처리액 공급 기구(90)는, 후술하는 바와 같이 기판(2)의 세정 공정에서 이용되는 것이며, 도 4에 나타내는 바와 같이, 노즐 헤드(104)에 장착된 노즐(92)을 포함하고 있다. 이 경우, 노즐(92)로부터, 세정 처리액 또는 린스 처리액 중 어느 하나가 선택적으로 기판(2)의 표면에 토출된다.
(액 배출 기구)
이어서, 기판(2)으로부터 비산한 도금액 또는 세정 처리액 등을 배출하는 액 배출 기구(120, 125, 130)에 대하여, 도 4를 참조하여 설명한다. 도 4에 나타내는 바와 같이, 케이싱(101) 내에는, 승강 기구(164)에 의해 상하 방향으로 구동되고, 배출구(124, 129, 134)를 가지는 컵(105)이 배치되어 있다. 액 배출 기구(120, 125, 130)는, 각각 배출구(124, 129, 134)로 모아지는 액을 배출하는 것으로 되어 있다.
도 4에 나타내는 바와 같이, 도금액 배출 기구(120, 125)는, 유로 전환기(121, 126)에 의해 전환되는 회수 유로(122, 127) 및 폐기 유로(123, 128)를 각각 가지고 있다. 이 중 회수 유로(122, 127)는 도금액을 회수하여 재이용하기 위한 유로이며, 한편, 폐기 유로(123, 128)는 도금액을 폐기하기 위한 유로이다. 또한 도 4에 나타내는 바와 같이, 처리액 배출 기구(130)에는 폐기 유로(133)만이 마련되어 있다.
또한 도 4에 나타내는 바와 같이, 기판 수용부(110)의 출구측에는, 도금액을 배출하는 도금액 배출 기구(120)의 회수 유로(122)가 접속되고, 이 회수 유로(122) 중 기판 수용부(110)의 출구측 근방에, 도금액을 냉각하는 냉각 버퍼(120A)가 마련되어 있다.
이어서 소성부(15)에 대하여 설명한다.
소성부(15)는, 도 6에 나타내는 바와 같이, 밀폐된 밀폐 케이싱(15a)과, 밀폐 케이싱(15a) 내부에 배치된 핫 플레이트(15A)를 구비하고 있다.
소성부(15)의 밀폐 케이싱(15a)에는, 기판(2)을 반송하기 위한 반송구(도시하지 않음)가 마련되고, 또한 밀폐 케이싱(15a) 내에는 N2 가스 공급구(15c)로부터 N2 가스가 공급된다.
동시에 밀폐 케이싱(15a) 내는 배기구(15b)에 의해 배기되고, 밀폐 케이싱(15a) 내를 N2 가스로 충만시킴으로써, 밀폐 케이싱(15a) 내를 불활성 분위기로 유지할 수 있다.
이어서 이러한 구성으로 이루어지는 본 실시의 형태의 작용에 대하여, 도 2 및 도 3a ~ 도 3f에 의해 설명한다.
우선 전공정에 있어서, 반도체 웨이퍼 등으로 이루어지는 기판(실리콘 기판)(2)에 대하여 오목부(2a)가 형성되고, 오목부(2a)가 형성된 기판(2)이 본 발명에 따른 도금 처리 시스템(10) 내로 반송된다.
그리고 도금 처리 시스템(10)의 밀착층 형성부(12) 내에 있어서, 오목부(2a)를 가지는 기판(2) 상에 밀착층(21)이 형성된다(도 2 및 도 3a 참조).
여기서 기판(2)에 오목부(2a)를 형성하는 방법으로서는, 종래 공지의 방법으로부터 적절히 채용할 수 있다. 구체적으로, 예를 들면 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있는데, 특히 애스펙트비(홀의 깊이 / 홀의 직경)가 큰 홀을 형성하기 위해서는, 고속의 심굴 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching : 유도 결합 플라즈마 - 반응성 이온 에칭)의 기술이 채용된 방법을 보다 적합하게 채용할 수 있고, 특히, 육불화 유황(SF6)을 이용한 에칭 단계와 C4F8 등의 테플론계 가스를 이용한 보호 단계를 반복하면서 행하는 보슈 프로세스라 칭해지는 방법을 적합하게 채용할 수 있다.
또한 밀착층 형성부(12)는 가열부를 가지는 진공실(도시하지 않음)을 가지고, 이 밀착층 형성부(12) 내에서, 오목부(2a)를 가지는 기판(2) 상에 실란 커플링제 등의 커플링제가 흡착되고, 이와 같이 하여 기판(2) 상에 밀착층(21)이 형성된다(SAM 처리). 실란 커플링제를 흡착시켜 형성된 밀착층(21)은, 후술하는 촉매 흡착층(22)과 기판(2)과의 밀착성을 향상시키는 것이다.
밀착층 형성부(12)에서 밀착층(21)이 형성된 기판(2)은, 기판 반송 암(11)에 의해 촉매 흡착층 형성부(13)로 보내진다. 그리고 이 촉매 흡착층 형성부(13)에서, 기판(2)에 촉매 금속을 포함하는 촉매 용액이 공급되고, 밀착층(21) 상에 촉매 금속이 흡착되어 촉매 흡착층(22)이 형성된다(도 3b 참조).
이어서, 기판(2)에 공급되는 촉매 용액 및 촉매 용액에 포함되는 촉매 금속에 대하여 설명한다. 먼저 촉매 금속에 대하여 설명한다.
기판(2)의 밀착층(21)에 흡착되는 촉매 금속으로서는, 도금 반응을 촉진할 수 있는 촉매 작용을 가지는 촉매가 적절히 이용되는데, 예를 들면, 나노 입자로 이루어지는 촉매 금속이 이용된다. 여기서 나노 입자란, 촉매 작용을 가지는 콜로이드 형상의 입자이며, 평균 입경이 20 nm 이하, 예를 들면 0.5 nm ~ 20 nm의 범위 내로 되어 있는 입자이다. 나노 입자를 구성하는 원소로서는, 예를 들면 팔라듐, 금, 백금 등을 들 수 있다. 이 중 나노 입자의 팔라듐을 n-Pd로서 나타낼 수 있다.
또한, 나노 입자를 구성하는 원소로서 루테늄이 이용되어도 된다.
나노 입자의 평균 입경을 측정하는 방법이 특별히 한정되지는 않고, 다양한 방법이 이용될 수 있다. 예를 들면, 촉매 용액 내의 나노 입자의 평균 입경을 측정하는 경우, 동적 광산란법 등이 이용될 수 있다. 동적 광산란법이란, 촉매 용액 내에 분산되어 있는 나노 입자에 레이저광을 조사하고, 그 산란광을 관찰함으로써, 나노 입자의 평균 입경 등을 산출하는 방법이다.
또한, 기판(2)의 오목부(2a)에 흡착한 나노 입자의 평균 입경을 측정하는 경우, TEM 또는 SEM 등을 이용하여 얻어진 화상으로부터, 정해진 개수의 나노 입자, 예를 들면 20 개의 나노 입자를 검출하여 이들 나노 입자의 입경의 평균값을 산출할 수도 있다.
이어서, 나노 입자로 이루어지는 촉매가 포함되는 촉매 용액에 대하여 설명한다. 촉매 용액은, 촉매가 되는 나노 입자를 구성하는 금속의 이온을 함유하는 것이다.
예를 들면 나노 입자가 팔라듐으로 구성되어 있는 경우, 촉매 용액에는 팔라듐 이온원으로서 염화 팔라듐 등의 팔라듐 화합물이 함유되어 있다.
촉매 용액의 구체적인 조성은 특별히 한정되지 않지만, 바람직하게는, 촉매 용액의 점성 계수가 0.01 Pa·s 이하가 되도록 촉매 용액의 조성이 설정되어 있다. 촉매 용액의 점성 계수를 상기 범위 내로 함으로써, 기판(2)의 오목부(2a)의 직경이 작은 경우라도, 기판(2)의 오목부(2a)의 하부에까지 촉매 용액을 충분히 확산시킬 수 있다. 이에 의해, 기판(2)의 오목부(2a)의 하부에까지 촉매 금속을 보다 확실히 흡착시킬 수 있다.
바람직하게는, 촉매 용액 중의 촉매 금속은, 분산제에 의해 피복되어 있다. 이에 의해, 촉매 금속의 계면에 있어서의 계면 에너지를 작게 할 수 있다. 따라서, 촉매 용액 내에 있어서의 촉매 금속의 확산을 보다 촉진할 수 있고, 이에 의해, 기판(2)의 오목부(2a)의 하부에까지 촉매 금속을 보다 단시간에 도달시킬 수 있다고 상정된다.
또한, 복수의 촉매 금속이 응집하여 그 입경이 커지는 것을 방지할 수 있고, 이에 의해서도, 촉매 용액 내에 있어서의 촉매 금속의 확산을 보다 촉진할 수 있다고 상정된다.
분산제로 피복된 촉매 금속을 준비하는 방법이 특별히 한정되지 않는다. 예를 들면, 미리 분산제로 피복된 촉매 금속을 포함하는 촉매 용액이, 촉매 흡착층 형성부(13)에 대하여 공급되어도 된다. 혹은, 촉매 금속을 분산제로 피복하는 공정을 촉매 흡착층 형성부(13)의 내부, 예를 들면 촉매 용액 공급 기구에서 실시하도록, 촉매 흡착층 형성부(13)가 구성되어 있어도 된다.
분산제로서는, 구체적으로, 폴리비닐 피롤리돈(PVP), 폴리 아크릴산(PAA), 폴리에틸렌 이민(PEI), 테트라메틸 암모늄(TMA), 구연산 등이 바람직하다.
그 외에, 특성을 조정하기 위한 각종 약제가 촉매 용액에 첨가되어 있어도 된다.
또한 촉매 금속을 포함하는 촉매 용액으로서는, n-Pd 등의 나노 입자를 포함하는 촉매 용액에 한정되지 않고, 염화 팔라듐 수용액(PdCl2)을 촉매 용액으로서 이용하고, 염화 팔라듐(PdCl2) 중의 Pd 이온을 촉매 금속으로서 이용해도 된다.
이와 같이, 촉매 흡착층 형성부(13)에서 기판(2) 상에 촉매 흡착층(22)을 형성한 후, 기판(2)은 기판 반송 암(11)에 의해 접합 금속층 형성부(13A)로 보내진다.
이어서 접합 금속층 형성부(13A)에 있어서, 기판(2)의 촉매 흡착층(22) 상에, 촉매 흡착층(22)의 촉매 금속을 촉매로 하는 도금 처리에 의해, 촉매 금속과 상이한 접합 금속, 예를 들면 Ni 또는 NiB 등의 Ni 합금을 포함하는 접합 금속층(22A)이 형성된다(도 3c 참조).
접합 금속층 형성부(13A)는, 도 4 및 도 5에 나타내는 바와 같은 도금 처리 장치로 이루어지고, 기판(2)의 촉매 흡착층(22) 상에 무전해 도금을 실시함으로써, 접합 금속층(22A)이 형성된다.
이 경우, 접합 금속층(22A)의 두께는, 예를 들면 NiB 등의 접합 금속 간에 현저한 극간이 발생하지 않는 막 형성을 행하는 정도의 두께로 되어 있고, 예를 들면 25 nm ~ 50 nm인 것이 바람직하다.
이어서 촉매 흡착층(22) 상에 접합 금속층(22A)이 형성된 기판(2)은, 기판 반송 암(11)에 의해, 접합 금속층 형성부(13A)로부터 소성부(15)의 밀폐 케이싱(15a) 내로 보내진다. 그리고 이 소성부(15)의 밀폐 케이싱(15a) 내에서, 기판(2)은, 산화를 억제하기 위하여 N2 가스가 충전된 불활성 분위기 중에서 핫 플레이트(15A) 상에서 가열된다. 이와 같이 하여 기판(2)의 접합 금속층(22A)이 소성된다(Bake 처리).
소성부(15)에 있어서, 접합 금속층(22A)을 소성할 시의 소성 온도는 150 ~ 200 ℃, 소성 시간은 10 ~ 30 분으로 되어 있다.
이와 같이 기판(2) 상의 접합 금속층(22A)을 소성함으로써, 접합 금속층(22A) 내의 수분을 외방으로 방출할 수 있고, 동시에 접합 금속층(22A) 내의 금속 간 결합을 높일 수 있다.
이 후, 기판(2)은 기판 반송 암(11)에 의해 도금층 형성부(14)로 보내진다.
이어서 도금층 형성부(14)에서, 기판(2)의 접합 금속층(22A) 상에, Cu 확산 방지막(배리어막)으로서 기능하는 배리어 메탈 도금층(23)이 형성된다(도 3d 참조).
이 경우, 도금층 형성부(14)는, 도 4 및 도 5에 나타내는 바와 같은 도금 처리 장치로 이루어지고, 기판(2)의 접합 금속층(22A) 상에 접합 금속층(22A)의 접합 금속을 촉매로서 무전해 도금 처리를 실시함으로써 배리어 메탈 도금층(23)을 형성할 수 있다(도 3d 참조).
도금층 형성부(14)에서 배리어 메탈 도금층(23)을 형성하는 경우, 도금액으로서는, 예를 들면 Co-W-B를 포함하는 도금액을 이용할 수 있고, 도금액의 온도는 40 ~ 75 ℃(바람직하게는 65℃)로 유지되어 있다.
Co-W-B를 포함하는 도금액을 기판(2) 상에 공급함으로써, 기판(2)의 접합 금속층(22A) 상에 접합 금속층(22A)의 접합 금속을 촉매로 하는 무전해 도금 처리에 의해, Co-W-B를 포함하는 배리어 메탈 도금층(23)이 형성된다. 상기 배리어 메탈 도금층(23)은 단층 구조를 가질 수 있다.
이어서 접합 금속층(22A) 상에 배리어 메탈 도금층(23)이 형성된 기판(2)은, 기판 반송 암(11)에 의해, 도금층 형성부(14)로부터 소성부(15)의 밀폐 케이싱(15a) 내로 보내진다. 그리고, 이 소성부(15)의 밀폐 케이싱(15a) 내에서, 기판(2)은, 산화를 억제하기 위하여 N2 가스가 충전된 불활성 분위기 중에서 핫 플레이트(15A) 상에서 가열된다. 이와 같이 하여 기판(2)의 배리어 메탈 도금층(23)이 소성된다(Bake 처리).
소성부(15)에 있어서, 배리어 메탈 도금층(23)을 소성할 시의 소성 온도는 150 ~ 200 ℃, 소성 시간은 10 ~ 30 분으로 되어 있다.
이와 같이 기판(2) 상의 배리어 메탈 도금층(23)을 소성함으로써, 배리어 메탈 도금층(23) 내의 수분을 외방으로 방출할 수 있고, 동시에 배리어 메탈 도금층(23) 내의 금속 간 결합을 높일 수 있다.
이와 같이 하여 기판(2) 상의 접합 금속층(22A) 상에 배리어 메탈 도금층(23)을 형성할 수 있다. 상술한 바와 같이 접합 금속층(22A)의 두께는 25 nm ~ 50 nm로 되어 있고, 배리어 메탈 도금층(23)의 두께는 예를 들면 250 nm ~ 500 nm로 되어 있다. 이와 같이 접합 금속층(22A)의 두께는, 배리어 메탈 도금층(23)의 두께에 비해 상당히 얇게 되어 있다.
본 실시의 형태에 따르면, 촉매 흡착층(22)과 배리어 메탈 도금층(23)의 사이에, 촉매 흡착층(22)의 촉매 금속과 상이한 접합 금속을 포함하는 박막의 접합 금속층(22A)이 개재되어 있기 때문에, 이 박막의 접합 금속층(22A)이, 촉매 흡착층(22) 및 배리어 메탈 도금층(23)의 쌍방에 대하여 확실히 접합할 수 있다. 이 때문에 촉매 흡착층(22) 상에 직접 배리어 메탈 도금층(23)을 형성하는 경우에 비해, 촉매 흡착층(22)과 배리어 메탈 도금층(23)의 밀착성을 비약적으로 향상시킬 수 있다.
이와 같이 하여 배리어 메탈 도금층(23)이 형성된 기판(2)은, 기판 반송 암(11)에 의해 무전해 Cu 도금층 형성부(16)로 보내진다.
이어서 무전해 Cu 도금층 형성부(16)에서, 기판(2)의 배리어 메탈 도금층(23) 상에, 전해 Cu 도금층(25)을 형성하기 위한 시드막으로서 기능하는 무전해 Cu 도금층(24)이 형성된다(도 3e 참조).
이 경우, 무전해 Cu 도금층 형성부(16)는, 도 4 및 도 5에 나타내는 바와 같은 도금 처리 장치로 이루어지고, 기판(2)의 배리어 메탈 도금층(23) 상에 무전해 도금 처리를 실시함으로써, 무전해 Cu 도금층(24)을 형성할 수 있다.
무전해 Cu 도금층 형성부(16)에서 형성된 무전해 Cu 도금층(24)은, 전해 Cu 도금층(25)을 형성하기 위한 시드막으로서 기능하는 것이며, 무전해 Cu 도금층 형성부(16)에서 이용되는 도금액에는, 구리 이온원이 되는 구리염, 예를 들면 황산 구리, 질산 구리, 염화 구리, 브롬화 구리, 산화 구리, 수산화 구리, 피로인산 구리 등이 포함되어 있다. 또한 도금액에는, 구리 이온의 착화제 및 환원제가 더 포함되어 있다. 또한 도금액에는, 도금 반응의 안정성 또는 속도를 향상시키기 위한 다양한 첨가제가 포함되어 있어도 된다.
이와 같이 하여 무전해 Cu 도금층(24)이 형성된 기판(2)은, 기판 반송 암(11)에 의해 전해 Cu 도금층 형성부(17)로 보내진다. 또한, 무전해 Cu 도금층(24)이 형성된 기판(2)을 소성부(15)로 보내 소성한 후, 전해 Cu 도금층 형성부(17)로 보내도 된다. 이어서 전해 Cu 도금층 형성부(17)에 있어서, 기판(2)에 대하여 전해 Cu 도금 처리가 실시되고, 기판(2)의 오목부(2a) 내에 무전해 Cu 도금층(24)을 시드막으로서 전해 Cu 도금층(25)이 충전된다(도 3f 참조). 이와 같이 하여, 기판(2)과 밀착층(21)과 촉매 흡착층(22)과 접합 금속층(22A)과 배리어 메탈 도금층(23)과 무전해 Cu 도금층(24)과 전해 Cu 도금층(25)을 가지는 반도체 장치(1)가 얻어진다.
이 후 기판(2)은, 도금 처리 시스템(10)으로부터 외방으로 배출된다.
이상과 같이 본 실시의 형태에 따르면, 촉매 흡착층(22)과 배리어 메탈 도금층(23)의 사이에, 촉매 금속과 상이한 접합 금속을 포함하는 박막의 접합 금속층(22A)이 개재되어 있기 때문에, 촉매 흡착층(22)과 배리어 메탈 도금층(23)의 밀착성을 비약적으로 향상시킬 수 있다.
<변형예>
또한, 상기 실시예에서는 전해 Cu 도금 처리로 전해 Cu 도금층이 충전되는 예를 나타냈지만, 이에 한정되지 않고, 전해 Cu 도금 처리 대신에 무전해 Cu 도금 처리로 Cu 도금층을 형성해도 된다.
또한 상기 실시예에 있어서는, 접합 금속층(22A) 및 배리어 메탈 도금층(23)을 소성하는 경우에, 소성부(15)의 밀폐 케이싱(15a) 내에서, 기판(2)을, N2 가스가 충전된 불활성 분위기 중에서 핫 플레이트(15A) 상에서 가열한 예를 나타냈지만, 이에 한정되지 않고, 예를 들면 저온화 또는 처리 시간의 단축을 목적으로 하여, 밀폐 케이싱(15a) 내를 진공으로 하여 기판(2)을 핫 플레이트(15A) 상에서 가열해도 된다.
또한 상기 실시예에 있어서는, 접합 금속층 형성부(13A) 및 도금층 형성부(14)와, 소성부(15)를 별도의 장치로 구성한 예를 나타냈지만, 이에 한정되지 않고, 도 4에서 나타내는 도금층 형성부(14)에 있어서, 기판(2)의 상방에 램프 조사부(200)(UV광 등), 또는 기판(2)을 덮는 핫 플레이트(도시하지 않음) 등의 가열원을 마련하고, 도금층 형성부(14) 내에서 접합 금속층의 소성, 또는 도금층의 소성을 행해도 된다.
1 : 반도체 장치
2 : 기판
2a : 오목부
10 : 도금 처리 시스템
11 : 기판 반송 암
12 : 밀착층 형성부
13 : 촉매 흡착층 형성부
13A : 접합 금속층 형성부
14 : 도금층 형성부
15 : 소성부
16 : 무전해 Cu 도금층 형성부
17 : 전해 Cu 도금층 형성부
18 : 카세트 스테이션
19 : 제어부
19A : 기억 매체
21 : 밀착층
22 : 촉매 흡착층
22A : 접합 금속층
23 : 배리어 메탈 도금층
24 : 무전해 Cu 도금층
25 : 전해 Cu 도금층

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 기판에 대하여 도금 처리를 실시하는 도금 처리 방법에 있어서,
    기판을 준비하는 공정과,
    상기 기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 공정과,
    상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 NiB를 포함하는 접합 금속층을 형성하는 공정과,
    상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 Co-W-B를 포함하는 배리어 메탈 도금층을 형성하는 공정
    을 구비하고,
    상기 기판에 상기 접합 금속층을 형성한 후, 상기 기판을 소성하고, 상기 기판에 상기 배리어 메탈 도금층을 형성한 후, 상기 기판을 재소성하는 것을 특징으로 하는 도금 처리 방법.
  8. 제 7 항에 있어서,
    상기 촉매 흡착층의 촉매 금속은, n-Pd 또는 염화 Pd를 포함하는 것을 특징으로 하는 도금 처리 방법.
  9. 삭제
  10. 삭제
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 접합 금속층의 두께는, 상기 배리어 메탈 도금층보다 얇은 것을 특징으로 하는 도금 처리 방법.
  12. 제 7 항 또는 제 8 항에 있어서,
    상기 배리어 메탈 도금층은 단층 구조로 이루어지는 것을 특징으로 하는 도금 처리 방법.
  13. 삭제
  14. 기판에 대하여 도금 처리를 실시하는 도금 처리 시스템에 있어서,
    기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 촉매 흡착층 형성부와,
    상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 NiB를 포함하는 접합 금속층을 형성하는 접합 금속층 형성부와,
    상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 Co-W-B를 포함하는 배리어 메탈 도금층을 형성하는 도금층 형성부와,
    상기 기판을 소성하는 소성부를 구비하고,
    상기 소성부는,
    상기 접합 금속층이 형성된 상기 기판을 소성하고, 상기 메탈 도금층이 형성된 상기 기판을 재소성하는 것을 특징으로 하는 도금 처리 시스템.
  15. 삭제
  16. 도금 처리 시스템에 도금 처리 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    도금 처리 방법은,
    기판을 준비하는 공정과,
    상기 기판에 촉매 금속을 포함하는 촉매 용액을 공급하여 상기 기판 상에 촉매 흡착층을 형성하는 공정과,
    상기 기판에 접합 금속을 포함하는 접합 금속 용액을 공급하여 상기 촉매 흡착층 상에 상기 촉매 금속을 촉매로 하는 도금 처리에 의해 NiB를 포함하는 접합 금속층을 형성하는 공정과,
    상기 기판에 배리어 메탈 도금액을 공급하여 상기 접합 금속층 상에 상기 접합 금속을 촉매로 하는 도금 처리에 의해 Co-W-B를 포함하는 배리어 메탈 도금층을 형성하는 공정
    을 구비하고,
    상기 기판에 상기 접합 금속층을 형성한 후, 상기 기판을 소성하고, 상기 기판에 상기 배리어 메탈 도금층을 형성한 후, 상기 기판을 재소성하는 것을 특징으로 하는 기억 매체.
KR1020160019200A 2015-02-23 2016-02-18 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체 KR102570852B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-033354 2015-02-23
JP2015033354A JP6328576B2 (ja) 2015-02-23 2015-02-23 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体

Publications (2)

Publication Number Publication Date
KR20160102896A KR20160102896A (ko) 2016-08-31
KR102570852B1 true KR102570852B1 (ko) 2023-08-25

Family

ID=56689996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019200A KR102570852B1 (ko) 2015-02-23 2016-02-18 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체

Country Status (4)

Country Link
US (1) US20160247765A1 (ko)
JP (1) JP6328576B2 (ko)
KR (1) KR102570852B1 (ko)
TW (1) TWI669414B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211478B2 (ja) * 2014-07-14 2017-10-11 東京エレクトロン株式会社 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6552931B2 (ja) * 2015-09-18 2019-07-31 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10784111B2 (en) * 2016-10-27 2020-09-22 Tokyo Electron Limited Plating method, plating apparatus and recording medium
WO2019151023A1 (ja) * 2018-02-05 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法、多層配線形成装置および記憶媒体
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154895A (ja) 2003-10-30 2005-06-16 Tokai Rubber Ind Ltd フレキシブルプリント基板の製法
JP2008069389A (ja) * 2006-09-13 2008-03-27 Univ Waseda 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US20080079154A1 (en) * 2006-09-29 2008-04-03 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
TWI267946B (en) * 2005-08-22 2006-12-01 Univ Nat Chiao Tung Interconnection of group III-V semiconductor device and fabrication method for making the same
CN101578141A (zh) * 2005-09-08 2009-11-11 应用材料股份有限公司 大面积电子设备的图案化化学电镀金属化制程
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
JP6054049B2 (ja) * 2012-03-27 2016-12-27 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005154895A (ja) 2003-10-30 2005-06-16 Tokai Rubber Ind Ltd フレキシブルプリント基板の製法
JP2008069389A (ja) * 2006-09-13 2008-03-27 Univ Waseda 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US20080079154A1 (en) * 2006-09-29 2008-04-03 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof

Also Published As

Publication number Publication date
KR20160102896A (ko) 2016-08-31
TW201704530A (zh) 2017-02-01
JP2016156039A (ja) 2016-09-01
JP6328576B2 (ja) 2018-05-23
TWI669414B (zh) 2019-08-21
US20160247765A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
KR102570852B1 (ko) 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
KR101939161B1 (ko) 도금 처리 방법, 도금 처리 시스템 및 기억 매체
JP6054049B2 (ja) めっき処理方法、めっき処理システムおよび記憶媒体
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
KR102472338B1 (ko) 도금 전처리 방법, 도금 처리 시스템 및 기억 매체
KR102356776B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
KR102560933B1 (ko) 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체
KR102617191B1 (ko) 밀착층 형성 방법, 밀착층 형성 시스템 및 기억 매체
TWI659126B (zh) 鍍敷處理方法及鍍敷處理部件和鍍敷處理系統

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant