JP2008069389A - 積層構造、超lsi配線板及びそれらの形成方法 - Google Patents

積層構造、超lsi配線板及びそれらの形成方法 Download PDF

Info

Publication number
JP2008069389A
JP2008069389A JP2006247604A JP2006247604A JP2008069389A JP 2008069389 A JP2008069389 A JP 2008069389A JP 2006247604 A JP2006247604 A JP 2006247604A JP 2006247604 A JP2006247604 A JP 2006247604A JP 2008069389 A JP2008069389 A JP 2008069389A
Authority
JP
Japan
Prior art keywords
layer
electroless
plating
barrier layer
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006247604A
Other languages
English (en)
Other versions
JP4911586B2 (ja
Inventor
Tetsuya Aisaka
哲彌 逢坂
Masahiro Yoshino
正洋 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waseda University
Original Assignee
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waseda University filed Critical Waseda University
Priority to JP2006247604A priority Critical patent/JP4911586B2/ja
Publication of JP2008069389A publication Critical patent/JP2008069389A/ja
Application granted granted Critical
Publication of JP4911586B2 publication Critical patent/JP4911586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【解決手段】ケイ素化合物系低誘電率材料からなる基材上に、無電解めっきにより形成されたバリア層を介して無電解銅めっき層が積層された積層構造であって、上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記基材上に形成され、かつ該基材側から無電解NiBめっき層と無電解CoWPめっき層とで構成されている積層構造。
【効果】ケイ素化合物系低誘電率材料上に、簡単な工程で密着性の良好なバリア層、配線層等に適用される無電解銅めっき層を全てウエットプロセスにて形成することができ、ケイ素化合物系低誘電率材料からなる基材、バリア層、及び配線層等の無電解銅めっき層が、相互に強固に密着した積層構造を得ることができる。また、この積層構造は、超LSIの銅配線、特に、従来に比べて更に狭小化されたトレンチに形成される銅配線の形成構造として好適である。
【選択図】図1

Description

本発明は、超LSI(ULSI)等において、ケイ素化合物系低誘電率材料からなる基材上に形成される銅配線の形成構造として好適な積層構造及びその形成方法に関する。また、本発明は、配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成された超LSI配線板及びその形成方法に関する。
超LSI配線板においては、超LSIの高容量化と製造の低コスト化の要求に伴い、配線構造の微細化と製造工程の簡略化が望まれている。このような点から、超LSI配線構造の作製手法としては、現在、デュアルダマシンプロセスが主流である。この場合、超LSI配線板においては、配線層をCu(銅)により形成した場合に、Cuが層間絶縁部に拡散すると、絶縁不良を引き起こすため、バリア層を配線層と層間絶縁部との間に介在させてCuが層間絶縁部中に拡散するのを防止することが必須である。
従来、このバリア層には、主にスパッタリング法によって形成されたTaNやTiN等が用いられている。また、このバリア層上に配線層を電気銅めっきによって形成する場合、上記TaNやTiN等のバリア層は、導電性に劣ることから、導通層としてCuシード層等を設ける必要がある。
しかしながら、デュアルダマシンプロセスでは、プロセスの簡略化及びウエットプロセスの適用による低コスト化が利点と考えられるにもかかわらず、バリア層及び導通層作製時にスパッタリングというドライプロセスを用いることは、最善の手法とは言い難い。
そこで、まずバリア層をウエットプロセスである無電解めっき法により作製する手法が考えられる。バリア層を無電解めっきで形成する方法は、例えば、Electrochimica Acta,44,1999年,p.3639〜3649(非特許文献1)に報告されている。無電解めっきでバリア層を形成するには、層間絶縁部の表面への触媒性の付与が必須であるが、上記報告では、CoWPのバリア層の形成のために、触媒層として、スパッタリングによりCo層を形成し、触媒性を付与している。このように、触媒層をスパッタリングで形成する場合、バリア層と層間絶縁部との密着性やバリア層の均一性を保つためには、ある程度の厚さを必要とする。
超LSIにおける配線の幅を数100nm以下、特に100nm程度又はそれ以下とすることが求められている昨今にあっては、このような方法では超LSI配線構造の更なる細密化は難しい。また、上述したプロセスでは、配線層の作製までに多くの工程を必要とし、また、ドライプロセスであるスパッタリングやCVDと、ウエットプロセスであるめっきという相の異なる2つのプロセスを実施しなければならず、工程が煩雑であり、コスト的にも不利である。更に、配線層を形成するトレンチが狭小になるのに伴い、スパッタリングやCVD等のドライプロセスで均一な層を形成することが困難になる。
そのため、バリア層と配線層との双方を無電解めっきにより形成するオールウエットプロセスの開発が望まれている。
なお、本発明に関連する先行技術文献情報としては、以下のものがある。
特開2003−51538号公報 特開2005−142534号公報 Electrochimica Acta,44,1999年,p.3639〜3649 Journal of The Electrochemical Society,149,2002年,(4)C187−C194 Journal of The Electrochemical Society, 149,2002年,(11)C573−C578 Electrochimica Acta,51,2005年,p.916〜920
バリア層と配線層との双方を無電解めっきによりウエットプロセスで形成する場合、層間絶縁部への触媒性の付与もウエットプロセスとすることになるが、バリア層を無電解めっきにて形成する際に、この付与した触媒が、バリア層の無電解めっきにおいて有効に作用することが必要である。また、バリア層は、本来の機能である銅配線層からのCuの拡散を防止する機能を果たすと共に、配線層を無電解銅めっきにより形成する工程において(即ち、無電解銅めっき浴中において)、更には配線層を形成した後においても、層間絶縁部から剥離することがないものであることが必要である。
特に、超LSI配線板の銅配線層の形成においては、超LSI配線構造の細密化に対応した更に狭小化されたトレンチに、ボイド等の欠陥を生じさせることなく銅配線層を形成することが求められることから、これを可能にする無電解銅めっき浴中においても、層間絶縁部からの剥離を引き起こさないことが望まれる。
本発明は、上記事情に鑑みなされたもので、配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成された超LSI配線板等における銅配線の形成構造として好適であり、ケイ素化合物系低誘電率材料からなる基材、バリア層及び配線層の相互の密着性に優れた積層構造、この積層構造を適用した超LSI配線板、及びそれらをオールウエットプロセスにて効率よく形成することができる方法を提供することを目的とする。
本発明は、上記目的を達成するため、超LSI配線板等において、ケイ素化合物系低誘電率材料からなる基材上に形成される銅配線の形成構造として好適な積層構造として、ケイ素化合物系低誘電率材料からなる基材上に、無電解めっきにより形成されたバリア層を介して無電解銅めっき層が積層された積層構造であって、上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記基材上に形成され、かつ該基材側から無電解NiBめっき層と無電解CoWPめっき層とで構成されていることを特徴とする積層構造を提供する。
この積層構造は、例えば、ケイ素化合物系低誘電率材料からなる基材上に、該基材表面を、有機シラン化合物に接触させることにより有機シラン化合物の単分子層を形成する工程、該単分子層を、パラジウム化合物を含有する水溶液と接触させることにより修飾して触媒化する工程、該触媒化された単分子層上に、無電解NiBめっきにより無電解NiBめっき層を形成する工程、該無電解NiBめっき層上に、無電解CoWPめっきにより無電解CoWPめっき層を形成する工程、及び該無電解CoWPめっき層上に、無電解銅めっきにより無電解銅めっき層を形成する工程により形成することができる。
この積層構造は、バリア層と無電解銅めっき層との双方を、有機シラン化合物の単分子層形成工程、及び無電解めっきによるバリア層の形成のための単分子層への触媒付与工程を含めてオールウエットプロセスで形成することができ、無電解銅めっき層を無電解銅めっきにより形成する工程において(無電解銅めっき浴中において)、更には無電解銅めっき層を形成した後においても、ケイ素化合物系低誘電率材料からなる基材、バリア層及び無電解銅めっき層の相互の密着性に優れた積層構造である。
この場合、有機シラン化合物の単分子層を修飾したパラジウム触媒はその担持量が微量であるが、バリア層として、微量なパラジウム触媒で無電解めっき層を形成できる無電解NiBめっき層を介し、これを核として無電解CoWPめっき層を形成することにより、触媒化された単分子層上にウエットプロセスのみで効率よくバリア層を形成することができると共に、このバリア層とケイ素化合物系低誘電率材料からなる基材とが、密着性よく強固に接合される。
この場合、このバリア層上に無電解銅めっき層が形成されるが、無電解銅めっき層は、バリア層の無電解CoWPめっき層上に直接設けることができ、両者の密着性も良好である。
また、本発明は、上記積層構造を適用した超LSI配線板として、配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成され、上記層間絶縁部を構成するケイ素化合物系低誘電率材料上に、無電解めっきにより形成されたバリア層を介して上記配線層である無電解銅めっき層が積層された超LSI配線板であって、上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記層間絶縁部上に形成され、かつ該層間絶縁部側から無電解NiBめっき層と無電解CoWPめっき層とで構成されていることを特徴とする超LSI配線板を提供する。
この超LSI配線板は、例えば、ケイ素化合物系低誘電率材料からなる層間絶縁部上に、該層間絶縁部表面を、有機シラン化合物に接触させることにより有機シラン化合物の単分子層を形成する工程、該単分子層を、パラジウム化合物を含有する水溶液と接触させることにより修飾して触媒化する工程、該触媒化された単分子層上に、無電解NiBめっきにより無電解NiBめっき層を形成する工程、該無電解NiBめっき層上に、無電解CoWPめっきにより無電解CoWPめっき層を形成する工程、及び該無電解CoWPめっき層上に、無電解銅めっきにより無電解銅めっき層を形成する工程により形成することができる。
この超LSI配線板としては、配線層が、幅32〜500nmのトレンチ内に形成されているものが好適であり、特に、上記した方法は、このような狭小トレンチに配線層を形成して超LSI配線板を形成する方法として特に好適である。
本発明によれば、ケイ素化合物系低誘電率材料上に、簡単な工程で密着性の良好なバリア層、配線層等に適用される無電解銅めっき層を全てウエットプロセスにて形成することができ、ケイ素化合物系低誘電率材料からなる基材、バリア層、及び配線層等の無電解銅めっき層が、相互に強固に密着した積層構造を得ることができる。また、この積層構造は、超LSIの銅配線、特に、従来に比べて更に狭小化されたトレンチに形成される銅配線の形成構造として好適である。
以下、本発明につき更に詳しく説明する。
本発明の積層構造は、ケイ素化合物系低誘電率材料からなる基材上に、無電解めっきにより形成されたバリア層を介して無電解銅めっき層が積層された積層構造であり、バリア層が、有機シラン化合物の単分子層、及び単分子層のバリア層側の端部を修飾するパラジウム触媒を介して基材上に形成され、またバリア層が、基材側から無電解NiBめっき層と無電解CoWPめっき層とで構成されている。
より具体的には、図1に示されるような構成の積層構造が挙げられる。この積層構造は、ケイ素化合物系低誘電率材料からなる基材1上に、有機シラン化合物の単分子層及びパラジウム触媒2、無電解NiBめっき層31及び無電解CoWPめっき層32からなるバリア層3、並びに無電解銅めっき層4が順に積層された構造となっている。
ケイ素化合物系低誘電率材料からなる基材としては、SiO2、酸化炭化ケイ素(SiOC)、酸フッ化ケイ素(SiOF)、炭化ケイ素(SiC)、ハイドロジェンシルセスキオキサン(HSQ)等が挙げられ、Siを含み、誘電率kが2〜4程度の材料が用いられる。この基材としては、ケイ素化合物系低誘電率材料以外の材質(例えば、Si)の基板表面に、CVD法、塗布法(スピンオングラス(SOG)法)等により形成したケイ素化合物系低誘電率材料も対象とすることができる。
この基材上に形成される有機シラン化合物の単分子層としては、例えば、N−(2−アミノエチル)−3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、2−(トリメトキシシリル)エチル−2−ピリジン、(アミノエチル)−フェネチルトリメトキシシラン等のアミノ基を有すると共に、アルコキシ基を有するシラン、更にγ−グリシジルプロピルトリメトキシシラン等のエポキシ基とアルコキシ基とを有するシランなどの有機シラン化合物が挙げられるが、特に密着性と触媒付与性の点からアミノ基とアルコキシ基とを有する有機シラン化合物が好ましい。また、触媒金属を有機シラン化合物の単分子層又は分子層に担持させる観点からは、末端にチオール基を有した有機シラン化合物の使用も可能である。
上記有機シラン化合物の単分子層は、気相法、溶液法のいずれの方法を用いても形成することができるが、簡便性、生産性が良好な点において溶液法による作製が好ましい。溶液法では、有機シラン化合物は、溶媒に有機シラン化合物を溶解させた溶液として用いられ、有機シラン化合物溶液に、ケイ素化合物系低誘電率材料からなる基材を浸漬するなどの方法により、ケイ素化合物系低誘電率材料からなる基材を有機シラン化合物に接触させて有機シラン化合物の単分子層を形成する。この場合、溶媒としては、メタノール、エタノール等のアルコール系溶媒、トルエン等の炭化水素系溶媒等が用いられるが、好ましくはアルコール系溶媒、特にエタノールが好ましい。
有機シラン化合物溶液の濃度は、ケイ素化合物系低誘電率材料からなる基材を浸漬する(接触させる)時間にもよるが、好ましくは0.2〜2容量%、特に1容量%前後が好ましい。また、この溶液は、好ましくは20〜90℃、特に40〜70℃、とりわけ50〜60℃の温度範囲で用いられる。なお、浸漬(接触)時間は有機シラン化合物の濃度及び溶液の温度により適宜決定されるが、1分間〜10時間、特に5分間〜2時間程度が好ましい。
有機シラン化合物による処理の後、余剰の有機シラン化合物を除去すれば、ケイ素化合物系低誘電率材料からなる基材上に有機シラン化合物の単分子層が形成される。余剰の有機シラン化合物の除去は、例えばエタノール等のアルコール、又はアルコールと水の混合液等と接触、或いはこれら液中に浸漬するなどの方法により可能であり、この際、超音波による洗浄を併用してもよい。
本発明においては、次いでパラジウム(Pd)化合物を含有する溶液で触媒化する。上述したようにケイ素化合物系低誘電率材料からなる基材を有機シラン化合物、特にアミノ基とアルコキシ基とを有する有機シラン化合物と接触させて、基材表面に、該表面と化学結合的に結合する自己組織化単分子層を形成させ、更にこの単分子層を形成したケイ素化合物系低誘電率材料からなる基材を、パラジウム塩を含む水溶液中に浸漬することでアミノ基がPdを捕捉して触媒化される。即ち、ケイ素化合物系低誘電率材料からなる基材上に有機シラン化合物、特にアミノ基とアルコキシ基とを有する有機シラン化合物分子により構成される単分子層は、パラジウム塩を含む水溶液中に浸漬することにより、バリア層側の端部がパラジウムにより修飾され、このパラジウムがバリア層を形成する際の触媒として機能する。また、チオール基を有する有機シラン化合物を使用する場合も、チオール基がパラジウムを強く捕捉するため触媒化が可能である。
ここで、パラジウム化合物を含有する水溶液(触媒付与液)としては、PdCl2、Na2PdCl4等の水溶性パラジウム化合物を含有する酸性水溶液が好適に用いられる。この場合、パラジウム化合物の濃度は、パラジウムとして0.01〜0.5g/L、特に0.04〜0.1g/L、とりわけ0.04〜0.05g/Lであることが好ましい。この触媒付与液には、必要により2−モルホリノエタンスルホン酸等の緩衝剤、NaCl等の安定剤を添加することができる。また、この触媒付与液のpHは緩衝剤や安定剤の濃度及び種類により適宜決定され、例えば、緩衝剤を含む場合は、pHは2〜6、特に4〜6、とりわけ5前後とすることが好ましいが、沈殿が生じないpHとする必要がある。一方、緩衝剤等を含まない場合は、pHは1.5〜3、特に2前後とすることが好ましい。
上記触媒付与液を用いた触媒化処理条件は、溶液の組成により大きく異なるため、溶液ごとに適宜設定され、好ましくは10〜40℃、特に20〜30℃、とりわけ20〜25℃の温度範囲で処理されるが、通常は室温でよい。なお、浸漬時間は5秒〜60分間、特に10秒〜30分間が好ましい。触媒化処理後にパラジウム化合物を安定した金属状態にするために、アクセラレーション処理を行ってもよい。アクセラレーション処理溶液としてはジメチルアミンボラン水溶液などが挙げられる。
次に、バリア層は、無電解めっきにより設けられ、ケイ素化合物系低誘電率材料からなる基材上に、上記有機シラン化合物の単分子層、及び該単分子層のバリア層側の端部を修飾するパラジウム触媒を介して設けられる。
本発明においては、このバリア層をケイ素化合物系低誘電率材料からなる基材側から無電解NiBめっき層と無電解CoWPめっき層の2層で構成する。有機シラン化合物の単分子層を修飾したパラジウム触媒はその担持量が微量であるが、無電解NiBめっきは、微量なパラジウム触媒で無電解めっき層を形成できることから、まず無電解NiBめっき層を形成し、この無電解NiBめっき層を核として無電解CoWPめっきを実施すれば、無電解CoWPめっき層の形成も可能となり、ウエットプロセスのみで効率よくこの2層構成のバリア層を形成することができる。また、この無電解NiBめっき層と無電解CoWPめっき層の2層構成のバリア層は、ケイ素化合物系低誘電率材料からなる基材との密着性が極めて良好である。
無電解NiBめっき層としては、B(ホウ素)の含有量が3〜15質量%、特に4〜10質量%、残部がNi(ニッケル)であるものが好ましい。この無電解NiBめっき層は、通常、アモルファスである。
このような無電解NiBめっき層を形成するための無電解NiBめっき浴としては、従来公知のめっき浴を用いることができるが、例えば、硫酸ニッケル等の水溶性ニッケル塩を好ましくは0.05〜0.3mol/L、より好ましくは0.05〜0.15mol/L、還元剤として、例えばジメチルアミンボラン(DMAB)などを好ましくは0.01〜0.2mol/L、より好ましくは0.025〜0.05mol/L含有し、必要に応じて、クエン酸、酒石酸、コハク酸、マロン酸、リンゴ酸、グルコン酸等のカルボン酸やその塩などの錯化剤を好ましくは0.1〜0.3mol/L、より好ましくは0.15〜0.2mol/L添加し、pHをテトラメチルアンモニウムハイドロオキサイド(TMAH)、NaOH、KOH等のpH調整剤で好ましくは6〜11、より好ましくは8.5〜9.5に調整しためっき浴を用いることができる。更に、必要に応じて、緩衝剤、安定剤等を添加してもよい。
無電解NiBめっき浴を用いためっき条件は、このめっき浴に応じた常法とすることができ、適宜選定されるが、例えばめっき温度は60〜90℃、特に70〜80℃において、5〜30秒間、特に10〜15秒間めっきを行うことが好ましく、無電解NiBめっき層の厚さは、0.5〜10nm、特に0.5〜2nmとすることが好ましい。
一方、無電解CoWPめっき層としては、W(タングステン)の含有量が0.1〜5質量%、特に1〜2質量%、P(リン)の含有量が0.1〜5質量%、特に0.5〜1.5質量%、残部がCo(コバルト)であるものが好ましい。
このような無電解CoWPめっき層を形成するための無電解CoWPめっき浴としては、従来公知のめっき浴を用いることができるが、例えば、硫酸コバルト等の水溶性コバルト塩を好ましくは0.01〜0.15mol/L、より好ましくは0.05〜0.1mol/L、Na2WO4・2H2O、H3[P(W3104]等の水溶性タングステン塩を好ましくは0.001〜0.1mol/L、より好ましくは0.005〜0.05mol/L、還元剤として次亜リン酸、次亜リン酸ナトリウム等の次亜リン酸塩などを好ましくは0.05〜0.3mol/L、より好ましくは0.15〜0.2mol/L含有し、必要に応じて、クエン酸、酒石酸、コハク酸、マロン酸、リンゴ酸、グルコン酸等のカルボン酸やその塩などの錯化剤を好ましくは0.10〜1mol/L、より好ましくは0.3〜0.6mol/L添加し、pHをテトラメチルアンモニウムハイドロオキサイド(TMAH)、NaOH、KOH等のpH調整剤で好ましくは6〜10、より好ましくは8〜9.5に調整しためっき浴を用いることができる。更に、必要に応じて、緩衝剤、安定剤等を添加してもよい。
無電解CoWPめっき浴を用いためっき条件は、このめっき浴に応じた常法とすることができ、適宜選定されるが、例えばめっき温度は50〜90℃、特に70〜80℃において、15〜600秒間、特に60〜120秒間めっきを行うことが好ましく、無電解CoWPめっき層の厚さは1〜50nm、特に1〜20nm、とりわけ2〜5nmとすることが好ましい。
次に、無電解銅めっき層は、ケイ素化合物系低誘電率材料からなる基材上に、上記バリア層を介して設けられる。
本発明においては、バリア層を形成後、このバリア層上に直接無電解銅めっき層を形成することができる。即ち、上記のようにして無電解めっき法によって作製したバリア層の無電解CoWPめっき層上において、置換反応により銅が析出し、この銅を核として無電解銅めっきが進行する。従って、無電解銅めっきによって、引き続き無電解銅めっき層の形成が可能であり、オールウエットプロセスによる積層構造の形成を達成し得るものである。
ここで、無電解銅めっきとしては、ホルマリンや次亜リン酸塩、更にはジメチルアミンボラン、NaBH4等を還元剤とする公知の無電解銅めっき浴を用いて、そのめっき浴の種類に応じた公知の条件でめっきすることができ、常法により無電解銅めっき層を形成できる。
本発明の積層構造は、配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成された超LSI配線板などにおける銅配線の形成構造として好適である。この積層構造を適用した超LSI配線板としては、例えば、配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成され、層間絶縁部を構成するケイ素化合物系低誘電率材料上に、無電解めっきにより形成されたバリア層を介して配線層である無電解銅めっき層が積層され、バリア層が、有機シラン化合物の単分子層、及び単分子層のバリア層側の端部を修飾するパラジウム触媒を介して層間絶縁部上に形成され、かつバリア層が、層間絶縁部側から無電解NiBめっき層と無電解CoWPめっき層とで構成されているものを挙げることができる。
より具体的には、図2に示されるような構成を備える超LSI配線板が挙げられる。この超LSI配線板は、配線層41がバリア層3を介してケイ素化合物系低誘電率材料からなる層間絶縁部11によって隔離形成され、層間絶縁部(ケイ素化合物系低誘電率材料)11上に、有機シラン化合物の単分子層及びパラジウム触媒2、無電解NiBめっき層31及び無電解CoWPめっき層32からなるバリア層3、並びに配線層(無電解銅めっき層)41が順に積層された構成となっている。なお、図2において、12はエッチストップ層である。本発明においては、図2に示されるように、配線層41が形成される層間絶縁部(ケイ素化合物系低誘電率材料)で囲まれたトレンチの壁面の一部がエッチストップ層12で被覆されていてもよい。この場合は、エッチストップ層も、有機シラン化合物の単分子層が形成可能な材質、例えば窒化ケイ素(SiN)等のケイ素化合物系材料で構成されていることが好ましい。
本発明の超LSI配線板においては、ケイ素化合物系低誘電率材料によって構成された層間絶縁部が、上述した本発明の積層構造におけるケイ素化合物系低誘電率材料からなる基材に相当するものであり、有機シラン化合物の単分子層及びパラジウム触媒、無電解NiBめっき層及び無電解CoWPめっき層からなるバリア層、並びに無電解銅めっき層(配線層)を上述した本発明の積層構造の場合と同様に構成することができ、これらの形成方法も、上述した本発明の積層構造の場合と同様の方法が適用できる。
この超LSI配線板としては、配線層が、幅32〜500nm、特に32〜300nm、とりわけ32〜100nm、好ましくはアスペクト比(深さ/幅)1〜20、特に3〜5のトレンチ内に形成されているものが好適であり、特に、上記した本発明の方法は、このような狭小トレンチに配線層を形成して超LSI配線板を形成する方法として特に好適である。
このような超LSI配線板の狭小トレンチに配線層を形成する場合の無電解銅めっき浴としては、水溶性銅塩、還元剤、錯化剤、めっき析出抑制剤及びめっき析出促進剤を含む無電解銅めっき浴が好適であるが、特に、還元剤としてグリオキシル酸、めっき析出抑制剤としてポリエチレングリコール、ポリプロピレングリコール又はエチレングリコール−プロピレングリコール共重合体を含有するものが好ましく、また、Naイオンを含有しないものであることが好ましい。
なお、本発明においては、バリア層を形成した後、例えば、300〜450℃、特に300〜350℃にて10〜30分間、特に25〜30分間の加熱処理を施すことも可能である。この加熱処理によって密着性を更に向上させることができる。但し、超LSI配線板製造工程中には必ず加熱工程が含まれていることから、ここで加熱処理工程を行わなくとも、最終的に密着性の向上を図ることができる。
以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は下記実施例に限定されるものではない。
[実施例1]
SiO2(厚さ30nm)/Si基板を、SPM処理[H2SO4:H22=4:1(容量比)、80℃、10分]により洗浄し、この基板をN−(2−アミノエチル)−3−アミノプロピルトリメトキシシラン−エタノール溶液[N−(2−アミノエチル)−3−アミノプロピルトリメトキシシラン/エタノール=1/99(容量比)]に50℃で4時間浸漬することにより有機シラン化合物の単分子層を形成した。溶液に浸漬後の基板は、エタノールに浸漬し、超音波洗浄により余剰の有機シラン化合物分子を除去した。
次に、下記の触媒付与液に室温で10〜600秒間浸漬することにより単分子層を触媒化した。触媒付与液から引き上げた基板は、超純水で洗浄し、超純水中で保持した。
<触媒付与液(水溶液)>
PdCl2 0.0005mol/L
HCl 0.016mol/L
pH 1.5〜2.0
次に、触媒処理を施した基板を、下記無電解NiBめっき浴に70℃で30秒間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiBめっき層(層厚約10nm)を形成し、その後、下記無電解CoWPめっき浴に80℃で2分間浸漬することにより、無電解NiBめっき層上に無電解CoWPめっき層(層厚約30nm)を形成して、バリア層とした。
<無電解NiBめっき浴>
クエン酸 0.2mol/L
NiSO4 0.1mol/L
ジメチルアミンボラン(DMAB) 0.05mol/L
pH(テトラメチルアンモニウムハイドロオキサイド(TMAH)で調整) 9.0
<無電解CoWPめっき浴>
CoSO4・7H2O 0.08mol/L
Na3557・H2O 0.50mol/L
3BO3 0.50mol/L
NaH2PO2・2H2O 0.17mol/L
Na2WO4・2H2O 0.03mol/L
3[P(W3104] 0.006mol/L
pH(KOHで調整) 8.8〜9.0
次に、バリア層を形成した基板を、下記無電解銅めっき浴に70℃で5分間浸漬することにより、バリア層上に無電解銅めっき層(層厚約200nm)を形成した。
<無電解銅めっき浴>
CuSO4・5H2O 0.045mol/L
エチレンジアミン四酢酸(EDTA) 0.09mol/L
グリオキシル酸 0.17mol/L
2,2’−ビピリジル 25ppm
ポリエチレングリコール(PEG)1000(平均分子量1000) 750ppm
pH(TMAHで調整) 12.5
次に、得られた積層構造について、カッターにて網目状(マス幅1mm)に切り込みを入れた所に、導電テープ(TWC太陽金網(株)製 導電テープ 規格1−7769−01)を用い、剥離試験を実施したところ、形成した積層構造は、いずれの層においても剥離することなく保たれ、密着性が良好であることが確認された。
[比較例1]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、実施例1と同様の無電解NiBめっき浴に70℃で3分間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiBめっき層(層厚約50nm)を形成して、バリア層とした。
次に、バリア層を形成した基板を、実施例1と同様の無電解銅めっき浴に70℃で浸漬したところ、10秒間以内にバリア層が剥離し、無電解銅めっき層を形成できなかった。
[比較例2]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、実施例1と同様の無電解NiBめっき浴に70℃で30秒間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiBめっき層(層厚約10nm)を形成し、その後、下記無電解CoWBめっき浴に70℃で3分間浸漬することにより、無電解NiBめっき層上に無電解CoWBめっき層(層厚約50nm)を形成して、バリア層とした。
<無電解CoWBめっき浴>
CoCl2・6H2O 0.1mol/L
Na3557・H2O 0.35mol/L
DMAB 0.08mol/L
Na2WO4 0.035mol/L
pH(KOHで調整) 9.5
次に、バリア層を形成した基板を、実施例1と同様の無電解銅めっき浴に70℃で浸漬したところ、10秒間以内にバリア層が剥離し、無電解銅めっき層を形成できなかった。
[比較例3]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、下記無電解NiPめっき浴に90℃で1分間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiPめっき層(層厚約10nm)を形成して、バリア層とした。
<無電解NiPめっき浴>
NiSO4・6H2O 0.075mol/L
NaH2PO2・H2O 0.10mol/L
Na3557・H2O 0.40mol/L
pH(NaOHで調整) 9.0mol/L
次に、バリア層を形成した基板を、実施例1と同様の無電解銅めっき浴に70℃で浸漬したところ、10秒間以内にバリア層が剥離し、無電解銅めっき層を形成できなかった。
[比較例4]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、下記無電解NiMoBめっき浴に70℃で5分間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiMoBめっき層(層厚約20nm)を形成して、バリア層とした。
<無電解NiMoBめっき浴>
クエン酸 0.2mol/L
MoO3 0.01mol/L
NiSO4 0.1mol/L
DMAB 0.05mol/L
pH(TMAHで調整) 9.0
次に、バリア層を形成した基板を、実施例1と同様の無電解銅めっき浴に70℃で浸漬したところ、10秒間以内にバリア層が剥離し、無電解銅めっき層を形成できなかった。
[比較例5]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、実施例1と同様の無電解CoWPめっき浴に70℃で5分間浸漬したが無電解CoWPめっきは析出せず、バリア層が形成できなかった。
[比較例6]
実施例1と同様の方法で基板上に単分子層を形成し、単分子層を触媒化した後、比較例2と同様の無電解CoWBめっき浴に70℃で5分間浸漬したが無電解CoWBめっきは析出せず、バリア層が形成できなかった。
[実施例2]
トレンチパターン(幅100nm、アスペクト比(深さ/幅)3)が形成されたSiO2基板に、実施例1と同様の方法で単分子層を形成し、単分子層を触媒化した後、実施例1と同様の無電解NiBめっき浴に70℃で15秒間浸漬することにより、触媒修飾された有機シラン化合物の単分子層上に無電解NiBめっき層(層厚約10nm)を形成し、その後、実施例1と同様の無電解CoWPめっき浴に90℃で2分間浸漬することにより、無電解NiBめっき層上に無電解CoWPめっき層(層厚約20nm)を形成して、バリア層とした。
次に、バリア層を形成した基板を、実施例1と同様の無電解銅めっき浴に70℃で3分間浸漬することにより、バリア層上に無電解銅めっき層を析出させ、トレンチ内に銅めっきを埋め込んで、配線層を形成した。銅めっきが充填されたトレンチの断面SEM像を図3に示す。この結果から、無電解銅めっき層/無電解CoWPめっき層/無電解NiBめっき層/Pd/有機シラン化合物の単分子層の積層構造で狭小トレンチに銅配線層を良好に形成できることがわかる。
本発明の積層構造の一例を示す概念図である。 本発明の超LSI配線板の一例を示す概念図である。 実施例2で得られた銅めっきが充填されたトレンチの断面SEM像である。
符号の説明
1 基材(ケイ素化合物系低誘電率材料)
11 層間絶縁部(ケイ素化合物系低誘電率材料)
12 エッチストップ層
2 有機シラン化合物の単分子層及びパラジウム触媒
3 バリア層
31 無電解NiBめっき層
32 無電解CoWPめっき層
4 無電解銅めっき層
41 配線層(無電解銅めっき層)

Claims (5)

  1. ケイ素化合物系低誘電率材料からなる基材上に、無電解めっきにより形成されたバリア層を介して無電解銅めっき層が積層された積層構造であって、
    上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記基材上に形成され、かつ該基材側から無電解NiBめっき層と無電解CoWPめっき層とで構成されていることを特徴とする積層構造。
  2. ケイ素化合物系低誘電率材料からなる基材上に、該基材表面を、有機シラン化合物に接触させることにより有機シラン化合物の単分子層を形成する工程、
    該単分子層を、パラジウム化合物を含有する水溶液と接触させることにより修飾して触媒化する工程、
    該触媒化された単分子層上に、無電解NiBめっきにより無電解NiBめっき層を形成する工程、
    該無電解NiBめっき層上に、無電解CoWPめっきにより無電解CoWPめっき層を形成する工程、及び
    該無電解CoWPめっき層上に、無電解銅めっきにより無電解銅めっき層を形成する工程
    を含むことを特徴とする請求項1記載の積層構造の形成方法。
  3. 配線層がバリア層を介してケイ素化合物系低誘電率材料からなる層間絶縁部によって隔離形成され、上記層間絶縁部を構成するケイ素化合物系低誘電率材料上に、無電解めっきにより形成されたバリア層を介して上記配線層である無電解銅めっき層が積層された超LSI配線板であって、
    上記バリア層が、有機シラン化合物の単分子層、及び該単分子層の上記バリア層側の端部を修飾するパラジウム触媒を介して上記層間絶縁部上に形成され、かつ該層間絶縁部側から無電解NiBめっき層と無電解CoWPめっき層とで構成されていることを特徴とする超LSI配線板。
  4. 上記配線層が、幅32〜500nmのトレンチ内に形成されていることを特徴とする請求項3記載の超LSI配線板。
  5. ケイ素化合物系低誘電率材料からなる層間絶縁部上に、該層間絶縁部表面を、有機シラン化合物に接触させることにより有機シラン化合物の単分子層を形成する工程、
    該単分子層を、パラジウム化合物を含有する水溶液と接触させることにより修飾して触媒化する工程、
    該触媒化された単分子層上に、無電解NiBめっきにより無電解NiBめっき層を形成する工程、
    該無電解NiBめっき層上に、無電解CoWPめっきにより無電解CoWPめっき層を形成する工程、及び
    該無電解CoWPめっき層上に、無電解銅めっきにより無電解銅めっき層を形成する工程
    を含むことを特徴とする請求項3又は4記載の超LSI配線板の形成方法。
JP2006247604A 2006-09-13 2006-09-13 積層構造、超lsi配線板及びそれらの形成方法 Expired - Fee Related JP4911586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006247604A JP4911586B2 (ja) 2006-09-13 2006-09-13 積層構造、超lsi配線板及びそれらの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006247604A JP4911586B2 (ja) 2006-09-13 2006-09-13 積層構造、超lsi配線板及びそれらの形成方法

Publications (2)

Publication Number Publication Date
JP2008069389A true JP2008069389A (ja) 2008-03-27
JP4911586B2 JP4911586B2 (ja) 2012-04-04

Family

ID=39291234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006247604A Expired - Fee Related JP4911586B2 (ja) 2006-09-13 2006-09-13 積層構造、超lsi配線板及びそれらの形成方法

Country Status (1)

Country Link
JP (1) JP4911586B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101853782A (zh) * 2009-03-31 2010-10-06 海力士半导体有限公司 Ulsi半导体器件的具有自组装单分子层的铜线及形成方法
KR20120081080A (ko) * 2009-09-30 2012-07-18 알쉬메 반도체 기판의 산화된 표면을 활성화하는 용액 및 그 방법
JP2012216722A (ja) * 2011-04-01 2012-11-08 Kansai Univ 基板中間体、基板及び貫通ビア電極形成方法
JP2014145110A (ja) * 2013-01-29 2014-08-14 Koa Corp 無電解めっき浴、三酸化モリブデン膜の製造方法、及び化学センサ
KR20160102896A (ko) * 2015-02-23 2016-08-31 도쿄엘렉트론가부시키가이샤 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
WO2022230668A1 (ja) * 2021-04-26 2022-11-03 東京エレクトロン株式会社 基板液処理方法及び記録媒体
WO2023079824A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法
JP7441263B2 (ja) 2021-05-27 2024-02-29 上村工業株式会社 無電解Co-Wめっき皮膜、および無電解Co-Wめっき液

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302773A (ja) * 2001-04-06 2002-10-18 Sony Corp 無電解メッキ装置およびその方法
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超lsi配線板及びその製造方法
WO2003091476A1 (fr) * 2002-04-23 2003-11-06 Nikko Materials Co., Ltd. Procede de depot non electrolytique et tranche de semi-conducteur sur laquelle est formee une couche de depot metallique
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302773A (ja) * 2001-04-06 2002-10-18 Sony Corp 無電解メッキ装置およびその方法
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超lsi配線板及びその製造方法
WO2003091476A1 (fr) * 2002-04-23 2003-11-06 Nikko Materials Co., Ltd. Procede de depot non electrolytique et tranche de semi-conducteur sur laquelle est formee une couche de depot metallique
JP2005142534A (ja) * 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245494A (ja) * 2009-03-31 2010-10-28 Hynix Semiconductor Inc 自己組織化単分子膜形成方法、ならびに半導体素子の銅配線およびその形成方法
CN101853782A (zh) * 2009-03-31 2010-10-06 海力士半导体有限公司 Ulsi半导体器件的具有自组装单分子层的铜线及形成方法
KR101717316B1 (ko) * 2009-09-30 2017-03-16 아베니 반도체 기판의 산화된 표면을 활성화하는 용액 및 그 방법
KR20120081080A (ko) * 2009-09-30 2012-07-18 알쉬메 반도체 기판의 산화된 표면을 활성화하는 용액 및 그 방법
JP2013506755A (ja) * 2009-09-30 2013-02-28 アルスィメール 半導体基板の酸化された表面を活性化するための溶液及び方法
JP2012216722A (ja) * 2011-04-01 2012-11-08 Kansai Univ 基板中間体、基板及び貫通ビア電極形成方法
JP2014145110A (ja) * 2013-01-29 2014-08-14 Koa Corp 無電解めっき浴、三酸化モリブデン膜の製造方法、及び化学センサ
KR20160102896A (ko) * 2015-02-23 2016-08-31 도쿄엘렉트론가부시키가이샤 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
JP2016156039A (ja) * 2015-02-23 2016-09-01 東京エレクトロン株式会社 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
KR102570852B1 (ko) * 2015-02-23 2023-08-25 도쿄엘렉트론가부시키가이샤 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
WO2022230668A1 (ja) * 2021-04-26 2022-11-03 東京エレクトロン株式会社 基板液処理方法及び記録媒体
JP7441263B2 (ja) 2021-05-27 2024-02-29 上村工業株式会社 無電解Co-Wめっき皮膜、および無電解Co-Wめっき液
WO2023079824A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法
WO2023079631A1 (ja) * 2021-11-04 2023-05-11 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4911586B2 (ja) 2012-04-04

Similar Documents

Publication Publication Date Title
JP4911586B2 (ja) 積層構造、超lsi配線板及びそれらの形成方法
JP3654354B2 (ja) 超lsi配線板及びその製造方法
US7695981B2 (en) Seed layers, cap layers, and thin films and methods of making thereof
US8784931B2 (en) ULSI wiring and method of manufacturing the same
KR100632162B1 (ko) 반도체 다층 배선판 및 그 형성방법
US7547972B2 (en) Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
JP5568811B2 (ja) 基板中間体、基板及び貫通ビア電極形成方法
US7049234B2 (en) Multiple stage electroless deposition of a metal layer
US8298946B2 (en) Method of selective coating of a composite surface production of microelectronic interconnections using said method and integrated circuits
US20060261434A1 (en) Formation of a masking layer on a dielectric region to facilitate formation of a capping layer on electrically conductive regions separated by the dielectric region
US20120258595A1 (en) Formation of a Masking Layer on a Dielectric Region to Facilitate Formation of a Capping Layer on Electrically Conductive Regions Separated by the Dielectric Region
JP5982092B2 (ja) 誘電体層の無電解メッキ用活性化溶液
US20050029662A1 (en) Semiconductor production method
US20020127348A1 (en) Method for depositing copper or a copper alloy
JP2004346422A (ja) めっき方法
US7446034B2 (en) Process for making a metal seed layer
TW200835804A (en) Manufacture of electroless cobalt deposition compositions for microelectronics applications
TW521325B (en) Seed layer deposition
JP4931196B2 (ja) 無電解銅めっき浴、無電解銅めっき方法及びulsi銅配線形成方法
TWI633627B (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
JP3864138B2 (ja) 基板の銅配線形成方法
JP2007246978A (ja) 無電解めっき液
EP1022355A2 (en) Deposition of copper on an activated surface of a substrate
US20080003366A1 (en) Method of forming a conducting layer on a conducting and non-conducting substrate
JP2007246979A (ja) 無電解めっき液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120112

R150 Certificate of patent or registration of utility model

Ref document number: 4911586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees