JP2005142534A - 半導体多層配線板およびその形成方法 - Google Patents

半導体多層配線板およびその形成方法 Download PDF

Info

Publication number
JP2005142534A
JP2005142534A JP2004265445A JP2004265445A JP2005142534A JP 2005142534 A JP2005142534 A JP 2005142534A JP 2004265445 A JP2004265445 A JP 2004265445A JP 2004265445 A JP2004265445 A JP 2004265445A JP 2005142534 A JP2005142534 A JP 2005142534A
Authority
JP
Japan
Prior art keywords
layer
film
forming
interlayer insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004265445A
Other languages
English (en)
Other versions
JP4401912B2 (ja
Inventor
Tetsuya Aisaka
哲彌 逢坂
Tokihiko Yokoshima
時彦 横島
Isao Sato
功 佐藤
Akira Hashimoto
晃 橋本
Yoshio Hagiwara
嘉男 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Waseda University
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Waseda University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Waseda University filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2004265445A priority Critical patent/JP4401912B2/ja
Priority to TW093129913A priority patent/TWI251299B/zh
Priority to CNB2004100874774A priority patent/CN100341137C/zh
Priority to KR1020040082641A priority patent/KR100632162B1/ko
Priority to US10/965,868 priority patent/US7498520B2/en
Publication of JP2005142534A publication Critical patent/JP2005142534A/ja
Application granted granted Critical
Publication of JP4401912B2 publication Critical patent/JP4401912B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Formation Of Insulating Films (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板上への低誘電率シリカ系層間絶縁層の形成、デュアルダマシン法による配線形成空間の形成、この空間への有機単分子膜からなる緻密かつ薄い拡散防止膜の形成、前記空間への配線層の形成という全工程を完全ウェット化して、製造工程の簡略化、製造コストの低減化を図った半導体多層配線板の製造方法を提供する。
【解決手段】基板上にスピンオングラス材料を用いて形成した低誘電率シリカ系層間絶縁層に配線層形成空間を形成し、その後、必要に応じて酸化性雰囲気下にて紫外線を照射して、絶縁層表面にＳｉ−ＯＨ結合を形成する処理を行い、次いで、上記配線層形成空間内面に有機シラン化合物を用いてシラン系単分子層膜を密着させ、この単分子層膜をパラジウム化合物水溶液により表面触媒化し、この触媒化単分子層膜に無電解メッキにより銅拡散防止性の高いメッキ膜を形成し、この銅拡散防止膜上に銅メッキ層を形成することにより配線層を形成する。
【選択図】 図４

Description

本発明は、半導体基板上に形成された下層配線層と、その上に層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板およびその形成方法に関するものであり、さらに詳しくは、前記ビア配線と下層および上層配線層とを簡易なデュアルダマシンプロセスによって形成するとともに、前記基板上への層間絶縁層の形成から前記配線層の形成までの全層を湿式法により形成してなる半導体多層配線板およびその形成方法に関するものである。
周知のように、半導体集積回路における基本的配線構造は、半導体基板上に直接または間接的に形成された下層配線層と、この下層配線層上に層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を貫通するように形成されたビア配線によって接続されている構造である。この配線構造を複数化、多層化することによって、半導体集積回路の多層配線構造が形成される。
従来、この配線構造は、半導体基板上に積層する導体層や層間絶縁層などの各層の形成とそれらのエッチングによるパターン化の繰り返しによって、実現していた。このような積層とエッチングを繰り返して多層配線を形成する逐次形成方法は、ステップ数が多く、製造コストを低減することが困難であったため、現在では、ダマシン法と一般に呼称されている象眼法が採用されている。このダマシン法とは、ビア配線や上層配線層を形成するためのビアホールやトレンチと呼ばれる配線溝を層間絶縁層に形成しておき、その空間に導体材料を埋め込むという配線形成方法である。このダマシン法において、ビア配線と上層配線層を同時に形成する場合は、特にデュアルダマシンプロセスと呼称されている。このダマシン法を採用することによって、従来は導体材料として用いることができなかった銅を用いることができるようになった。すなわち、微細配線用の導体材料として、銅は、アルミニウムに比べてエレクトロマイグレーション耐性が優れているため好適な材料であるが、エッチングが難しいということから、従来の多層配線逐次形成方法では用いることができなかった。しかしながら、前述のダマシン法を用いることによって、待望の銅を導体材料として使用できるようになった。
かかるデュアルダマシンプロセスの基本的工程を図１および図２を参照して説明する。
まず、図１（ａ）に示すように、基板１上にＣＶＤ法、回転塗布法等により層間絶縁層２を形成する。この層間絶縁層２を構成する材料は、ＳＯＧ（spin on glass）法やＣＶＤ法等で形成されたＳｉＯ2被膜が主に用いられる。この層間絶縁層２の上にレジスト膜３を形成し、パターン化する。このパターン化したレジスト膜３をマスクとして層間絶縁層２を選択的にエッチングし、続いてレジスト膜３を除去することによって、図１（ｂ）に示すように、配線溝（トレンチ）４を形成する。次に、前述のように配線溝４を形成した層間絶縁層２の表面に、金属タンタル薄膜等の密着層（図示せず）を所望により形成し、次いで当該密着層上にバリヤメタルを堆積させることによって、配線溝４の内面に、この配線溝４内に埋め込むことになる銅の層間絶縁層２中への拡散を防止するためのバリアメタル膜５を、形成する。その後、所望により銅のシード層（図示せず）を形成した後、図１（ｃ）に示すように、配線溝４内に銅を電解メッキなどを用いて埋め込み、下層配線層６を形成する。
次に、この時点で層間絶縁層２の表面に付着している銅と残存バリヤメタルとを化学的研磨（ＣＭＰ）により除去し、層間絶縁層２の表面を平坦化した後、その上に、キャッピング層７を形成し、その後、順次、第１の低誘電体層８、第１のエッチングストッパ膜９、第２の低誘電体層１０、および第２のエッチングストッパ膜１１を積層する。次いで、前記第２のエッチングストッパ膜１１の上に、ビアホール形成用のパターンを有するレジストマスク１２を形成する。次に、図１（ｄ）に示すように、前記レジストマスク１２を用いてエッチングを行って、第２のエッチングストッパ膜１１、第２の低誘電体層１０、第１のエッチングストッパ層９、および第１の低誘電体層８、キャッピング層７を貫通し、下層配線層６の表面に至るビアホール１３を形成する。続いて、図２（ｅ）に示すように、前記ビアホール１３にホトレジスト材料などの埋込材１４を充填する。この埋込材１４をエッチバックして、図２（ｆ）に示すように、所定厚みだけビアホール１３の底部に残し、さらに、前記第２のエッチングストッパ膜１１の上に、トレンチ形成用のパターンを有するレジストマスク１５を形成する。このレジストマスク１５を用いて、図２（ｇ）に示すように、第２のエッチングストッパ膜１１と第２の低誘電体層１０とをエッチングしてトレンチ１６を形成するとともに、ビアホール１３の底部に残存している埋込材１４を除去する。続いて、前記ビアホール１３とトレンチ１６との内面に金属タンタル薄膜等の密着層（図示せず）を所望により形成し、次いで当該密着層上にバリアメタル膜（銅拡散防止膜）１７を形成し、その後、前記ビアホール１３とトレンチ１６とに所望により銅のシード層（図示せず）を形成した後、銅を埋め込んで、図２（ｈ）に示すように、ビア配線１８と上層配線層１９とを形成する。この後、少なくとも上層配線層１９の上に、必要に応じてキャッピング層２０を形成する。以上のプロセスにより、下層配線層６と上層配線層１９とがビア配線１８によって電気的に接続された多層配線構造が実現される。
ところで、前記多層配線構造においては、前述のように、配線層６，１９およびビア配線１８をＣｕ（銅）により形成しているが、各配線層のＣｕが層間絶縁層２，８，１０に拡散すると、層間絶縁層を構成している低誘電体材料の低誘電性が損なわれて、絶縁不良を引き起こすことになる。そこで、バリヤメタル膜５，１７や、キャッピング層７，２０などの拡散防止膜を各配線層と周囲の層間絶縁層との間に介在させて、Ｃｕが層間絶縁層中に拡散するのを防止することが必須である。従来、このような拡散防止膜には、主にスパッタリング法によって形成されたＴａＮやＴｉＮ等が用いられている。なお、図２の要部拡大図である図３に示すように、拡散防止膜１７上に配線層１９を、電気メッキ、特に電気銅メッキによって形成する場合、上記ＴａＮやＴｉＮ等の拡散防止膜１７は、比較的に導電性に劣ることから、導通層２１となるＣｕシード層等が必要である。
そもそも、かかる多層配線構造を実現するのに、デュアルダマシンプロセスを採用する主な理由は、プロセスの簡略化および湿式法（ウエットプロセス）の適用による低コスト化が利点と考えられることにある。したがって、前述のように、拡散防止膜および導通層作製時にスパッタリングというドライプロセスを用いることは、明らかに最善の手法ではない。
これに対して、最近、拡散防止層、さらには配線層およびキャッピング層の形成をも全てウエットプロセスにて行うことを可能にし、しかも簡単な工程で密着性の良好な拡散防止層、さらには配線層およびキャッピング層をも形成することができる半導体多層配線板の形成方法（超ＬＳＩ配線板の製造方法）、および配線層上に、密着性、均一性、熱安定性が良好なキャッピング層をメッキ皮膜にて形成した半導体多層配線板（超ＬＳＩ配線板）が提供されている（特許文献１）。
この超ＬＳＩ配線板の製造方法は、配線層が拡散防止層を介してＳｉＯ2からなる層間絶縁部によって隔離形成された超ＬＳＩ配線板を製造するに際し、上記層間絶縁部を形成するＳｉＯ2表面をシラン化合物によって処理し、さらにパラジウム化合物を含有する水溶液によって触媒化を行った後、無電解メッキによって拡散防止層を形成し、次いでこの拡散防止層上に配線層を形成することを特徴としている。この方法では、無電解メッキによる拡散防止層の形成を、中性または酸性無電解メッキにより金属核を形成する工程と、次いでアルカリ性無電解メッキにより拡散防止層を形成する工程とすることが好ましく、また、配線層を無電解銅メッキ、または電気銅メッキにより拡散防止層上に直接形成することが好ましい、としている。
この特許文献１に開示の方法は、デュアルダマシンプロセスを用いた従来の半導体多層配線構造を形成する方法として、大変優れたものである。しかし、配線寸法が非常に微細になってくると、電気抵抗の小さい銅配線を使っていても層間絶縁膜の誘電率に影響を受けて、電気信号速度が遅くなる傾向がある。このように配線寸法が微細になるにつれ電気信号速度が遅延する現象をできるだけ抑制することが求められる。
このような電気信号速度が遅延する現象は、層間絶縁膜の誘電率を下げることにより達成することが可能であり、例えばそれらの絶縁膜は、ＣＶＤ法、塗布法（ＳＯＤ）等により形成することが可能である。ＣＶＤ法としては、誘電率（ｋ値）が４．１程度のＰ−ＴＥＯＳ（プラズマＴＥＯＳ）ＳｉＯ2膜、３．７〜３．４程度のＳｉＯＦ（ＦＳＧ）膜、２．７〜２．４程度のＳｉＯＣ（カーボンドープトオキサイド）膜等が知られており、塗布法としては、スピンオングラス（ＳＯＧ）系材料、有機ポリマー系材料が知られており、前者は誘電率が２．０〜３．２程度のＨＳＱ（ハイドロジェンシルセスキオキサン）膜、及びポーラスＨＳＱ膜、２．０〜２．８程度のＭＳＱ（メチルシルセスキオキサン）膜、及びポーラスＭＳＱ膜、１．８〜２．２程度のポーラスＳｉＯ2膜等が知られており、後者は誘電率が２．６〜２．８程度のＰＡＥ（ポリアリレンエーテル）膜等が知られている。
これらの中でも、特にＳＯＧ系材料を用いた塗布法による層間絶縁層の形成は、高価な装置を必要とせず、スループットにも優れ、また多層配線基板製造のほとんどの工程をウェットプロセスにて行うことが可能となるので、製造プロセスの簡略化と低コスト化が可能である。このように、ＳＯＧ系材料を用いた塗布法によれば、多層配線基板を低コストに形成できるという優れた効果が得られる。
なお、ＳＯＧ系材料とは、主にアルコキシシランの加水分解生成物を有機溶剤に溶解して調製された溶液である。
特開２００３−５１５３８号公報
しかしながら、前述のＣＶＤ法、ＳＯＧ法に限らず、シリカ系の原料を用いて形成した層間絶縁層（シリカ系層間絶縁層）に対して、特許文献１に開示の「デュアルダマシン法により形成した配線形成空間の内面に有機単分子膜を作成し、それに対してパラジウム触媒を付与することにより、拡散防止膜を形成する」技術を適用しようとした場合、「原料の種類によっては、得られたシリカ系層間絶縁層表面の性状が、Ｓｉ−Ｈ結合であったり、Ｓｉ−Ｒ結合（Ｒ：アルキル基）であったりと、シラン系単分子層膜の形成に必要なＳｉ−ＯＨ結合が層間絶縁層表面上にない場合には、シラン系単分子膜の形成は困難であるという問題」を始め、そのようなシリカ系層間絶縁層の表面をどのように処理するか、また処理後のシリカ系層間絶縁層表面上にどのような構成の単分子層膜をどのようにして形成するか、この単分子層膜の表面触媒化材料としてはどのようなものが適するのか等、解決すべき課題が幾つか考えられるが、それらを総括的に解決しなければ、半導体基板上への層間絶縁層の形成からデュアルダマシンプロセスにより形成した配線形成空間に配線材料を埋め込むまでの全プロセスを完全にウエットプロセスにより実現した半導体多層配線板の形成方法を提供することは、不可能であり、現在の所、そのような方法は提供されていない。
したがって、本発明の課題は、「基板上に誘電率の低いシリカ系層間絶縁層を形成し、その後、デュアルダマシン法により形成した配線形成空間に、ウェットプロセスである有機単分子膜形成技術により、緻密かつ薄い拡散防止膜を形成し、ウェットプロセスにより配線層を形成する」という、配線寸法の微細化に伴う電気信号遅延の問題が解決された、半導体多層配線板およびその製造方法を提供すること、また当該シリカ系層間絶縁層をウェットプロセスであるＳＯＧ系材料を用いて形成することにより、真に全工程を完全ウェットプロセス化した製造方法により得た半導体多層配線板およびその製造方法を提供することにある。
前記課題を解決するために、本発明者等は、鋭意、実験検討を重ねたところ、次のようなことを確認するに至った。
すなわち、まず、シリカ系層間絶縁層の形成については、「ＣＶＤ用材料、もしくはＳＯＧ用材料、好ましくはＳＯＧ用原料を用いて基板上に被膜を形成し、次いで所望により特定の温度で熱処理して焼成被膜を形成した後、デュアルダマシン法により配線層形成空間を形成するエッチング工程を行った後、シリカ系層間絶縁層の表面にＳｉ−ＯＨ結合を生成させる処理を行う」ことにより、実現できることが確認された。
このようにして表面処理されたシリカ系層間絶縁層にデュアルダマシン法により形成した配線層形成空間への拡散防止膜の形成については、（ｉ）配線層形成空間の内面を有機シラン化合物により処理することにより、有機シラン化合物の単分子層からなる膜を密着させることができる、（ii）前記単分子層膜の表面は良好な平滑性を有しており、しかもパラジウム化合物を含む水溶液により容易に表面を触媒化することができる、（iii）前記触媒化単分子層膜に無電解メッキを施すことで、前記単分子層膜上に銅拡散防止性の高いメッキ膜を形成することができ、これらにより、配線層形成空間内面への密着性が高く、銅拡散防止特性が高い、薄い膜厚の拡散防止膜が形成可能であることを確認できた。
本発明は、前述の知見に基づいてなされたもので、本発明にかかる半導体多層配線板は、半導体基板上に形成された下層配線層と、その上に低誘電率のシリカ系層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板であって、前記層間絶縁層にはデュアルダマシンプロセスによる配線層形成空間が形成されており、該配線層形成空間の内面にはシラン系単分子層膜が形成され、該単分子膜の表面にはメッキ膜が形成され、該メッキ膜上に銅メッキ層からなる配線層が形成されていることを特徴とする。
また、本発明にかかる半導体多層配線板の形成方法は、半導体基板上に形成された下層配線層と、その上に低誘電率のシリカ系層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板の形成方法であって、基板上にシリカ系層間絶縁層を形成する層間絶縁層形成工程と、前記層間絶縁層にデュアルダマシン法により配線層形成空間を形成するエッチング工程と、前記層間絶縁層表面にＳｉ−ＯＨ結合を形成するための処理工程と、前記配線層形成空間の内面を有機シラン化合物により処理してシラン系単分子層膜を密着させる単分子層膜形成工程と、前記単分子層膜をパラジウム化合物を含む水溶液により表面を触媒化する表面触媒化工程と、前記触媒化単分子層膜に無電解メッキをすることにより該単分子層膜上に銅拡散防止性の高いメッキ膜を形成して、銅拡散防止膜を得る銅拡散防止膜形成工程と、前記銅拡散防止膜上に銅メッキ層を形成することにより配線層を得る配線層形成工程と、を有することを特徴とする。
以上説明したように、本発明によれば、「基板上に塗布法により低誘電率のシリカ系層間絶縁層を形成し、その後、デュアルダマシン法により形成した配線形成空間に、ウェットプロセスである有機単分子膜形成技術により、緻密かつ薄い拡散防止膜を形成し、ウェットプロセスにより配線層を形成する」という真に全工程を完全ウェットプロセス化した製造方法により得た半導体多層配線板およびその製造方法を提供することができる。
以下に、本発明の実施形態について説明する。
本発明において、低誘電率のシリカ系層間絶縁層としては、特に限定は無く、例えばＣＶＤ法、ＳＯＧ法等により形成し得る材料を用いることができ、中でもＳＯＧ系材料を用いて形成した低誘電率のシリカ系層間絶縁層は好ましい。
当該ＳＯＧ系材料としては、例えば、シリケート、水素化シロキサン、水素化シルセスキオキサンなどの無機ＳＯＧ材料；メチルシロキサン、メチルシルセスキオキサンなどの有機ＳＯＧ材料が使用可能である。特に、無機ＳＯＧ系材料は、もともと多少の拡散防止特性があるため好ましい。
当該無機ＳＯＧ系材料としては、トリアルコキシシラン、テトラアルコキシシラン等のアルコキシシラン原料を酸加水分解して得られた加水分解生成物を有機溶剤に溶解してなる溶液を挙げることができる。
このようなトリアルコキシシランとしては、例えばトリメトキシシラン、トリエトキシシラン、トリプロポキシシラン、トリブトキシシラン、ジエトキシモノメトキシシラン、モノメトキシジプロポキシシラン、ジブトキシモノメトキシシラン、エトキシメトキシプロポキシシラン、モノエトキシジメトキシシラン、モノエトキシジプロポキシシラン、ブトキシエトキシプロポキシシラン、ジメトキシモノプロポキシシラン、ジエトキシモノプロポキシシラン、モノブトキシジメトキシシランなどを挙げることができる。これらの中で実用上好ましい化合物は、トリメトキシシラン、トリエトキシシラン、トリプロポキシシラン、トリブトキシシランであり、中でも特にトリメトキシシラン、トリエトキシシランが好ましい。これらのトリアルコキシシランは単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
また、テトラアルコキシシランとしては、例えばテトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン、テトラブトキシシラン、トリエトキシモノメトキシシラン、ジメトキシジプロポキシシラン、トリブトキシモノメトキシシラン、モノエトキシトリメトキシシラン、ジエトキシジプロポキシシラン、トリメトキシモノプロポキシシラン、トリエトキシモノプロポキシシラン、ジブトキシジメトキシシランなどを挙げることができる。これらの中で実用上好ましい化合物は、テトラメトキシシラン、テトラエトキシシラン、テトラプロポキシシラン、テトラブトキシシランであり、中でも特にテトラメトキシシラン、テトラエトキシシランが好ましい。これらのテトラアルコキシシランは単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
また、上記有機ＳＯＧ系材料としては、モノアルキルトリアルコキシシラン、ジアルキルジアルコキシシラン等のＳｉ−Ｒ結合を有するアルコキシシラン原料、あるいは当該アルコキシシラン原料に更に上記無機ＳＯＧ系材料で例示したアルコキシシラン原料を混合し、これを酸加水分解して得られた加水分解生成物を有機溶剤に溶解してなる溶液を挙げることができる。
このようなモノアルキルトリアルコキシシランとしては、例えばモノメチルトリメトキシシラン、モノエチルトリメトキシシラン、モノプロピルトリメトキシシラン、モノメチルトリエトキシシラン、モノエチルトリエトキシシラン、モノプロピルトリエトキシシラン、モノメチルトリブトキシシラン、モノエチルトリブトキシシラン、モノプロピルトリブトキシシランなどを挙げることができる。またジアルキルジアルコキシシランとしては、例えばジメチルジメトキシシラン、ジエチルジメトキシシラン、ジプロピルジメトキシシラン、ジメチルジエトキシシラン、ジエチルジエトキシシラン、ジプロピルジエトキシシラン、ジメチルジブトキシシラン、ジエチルジブトキシシラン、ジプロピルジブトキシシランなどを挙げることができる。これらのアルコキシシラン原料は単独で用いてもよいし、２種以上を組み合わせて用いてもよい。
また、前記有機溶剤としては特に制限はなく、様々な溶剤を用いることができるが、特にトリアルコキシシランを主原料とする無機ＳＯＧ系材料においては、アルキレングリコールジアルキルエーテルが好ましい。このものを用いることにより、低級アルコールを溶媒として用いた従来方法におけるトリアルコキシシランのＨ−Ｓｉ基の分解反応や中間に生成するシラノールの水酸基がアルコキシ基に置換する反応を抑制することができ、ゲル化を防止することができる。
このアルキレングリコールジアルキルエーテルとしては、例えばエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールジプロピルエーテル、エチレングリコールジブチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールジプロピルエーテル、ジエチレングリコールジブチルエーテル、プロピレングリコールジメチルエーテル、プロピレングリコールジエチルエーテル、プロピレングリコールジプロピルエーテル、プロピレングリコールジブチルエーテルなどのアルキレングリコールのジアルキルエーテル類を挙げることができる。これらの中で好ましいのはエチレングリコールまたはプロピレングリコールのジアルキルエーテル特にジメチルエーテルである。これらの有機溶剤は、単独で用いてもよいし２種以上組み合わせて用いてもよい。その使用量については、トリアルコキシシランの１モルに対し、通常１０〜３０モル倍量の割合で用いられる。
当該ＳＯＧ材料は、例えば、以下に示す方法により、好ましく調製することができる。まず、前記有機溶剤中に、アルコキシシラン原料を、ＳｉＯ2換算で１〜５重量％、好ましくは２〜４重量％の濃度になるように溶解する。これは、反応系におけるＳｉＯ2換算濃度が多くなりすぎると、ゲル化が起こり保存安定性が劣化するおそれがあるからである。
次に、上記アルコキシシラン原料に水を反応させて加水分解を行うが、この水は、アルコキシシラン原料１モルに対し２．５〜３．０モル、好ましくは２．８〜３．０モルの範囲内の量で用いることが加水分解度を高めるために、有利である。この範囲より少なすぎると、保存安定性は高くなるものの、加水分解度が低くなって加水分解物中の有機基の含有量が多くなり、被膜形成時のガスの発生が起こりやすくなるし、また、多すぎると保存安定性が悪くなる。
この加水分解は酸触媒の存在下で行われるが、その際に用いる酸触媒としては、従来、この種のシラン系被膜形成用塗布液製造に慣用されている有機酸または無機酸を用いることができる。この有機酸の例としては、酢酸、プロピオン酸、酪酸などを、また無機酸の例としては、塩酸、硝酸、硫酸、リン酸などを挙げることができるが、特に硝酸が好ましい。
この場合、酸触媒を塗布液中の酸の濃度が、通常１〜２００ｐｐｍ、好ましくは、１〜４０ｐｐｍの範囲になるように加えるか、または酸と加える水を混合し、酸水溶液として加えて、加水分解させる。
加水分解反応は、通常５〜１００時間程度で完了する。また、室温から７０℃を超えない温度で、アルコキシシラン原料を含む有機溶剤溶液に水と酸触媒を滴下して反応させることにより、短い反応時間で反応を完了させることもできる。
上記の方法においては、アルコキシシランの加水分解においてはアルコキシ基に相当するアルコールが必ず生成してくる。トリアルコキシシランを主原料にする場合においては、反応系からこの生成してくるアルコールを除去した方が好ましい。具体的には、アルコールを塗布液中１５重量％以下、好ましくは８重量％以下まで除去した方が良い。アルコール分は少なければ少ないほど好ましく、アルコール分が１５重量％を超えて残存していると、Ｈ−Ｓｉ基と生成したアルコールが反応し、ＲＯ−Ｓｉ基が生成し、クラック限界が低下するし、被膜形成時にガスが発生し、前記したトラブルの原因となる。アルコールの除去方法としては、真空度３０〜３００ｍｍＨｇ、好ましくは、５０〜２００ｍｍＨｇ、温度２０〜５０℃で２〜６時間減圧蒸留する方法が好適である。
シリカ系層間絶縁層の形成方法としては、まず、このようにして調製した塗布液を基板上に塗布、乾燥して塗膜を形成する。基板上に、該塗布液を塗布する方法としては、例えば、スプレー法、スピンコート法、ディップコート法、ロールコート法など、任意の方法を用いることができるが、通常スピンコート法が用いられる。また、乾燥処理は、塗布液中の溶媒が揮散して塗膜が形成されればよく、その手段、温度、時間などについては特に制限はないが、一般的には、８０〜３００℃程度のホットプレート上で１〜６分間程度加熱すればよい。好ましくは、３段階以上、段階的に昇温するのが有利である。具体的には、大気中または窒素などの不活性ガス雰囲気下、８０〜１２０℃程度のホットプレート上で３０秒〜２分間程度第１回目の乾燥処理を行ったのち、１３０〜２２０℃程度で３０秒〜２分間程度第２回目の乾燥処理を行い、さらに２３０〜３００℃程度で３０秒〜２分間程度第３回目の乾燥処理を行う。このように３段階以上、好ましくは３〜６段階程度の段階的な乾燥処理を行うことにより、形成された塗膜の表面が均一なものとなる。
次に、このようにして形成された乾燥塗膜に、高温での焼成処理を施し、焼成被膜を形成する。当該被膜がトリアルコキシシラン原料を主成分とする塗布液により形成したものである場合、上記乾燥塗膜に対し、窒素などの不活性ガス雰囲気中、３５０〜５００℃の範囲の温度において熱処理することが好ましい。この温度が３５０℃未満では、熱処理が不十分で、緻密なシリカ系被膜が得られないし、５００℃を超えると被膜中のＳｉ−Ｈ結合が破壊され、やはり、緻密な被膜が得られない。このようにして、膜厚が５０ｎｍ以上のシリカ系被膜が形成される。上限は特に制限はないが、今のところ８００ｎｍ程度である。
当該被膜がトリアルコキシシラン原料を主成分とする材料により形成したものである場合、得られた被膜表面にはＳｉ−Ｈ結合が多く存在し、一方、当該被膜がモノアルキルトリアルコキシシラン、あるいはジアルキルジアルコキシシラン原料を主成分とする原料により形成したものである場合、得られた被膜表面にはＳｉ−Ｒ結合が多く存在する。
このようなＳｉ−Ｈ結合、Ｓｉ−Ｒ結合は、酸化性雰囲気下、例えば大気中において、紫外線（波長１０〜４００ｎｍ）、好ましくは１８０〜２６０ｎｍ領域の遠紫外線を含む紫外線を１０秒〜３分間程度、好ましくは３０秒〜１分間照射することにより、Ｓｉ−ＯＨ結合に変えることができる。この紫外線による処理は、他の処理と組み合わせて用いることもできる。他の処理としては、例えば、電子線照射処理、ヘリウム（Ｈｅ）プラズマ、酸素プラズマ等によるプラズマ照射処理などを挙げることができる。この処理を行うことにより、当該被膜の耐アルカリ性、密着性等を向上させることができる。この効果は、特に無機ＳＯＧ材料を用いた場合に顕著である。
なお、硫酸と過酸化水素との混合液による表面処理や酸素プラズマ処理を施すことによっても被膜表面のＳｉ−Ｈ結合、Ｓｉ−Ｒ結合をＳｉ−ＯＨ結合に変化させることが可能である。
ただし、当該酸素プラズマ処理は非常に強く作用するため、被膜表面のみをＳｉ−ＯＨ結合に変化させる目的においては、作業が簡便な紫外線照射による処理を選択する方が好ましい。特にＳｉ−Ｈ結合はＳｉ−ＯＨ結合に変化し易いため、紫外線照射による処理で十分である。
なお、この際の基板の温度は、特に限定されないが、高すぎると目的とするシリカ系被膜に必要なＳｉ−Ｈ結合、Ｓｉ−Ｒ結合が破壊され、ＳｉＯ2となるので、通常、室温〜２５０℃が好ましい。すなわち、焼成被膜形成後、基板を一旦室温まで下げても差しつかえないし、焼成後そのままホットプレート上で紫外線照射処理しても差しつかえない。本発明においては、このような紫外線の照射によりＳｉ−Ｈ結合、Ｓｉ−Ｒ結合を有するシリカ系塗膜の表面にのみＳｉ−ＯＨ結合を生じさせる。そして、この水酸基の存在により上層に設けられるシラン系単分子層膜との密着性を向上させることができる。
形成されるシリカ系被膜の膜厚は、塗布液の固形分濃度や塗布方法などに左右され、また塗布操作を繰り返せば繰り返すほど、得られる被膜の膜厚は厚くなるので、目的に応じて、所要の膜厚が得られるように、塗布液、塗布方法、塗布操作の繰り返し回数を適宜調整すればよい。しかし、過度に繰り返し回数が多くなると、スループットが落ちるので、一回の塗布により得られる被膜の膜厚がなるべく厚くなるように調製した塗布液を用い、塗布操作の繰り返し回数をできだけ少なくして、所要の膜厚が得られるようにするのが有利である。最も実用的には、塗布液を塗布する操作は１回で行うのがよい。
本発明においては、前述のようにして、ＣＶＤ法や塗布法等により、基板上に低誘電率のシリカ系層間絶縁層を形成した後、従来と同様にして、例えば、トレンチとビアとからなる配線層形成空間をエッチングにより形成する。この状態の要部の構成を、図４に示す。図４において、図３と同一構成要素には、同一符号を付して説明を簡略化する。図中、符号８ａ、１０ａは、例えば、前記ＳＯＧ系材料を用いて塗布法により形成した低誘電率のシリカ系層間絶縁層を示し、３０は前記層間絶縁層８ａおよび１０ａに形成したビア１３およびトレンチ１６とからなる配線層形成空間を示す。次に、上記シリカ系層間絶縁層の表面性状によっては、当該絶縁層表面にＳｉ−ＯＨ結合を形成するための処理を行い、次いで、この配線層形成空間３０の表面を有機シラン化合物により処理する。これによって好ましくは有機シラン化合物の単分子層を、より好ましくは自己組織化単分子膜層からなる密着層３１を形成する。
この場合、有機シラン化合物としては、例えば、Ｎ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、２−（トリメトキシシリル）エチル−２−ピリジン、（アミノエチル）−フェネチルトリメトキシシラン等のアミノ基を有するとともに、アルコキシ基を有するシラン、更にγ−グリシジルプロピルトリメトキシシラン等のエポキシ基とアルコキシ基を有するシランなどのが挙げられるが、特に密着性と触媒付与性の点からアミノ基とアルコキシ基を有するシラン化合物が好ましい。
上記有機シラン化合物は気相法、溶液法のいずれの方法を用いて処理してもよい。簡便性、生産性の良さから溶液法による作製が好ましい。溶液法では、溶媒に溶解した溶液として用いられ、これに上記低誘電率のシリカ系層間絶縁部を有する基板を浸漬するなどの方法により処理される。この場合、溶媒としては、メタノール、エタノール等のアルコール系溶媒、トルエン等の炭化水素系溶媒等が用いられるが、好ましくはアルコール系溶媒、特にエタノールが好ましい。
上記有機シランの濃度は、基板を浸漬する（あるいは基板と接触させる）時間にもよるが、好ましくは０．２〜２容量％、特に１容量％前後が好ましい。
また、この溶液は、好ましくは２０〜９０℃、特に４０〜７０℃、とりわけ５０〜６０℃の温度範囲で用いられる。なお、浸漬（接触）時間は有機シランの濃度及び溶液の温度により適宜決定されるが、１分間〜１０時間、特に５分間〜２時間程度が好ましい。
本発明においては、前記有機シラン化合物による処理の後、余剰の有機シラン化合物を除去することが望ましい。これにより、シリカ系層間絶縁層上に有機シラン化合物の単分子層が形成されるとともに、下層配線層表面に付着した有機シラン化合物が除去され、下層配線表面を露出させることができる。
余剰の有機シラン化合物の除去は、例えばエタノール等のアルコール、及び当該アルコールと水の混合液等と接触、あるいはこれら液中に浸漬させるなどの方法により行うことができる。特に当該有機シラン化合物が付着した基板を上記液中に浸漬し、超音波洗浄すると、除去効率が良くて好ましい。
本発明においては、次いでパラジウム（Ｐｄ）化合物を含有する溶液で前記密着層３１表面を触媒化する。このように基板をシラン化合物、特にアミノ基を有するシラン化合物溶液中に浸漬させる（あるいは当該溶液に接触させる）ことで、好ましくは配線層形成空間３０の表面にシリカ系層間絶縁層表面と化学結合的な自己組織化単分子層を形成し、さらに、この基板をパラジウム化合物を含む水溶液中に浸漬させるなどの方法で処理することで、密着層３１のアミノ基がＰｄを捕捉し、配線層形成空間３０の表面の触媒化を可能とする。すなわち、配線形成空間３０の内面上にシラン化合物、特にアミノ基を有するシラン分子により構成される単分子層を形成した表面は、良好な平滑性を有するにもかかわらず、パラジウム化合物を含む水溶液により表面の触媒化が可能となる。
ここで、パラジウム化合物を含有する水溶液（触媒付与液）としては、ＰｄＣｌ2、Ｎａ2ＰｄＣｌ4等の水溶性パラジウム化合物を含有する酸性水溶液が好適に用いられる。この場合、パラジウム化合物の濃度は、パラジウムとして０．０１〜０．５ｇ／Ｌ、特に０．０４〜０．１ｇ／Ｌであることが好ましい。この触媒付与液には、必要により２−モルホリノエタンスルホン酸等の緩衝剤を添加したり、ＮａＣｌ等の安定剤を添加することができる。また、この触媒付与液のｐＨは緩衝剤や安定剤の濃度及び種類により適宜決定されるが、沈殿が生じないｐＨで使用する必要がある。
上記触媒付与液を用いた触媒化処理は、溶液の組成により大きく異なるため、溶液ごとに適宜設定されるが、好ましくは１０〜５０℃の温度範囲で行われるが、通常は室温でよい。なお、浸漬時間は５秒〜６０分間、特に１０秒〜３０分間が好ましい。触媒化処理後にパラジウム化合物を安定した金属状態にするために、アクセラレーション処理を行っても良い。アクセラレーション処理溶液としてはジメチルアミンボラン水溶液などがあげられる。
次に、上記触媒化処理を施した密着層３１上に、図４に示したように、無電解メッキによりＣｏＷＰなどのＣｏ系化合物やＮｉＢ、ＮｉＲｅＰ、ＮｉＰ、ＮｉＷＢなどのＮｉ化合物を堆積させて、拡散防止膜（バリアメタル膜）３２を形成する。上記拡散防止膜３２の材料としては、その拡散防止特性の高さから、ＮｉＢが特に好ましい。
無電解メッキ浴としては、特に制限はなく、例えば特開２００３−５１５３８号公報に記載の材料を挙げることができる。例えば、無電解コバルトタングステンリン浴、無電解ニッケルタングステンリン浴、無電解ニッケルレニウムリン浴、無電解ニッケルホウ素浴等を用いることが好ましい。
このメッキ浴のｐＨ値はメッキ浴により適宜設定されるが、ｐＨ５〜１０が好適である。また、メッキ条件は、このメッキ浴に応じた常法とすることができ、適宜選定されるが、例えば、メッキ温度は５０〜９０℃、特に６０〜８０℃が好ましい。メッキ時間は所望の膜厚を得るために適宜設定出来る。このメッキによるメッキ膜の膜厚は、５〜１００ｎｍ、特に１０〜５０ｎｍ程度とすることが好ましい。
なお、以上のように拡散防止膜３２を形成した後、３００〜４５０℃、特に３００〜３５０℃にて１０〜３０分間、特に２５〜３０分間の加熱処理を施しても良い。これによって密着性をさらに向上させることができる。ただし、半導体多層配線板の形成工程中には必ず加熱工程が含まれていることから、ここで加熱処理工程を行わなくとも、最終的に密着性の向上を図ることができる。
本発明においては、このように拡散防止層を形成後、図４に示したように、この上に直接、配線層３３を形成することができ、この場合、配線層３３は、電解銅メッキもしくは無電解銅メッキにて形成する。メッキにより作製した拡散防止膜３２は導電性を有するので、電気銅メッキによっても銅配線層の作製が可能である。また、メッキの安定性のために拡散防止膜上に無電解メッキなどにより導通層を作製しても良い。さらに、無電解メッキ法によって作製した拡散防止膜３２は、他の無電解メッキ浴に対しても触媒活性を持つため、無電解銅メッキによって銅配線層の作製が可能である。拡散防止層上に銅配線層をメッキ法で作製することによりオールウエットプロセスによる半導体多層配線構造の形成を達成可能である。
ここで、電気銅メッキとしては、硫酸銅浴、ホウフッ化銅浴、ピロリン酸銅浴等の公知の電気銅メッキ浴を用いて、そのメッキ浴の種類に応じた公知の条件でメッキを行うことができる。特に硫酸銅浴が好ましい。また、微細部への成膜のために数種の添加剤を組み合わせて使うことが望ましい。すなわち、本発明においては、常法により容易に配線層を形成できる。
以下、本発明を実施例によりさらに詳しく説明するが、以下の実施例は、本発明を好適に説明するための例示に過ぎず、なんら本発明を限定するものではない。
＜実施例１＞本発明の半導体多層配線板の形成とその性能
シリコン基板上に無機ＳＯＧ材料としてトリアルコキシシランの加水分解生成物を主成分とするスピンオングラス塗布液（東京応化工業株式会社製、商品名：ＯＣＤ Ｔ−１２ ８００）を、スピンナーにより２０００ｒｐｍで２０秒間塗布し、次いでホットプレート上で８０℃で１分間、１５０℃で１分間、２００℃で１分間ずつ順次乾燥させ、窒素雰囲気中にて４５０℃で３０分間熱処理し、膜厚４００ｎｍの塗膜を得た。得られたシリカ系層間絶縁膜の誘電率は３．０であった。
上記シリカ系層間絶縁膜にデュアルダマシン法にて配線層形成空間を形成し、次いで当該シリカ系層間絶縁膜が形成された基板に対し、紫外線照射処理装置Ｄｅｅｐ ＵＶプロセッサー（日本電池株式会社製）を用いて、大気中１８５〜２５４ｎｍの遠紫外線を含む紫外線を１分間照射することで、シリカ系層間絶縁膜表面のＳｉ−Ｈ結合をＳｉ−ＯＨ結合に変化させる操作を行った。
その後、この基板を表１に示す組成のＮ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン−エタノール溶液に５０℃で１０分間浸漬することにより、前記配線層形成空間の内面に有機シラン単分子層膜を形成した。次に、エタノールに浸漬し、超音波洗浄により余剰の有機シラン分子を除去し、引き続き、表２に示す成分濃度のＰｄＣｌ2を含む水溶液に室温で３０秒間浸漬することにより、前記単分子層膜の表面を触媒化した。上記液から引き上げた基板は、エタノールで洗浄した。
次に、この基板を、表３に示す成分濃度の無電解メッキ浴に３〜８分間浸漬することにより拡散防止膜を得た。得られた配線層形成空間の表面は、全面が均一に金属光沢を有していた。
Figure 2005142534
Figure 2005142534
Figure 2005142534
前述の拡散防止膜は、４００℃までの良好な熱安定性を示しており、拡散防止膜として十分な性能を有していることが認められた。
上記拡散防止膜の形成後、表４に示す組成の電気銅メッキ浴を用いて銅メッキを行ったところ、直接良好なメッキを行うことができ、配線層を直接銅メッキすることによって形成し得ることが認められた。
Figure 2005142534
＜実施例２および３＞本発明の半導体多層配線板における拡散防止膜の拡散防止特性の評価
無機ＳＯＧ系材料としてスピンオングラス塗布液（東京応化工業株式会社製、商品名：ＯＣＤ Ｔ−１２ ８００）を用いてシリカ系層間絶縁膜を形成し、このシリカ系層間絶縁膜の表面にＳｉ−ＯＨ結合を形成するための処理としてヘリウム（Ｈｅ）プラズマ照射処理および紫外線照射処理を用いて、本発明の半導体多層配線板の擬似的モデルを以下の通り形成した。この形成した擬似的モデルを用いて、本発明の半導体多層配線板における拡散防止膜の拡散防止特性を評価した。この擬似的モデルは配線形成空間を備えていないが、この擬似的モデルにおける拡散防止膜は本発明の半導体多層配線板における拡散防止膜と同一であるため、この擬似的モデルを拡散防止特性の評価に用いることができる。
シリコン基板上にトリアルコキシシランの加水分解生成物を主成分とするスピンオングラス塗布液（東京応化工業株式会社製、商品名：ＯＣＤ Ｔ−１２ ８００）を、スピンナーにより２０００ｒｐｍで２０秒間塗布し、次いでホットプレート上で８０℃で１分間、１５０℃で１分間、２００℃で１分間ずつ順次乾燥させ、窒素雰囲気中にて４５０℃で３０分間熱処理し、膜厚４００ｎｍの塗膜を得た。得られたシリカ系層間絶縁膜の誘電率は３．０であった。
上記シリカ系層間絶縁膜が形成された基板に対し、紫外線照射処理装置Ｄｅｅｐ ＵＶプロセッサー（日本電池株式会社製）を用いて、Ｈｅプラズマ照射処理および大気中１８５〜２５４ｎｍの遠紫外線を含む紫外線の１分間照射により、シリカ系層間絶縁膜表面のＳｉ−Ｈ結合をＳｉ−ＯＨ結合に変化させる操作を行った。
その後、この基板を上記表１に示す組成のＮ−（２−アミノエチル）−３−アミノプロピルトリメトキシシラン−エタノール溶液に５０℃で１０分間浸漬することにより、前記シリカ系層間絶縁膜表面に有機シラン単分子層膜を形成した。次に、エタノールに浸漬し、超音波洗浄により余剰の有機シラン分子を除去し、引き続き、上記表２に示す成分濃度のＰｄＣｌ2を含む水溶液に室温で３０秒間浸漬することにより、前記単分子層膜の表面を触媒化した。上記液から引き上げた基板は、エタノールで洗浄した。
次に、この基板を、表３に示す成分濃度の無電解メッキ浴に３〜８分間浸漬することにより、２０ｎｍ（実施例２）および４０ｎｍ（実施例３）膜厚の拡散防止膜を得た。得られたシリカ系層間絶縁膜表面は、全面が均一に金属光沢を有していた。
上記それぞれの拡散防止膜の上に蒸着法により銅を１００ｎｍの厚さに積層させ、本発明の半導体多層配線板の擬似的モデル１および２を形成した。この銅は配線金属としての銅を想定したものである。
得られた本発明の半導体多層配線板の擬似的モデル１および２について、真空雰囲気下１００、２００、３００および５００℃において、それぞれ３０分間のアニールを行い、図５のように、四探針法により銅上から抵抗値の測定を行い、その変化を観察した。各温度（横軸）におけるアニール後の抵抗値（Ωｓｑ-1）（縦軸）をグラフ化し、図６に示した（実施例２、実施例３）。
ここで、前記四探針法とは、銅と拡散防止膜および基板との間で相互拡散が起こることによりバルク銅部が減少し抵抗値が増大することを利用した拡散防止特性の評価方法のことである。
＜実施例４および５＞本発明の半導体多層配線板における拡散防止膜の拡散防止特性の評価
有機ＳＯＧ系材料としてメチルトリアルコキシシランの加水分解生成物を主成分とするスピンオングラス塗布液（東京応化工業株式会社製、商品名：ＯＣＤ Ｔ−９）を用い、シリカ系層間絶縁膜の表面にＳｉ−ＯＨ結合を形成するための処理として、大気中１８５〜２５４ｎｍの遠紫外線を含む紫外線を１分間照射する紫外線照射処理を用いたこと以外は、実施例２および３と同様にして、本発明の半導体多層配線板の擬似的モデル３および４を形成した。
得られた本発明の半導体多層配線板の擬似的モデル３および４について、真空雰囲気下１００、２００、３００および５００℃において、それぞれ３０分間のアニールを行い、図５のように、四探針法により銅上から抵抗値の測定を行い、その変化を観察した。各温度（横軸）におけるアニール後の抵抗値（Ωｓｑ-1）（縦軸）をグラフ化し、図６に示した（実施例４、実施例５）。
＜拡散防止特性の評価結果＞
図６のグラフで示されるように、本発明の半導体多層配線板の擬似的モデル１〜４を用いた実施例２〜５においては、抵抗値に大きな変化が認められず、拡散が起こっていないことが判明した。この結果は本発明の半導体多層配線板の擬似的モデルにおける拡散防止膜の優れた拡散防止特性を示しており、デュアルダマシン法により形成した配線形成空間がさらに設けられている本発明の半導体多層配線板における拡散防止膜も同様に優れた拡散防止特性を有することを示している。
これらの中でも、特に実施例２および３におけるシリカ系層間絶縁膜（無機ＳＯＧ系材料）と拡散防止膜の相性が良好であった。これは実施例２および３で用いたシリカ系層間絶縁膜に、もともと多少のバリア特性があるためと考えられる。
以上の結果より、本発明の半導体多層配線板は、５００℃の熱処理を行っても優れた拡散防止特性を有することを確認した。
以上説明したように、本発明によれば、「基板上に低誘電率のシリカ系層間絶縁層を形成し、その後、デュアルダマシン法により形成した配線形成空間に、ウェットプロセスである有機単分子膜形成技術により、緻密かつ薄い拡散防止膜を形成し、ウェットプロセスにより配線層を形成する」という配線寸法の微細化に伴う電気信号遅延の問題が解決された高品質かつ安価な半導体多層配線板を提供することができた。また当該シリカ系層間絶縁層をＳＯＧ材料を用いて形成することにより、真に全工程を完全ウェットプロセス化することが可能となり、製造工程が簡略化し、製造コストの低減化を図ることができ、優れた拡散防止特性を有する半導体多層配線板の製造方法を提供することができた。
（ａ）〜（ｄ）は、デュアルダマシンプロセスを用いた従来の半導体多層配線形成方法の前半の工程を説明した図である。 （ｅ）〜（ｈ）は、デュアルダマシンプロセスを用いた従来の半導体多層配線形成方法の後半の工程を説明した図である。 図２（ｇ）の要部の拡大図である。 本発明の特徴構成を説明するためのもので、層間絶縁層に形成した配線層形成空間に拡散防止膜を形成し、さらに配線層を形成した半導体多層配線構造の要部の拡大図である。 四探針法による拡散防止特性の評価方法を示す図である。 本発明の半導体多層配線板における拡散防止膜のアニール温度に対する抵抗値の変化を示すグラフである。
符号の説明
１ 基板
２ 層間絶縁層
３ レジスト膜
４ 配線溝（トレンチ）
５ バリアメタル膜（拡散防止膜）
６ 下層配線層
７ キャッピング層
８ 第１の低誘電体層
９ 第１のエッチングストッパ層
１０ 第２の低誘電体層
１１ 第２のエッチングストッパ層
１２ レジストマスク
１３ ビアホール
１４ 埋込材
１５ レジストマスク
１６ 配線溝（トレンチ）
１７ バリアメタル膜（拡散防止膜）
１８ ビア配線
１９ 上層配線層
２０ キャッピング層
２１ 導通層
８ａ，１０ａ シリカ系層間絶縁層
１３ ビア
１６ トレンチ
３０ 配線層形成空間
３１ 密着層
３２ 拡散防止膜
３３ 配線層
４０ 単分子層膜
４１ 層間絶縁層（Ｎｉ系化合物）
４２ 銅配線層
４３ 測定子

Claims (9)

  1. 半導体基板上に形成された下層配線層と、その上に低誘電率のシリカ系層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板であって、
    前記低誘電率のシリカ系層間絶縁層にはデュアルダマシンプロセスによる配線層形成空間が形成されており、該配線層形成空間の内面にはシラン系単分子層膜が形成され、該単分子層膜の表面にはメッキ膜が形成され、該メッキ膜上に銅メッキ層からなる配線層が形成されていることを特徴とする半導体多層配線板。
  2. 前記低誘電率のシリカ系層間絶縁層がスピンオングラス（ＳＯＧ）材料から構成されていることを特徴とする請求項１記載の半導体多層配線板。
  3. 前記低誘電率のシリカ系層間絶縁層が誘電率３．５以下の材料であることを特徴とする請求項１又は２に記載の半導体多層配線板。
  4. 前記単分子層膜表面に形成されたメッキ膜は、Ｃｏ系もしくはＮｉ系メッキ膜であることを特徴とする請求項１〜３のいずれか１項に記載の半導体多層配線板。
  5. 半導体基板上に形成された下層配線層と、その上に低誘電率のシリカ系層間絶縁層を介して形成された上層配線層とが、前記層間絶縁層を上下に貫通するビア配線によって接続されている半導体多層配線を有する半導体多層配線板の形成方法であって、
    前記基板上に低誘電率のシリカ系層間絶縁層を形成する層間絶縁層形成工程と、
    前記低誘電率のシリカ系層間絶縁層にデュアルダマシン法により配線層形成空間を形成するエッチング工程と、
    前記低誘電率のシリカ系層間絶縁層表面にＳｉ−ＯＨ結合を形成するための処理をする工程と、
    前記配線層形成空間の内面を有機シラン化合物により処理してシラン系単分子層膜を密着させる単分子層膜形成工程と、
    前記単分子層膜をパラジウム化合物を含む水溶液により表面を触媒化する表面触媒化工程と、
    前記触媒化単分子層膜に無電解メッキにより、該単分子層膜上に銅拡散防止性の高いメッキ膜を形成して、銅拡散防止膜を得る銅拡散防止膜形成工程と、
    前記銅拡散防止膜上に銅メッキ層を形成することにより配線層を得る配線層形成工程と、を有することを特徴とする半導体多層配線板の形成方法。
  6. 上記低誘電率のシリカ系層間絶縁層を形成する工程が、ＳＯＧ材料を用いて行うことを特徴とする請求項５記載の半導体多層配線板の形成方法。
  7. 上記シリカ系層間絶縁層表面にＳｉ−ＯＨ結合を形成するための処理工程が、シリカ系層間絶縁層を酸化性雰囲気下にて紫外線を照射する紫外線照射処理を少なくとも含むことを特徴とする請求項５又は６に記載の半導体多層配線板の形成方法。
  8. 上記単分子層膜形成工程の後、余剰の有機シラン化合物を除去し、下層配線層を露出させ、次いで上記表面触媒化工程を行うことを特徴とする請求項５〜７のいずれか１項に記載の半導体多層配線板の形成方法。
  9. 上記無電解メッキは、Ｃｏ系もしくはＮｉ系メッキであることを特徴とする請求項５〜８のいずれか１項に記載の半導体多層配線板の形成方法。
JP2004265445A 2003-10-17 2004-09-13 半導体多層配線板の形成方法 Active JP4401912B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004265445A JP4401912B2 (ja) 2003-10-17 2004-09-13 半導体多層配線板の形成方法
TW093129913A TWI251299B (en) 2003-10-17 2004-10-01 Semiconductor multilayer wiring board and method of forming the same
CNB2004100874774A CN100341137C (zh) 2003-10-17 2004-10-15 半导体多层布线板及其形成方法
KR1020040082641A KR100632162B1 (ko) 2003-10-17 2004-10-15 반도체 다층 배선판 및 그 형성방법
US10/965,868 US7498520B2 (en) 2003-10-17 2004-10-18 Semiconductor multilayer wiring board and method of forming the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003358433 2003-10-17
JP2004265445A JP4401912B2 (ja) 2003-10-17 2004-09-13 半導体多層配線板の形成方法

Publications (2)

Publication Number Publication Date
JP2005142534A true JP2005142534A (ja) 2005-06-02
JP4401912B2 JP4401912B2 (ja) 2010-01-20

Family

ID=34593913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004265445A Active JP4401912B2 (ja) 2003-10-17 2004-09-13 半導体多層配線板の形成方法

Country Status (5)

Country Link
US (1) US7498520B2 (ja)
JP (1) JP4401912B2 (ja)
KR (1) KR100632162B1 (ja)
CN (1) CN100341137C (ja)
TW (1) TWI251299B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007155606A (ja) * 2005-12-07 2007-06-21 Sharp Corp 表面形状認識用センサ及びその製造方法
KR100758892B1 (ko) 2005-11-14 2007-09-19 후지쯔 가부시끼가이샤 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법
JP2008069389A (ja) * 2006-09-13 2008-03-27 Univ Waseda 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US7547972B2 (en) 2006-09-29 2009-06-16 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
JP2010275572A (ja) * 2009-05-26 2010-12-09 Jx Nippon Mining & Metals Corp 貫通シリコンビアを有するめっき物及びその形成方法
JP2014513213A (ja) * 2011-05-05 2014-05-29 アルスィメール 半導体固体基板へのニッケル系又はコバルト系の金属層の積層方法及びその方法を行うためのキット
WO2015083662A1 (ja) * 2013-12-06 2015-06-11 学校法人関東学院 アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
JP2018014503A (ja) * 2010-02-04 2018-01-25 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有膜を調製するための方法
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法
JPWO2017094470A1 (ja) * 2015-11-30 2018-09-13 凸版印刷株式会社 多層プリント配線基板及びその製造方法
CN108962873A (zh) * 2018-09-04 2018-12-07 长鑫存储技术有限公司 复合双大马士革结构及其制备方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170093B2 (en) * 2004-11-05 2007-01-30 Xerox Corporation Dielectric materials for electronic devices
JP4963349B2 (ja) * 2005-01-14 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7585764B2 (en) * 2005-08-09 2009-09-08 International Business Machines Corporation VIA bottom contact and method of manufacturing same
US7743783B2 (en) * 2006-04-04 2010-06-29 Air Liquide Electronics U.S. Lp Method and apparatus for recycling process fluids
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101207977B (zh) * 2006-12-20 2012-03-21 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
US20080251919A1 (en) * 2007-04-12 2008-10-16 Chien-Hsueh Shih Ultra-low resistance interconnect
US7829462B2 (en) * 2007-05-03 2010-11-09 Teledyne Licensing, Llc Through-wafer vias
DE102007037858B4 (de) * 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US20100090342A1 (en) * 2008-10-15 2010-04-15 Hui-Lin Chang Metal Line Formation Through Silicon/Germanium Soaking
FR2950062B1 (fr) 2009-09-11 2012-08-03 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
TWI456012B (zh) 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式ｕｖ光源之晶圓背面塗覆方法
KR101560039B1 (ko) 2010-06-08 2015-10-13 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
JP2014511560A (ja) 2011-02-01 2014-05-15 ヘンケル コーポレイション プレカットされウェハに塗布されるダイシングテープ上のアンダーフィル膜
CN102881630A (zh) * 2011-07-12 2013-01-16 中芯国际集成电路制造(上海)有限公司 超低介电常数层的制作方法
US9201015B2 (en) 2011-07-14 2015-12-01 International Business Machines Corporation Plated through hole void detection in printed circuit boards by detecting a pH-sensitive component
CN102738076B (zh) * 2012-07-27 2014-10-22 上海华力微电子有限公司 通孔优先铜互连制作方法
US8716125B2 (en) * 2012-08-10 2014-05-06 Globalfoundries Inc. Methods of in-situ vapor phase deposition of self-assembled monolayers as copper adhesion promoters and diffusion barriers
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
JP6181006B2 (ja) * 2014-07-09 2017-08-16 東京エレクトロン株式会社 めっき前処理方法、めっき処理システムおよび記憶媒体
CN104167405A (zh) * 2014-07-18 2014-11-26 清华大学 一种集成电路及其制备方法
US10304804B2 (en) * 2017-03-31 2019-05-28 Intel Corporation System on package architecture including structures on die back side
WO2019188843A1 (ja) * 2018-03-28 2019-10-03 大日本印刷株式会社 配線基板、および配線基板を製造する方法
FR3109840B1 (fr) * 2020-04-29 2022-05-13 Aveni Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142459A (ja) * 1993-11-12 1995-06-02 Tokyo Electron Ltd 処理システム
JPH10310872A (ja) * 1997-05-09 1998-11-24 Tokyo Ohka Kogyo Co Ltd シリカ系厚膜被膜形成方法
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2002151518A (ja) * 2000-03-08 2002-05-24 Hitachi Ltd 半導体装置およびその製造方法
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超ｌｓｉ配線板及びその製造方法
JP2003218114A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JP2881963B2 (ja) * 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2917867B2 (ja) * 1995-08-14 1999-07-12 日本電気株式会社 多層配線基板
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142459A (ja) * 1993-11-12 1995-06-02 Tokyo Electron Ltd 処理システム
JPH10310872A (ja) * 1997-05-09 1998-11-24 Tokyo Ohka Kogyo Co Ltd シリカ系厚膜被膜形成方法
JP2002151518A (ja) * 2000-03-08 2002-05-24 Hitachi Ltd 半導体装置およびその製造方法
JP2001355074A (ja) * 2000-04-10 2001-12-25 Sony Corp 無電解メッキ処理方法およびその装置
JP2001323381A (ja) * 2000-05-16 2001-11-22 Sony Corp めっき方法及びめっき構造
JP2003051538A (ja) * 2001-05-28 2003-02-21 Univ Waseda 超ｌｓｉ配線板及びその製造方法
JP2003218114A (ja) * 2002-01-22 2003-07-31 Toshiba Corp 半導体装置及びその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100758892B1 (ko) 2005-11-14 2007-09-19 후지쯔 가부시끼가이샤 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법
JP2007155606A (ja) * 2005-12-07 2007-06-21 Sharp Corp 表面形状認識用センサ及びその製造方法
JP2008069389A (ja) * 2006-09-13 2008-03-27 Univ Waseda 積層構造、超ｌｓｉ配線板及びそれらの形成方法
US7547972B2 (en) 2006-09-29 2009-06-16 Waseda University Laminated structure, very-large-scale integrated circuit wiring board, and method of formation thereof
JP2010275572A (ja) * 2009-05-26 2010-12-09 Jx Nippon Mining & Metals Corp 貫通シリコンビアを有するめっき物及びその形成方法
JP2018014503A (ja) * 2010-02-04 2018-01-25 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ケイ素含有膜を調製するための方法
KR101914538B1 (ko) * 2011-05-05 2018-11-02 아베니 반전도성 고체 기판 상에 니켈 또는 코발트 기반의 금속층을 증착시키는 방법 및 상기 방법을 적용하기 위한 키트
JP2014513213A (ja) * 2011-05-05 2014-05-29 アルスィメール 半導体固体基板へのニッケル系又はコバルト系の金属層の積層方法及びその方法を行うためのキット
WO2015083662A1 (ja) * 2013-12-06 2015-06-11 学校法人関東学院 アルミニウム材の表面へのニッケル層の形成方法及びその形成方法を用いて得られる半導体ウエハ基板
JPWO2017094470A1 (ja) * 2015-11-30 2018-09-13 凸版印刷株式会社 多層プリント配線基板及びその製造方法
JP2018085358A (ja) * 2016-11-21 2018-05-31 日立化成株式会社 半導体装置の製造方法
JP2021177546A (ja) * 2016-11-21 2021-11-11 昭和電工マテリアルズ株式会社 半導体装置の製造方法
CN108962873A (zh) * 2018-09-04 2018-12-07 长鑫存储技术有限公司 复合双大马士革结构及其制备方法
CN108962873B (zh) * 2018-09-04 2023-07-04 长鑫存储技术有限公司 复合双大马士革结构及其制备方法

Also Published As

Publication number Publication date
CN1610091A (zh) 2005-04-27
US7498520B2 (en) 2009-03-03
US20050110149A1 (en) 2005-05-26
TWI251299B (en) 2006-03-11
KR20050037382A (ko) 2005-04-21
JP4401912B2 (ja) 2010-01-20
CN100341137C (zh) 2007-10-03
KR100632162B1 (ko) 2006-10-11
TW200515535A (en) 2005-05-01

Similar Documents

Publication Publication Date Title
JP4401912B2 (ja) 半導体多層配線板の形成方法
US6521547B1 (en) Method of repairing a low dielectric constant material layer
KR100971566B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
KR101018926B1 (ko) 반도체 장치의 제조 방법 및 이 방법을 이용하여 형성된반도체 장치
JP5554951B2 (ja) 半導体装置の製造方法
JP4616154B2 (ja) 半導体装置の製造方法
JP2008117903A (ja) 半導体装置の製造方法
US20060220251A1 (en) Reducing internal film stress in dielectric film
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
US8283260B2 (en) Process for restoring dielectric properties
US9029273B2 (en) Method for forming silicon oxide film of semiconductor device
JP4911586B2 (ja) 積層構造、超ｌｓｉ配線板及びそれらの形成方法
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
KR101413803B1 (ko) 구리의 전자-이동 저항성을 고양하기 위한 코팅 방법
CN101960582B (zh) 布线基板、半导体装置以及半导体装置的制造方法
JP4579181B2 (ja) 多層配線における配線の還元方法、多層配線の製造方法、並びに、半導体装置の製造方法
US20140252619A1 (en) Interconnect structure that avoids insulating layer damage and methods of making the same
JP4459096B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2013004548A (ja) 半導体装置の製造方法、半導体装置、及びこれらの層間絶縁層の形成に用いる溶液
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2007317818A (ja) 半導体装置の製造方法
JP2007246981A (ja) 無電解めっき液

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Ref document number: 4401912

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250