KR100758892B1 - 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법 - Google Patents

밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법 Download PDF

Info

Publication number
KR100758892B1
KR100758892B1 KR1020060026193A KR20060026193A KR100758892B1 KR 100758892 B1 KR100758892 B1 KR 100758892B1 KR 1020060026193 A KR1020060026193 A KR 1020060026193A KR 20060026193 A KR20060026193 A KR 20060026193A KR 100758892 B1 KR100758892 B1 KR 100758892B1
Authority
KR
South Korea
Prior art keywords
film
dielectric constant
adhesion
low dielectric
forming
Prior art date
Application number
KR1020060026193A
Other languages
English (en)
Other versions
KR20070051633A (ko
Inventor
주니치 콘
에이 야노
요시히로 나카타
타다히로 이마다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070051633A publication Critical patent/KR20070051633A/ko
Application granted granted Critical
Publication of KR100758892B1 publication Critical patent/KR100758892B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저유전율막 및 다른 부재, 특히 무기 재료로 형성된 저유전율막 및 다른 부재끼리의 밀착성을 강화할 수 있는 밀착 강화층 형성용 재료, 그 밀착 강화층 형성용 재료를 이용하여 형성된 밀착성이 우수한 밀착 강화층, 고속이고 신뢰성이 높은 반도체 장치 및 그 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 밀착 강화층 형성용 재료는 염기성 관능기를 갖는 오르가노알콕시실란과 염기성 첨가제 및 오르가노알콕시실란의 적어도 어느 하나를 함유하는 것을 특징으로 한다. 본 발명의 밀착 강화층은 본 발명의 밀착 강화층 형성용 재료를 이용하여 형성된다. 본 발명의 반도체 장치의 제조 방법은 피가공 기재 상에 저유전율막을 형성하는 저유전율막 형성 공정과, 그 저유전율막 형성 공정의 전 및 후의 적어도 어느 하나에 상기 밀착 강화층 형성용 재료를 이용하여 밀착 강화층을 형성하는 밀착 강화층 형성 공정을 포함한다.

Description

밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그 제조 방법{MATERIAL FOR FORMING ADHESION REINFORCING LAYER, ADHESION REINFORCING LAYER, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 밀착 강화층을 갖는 본 발명의 반도체 장치의 일례를 나타내는 개략 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1: 실리콘 웨이퍼 2: 소자간 분리막
3: 측벽 절연막 4: 게이트 전극
5a: 소스 확산층 5b: 드레인 확산층
6: 층간 절연막(인 글라스) 7, 12, 14: 스토퍼 막
8: 배리어 막 9: 도체 플러그(W)
10, 13, 15: 저유전율막(배선 분리 절연막) 11, 16: 캡막(보호막)
17, 18: 구리 배선 100, 200: 밀착 강화층
본 발명은 저유전율막 및 다른 부재, 특히 무기 재료로 형성된 저유전율막 및 다른 부재끼리의 밀착성을 강화할 수 있는 밀착 강화층 형성용 재료, 그 밀착 강화층 형성용 재료를 이용하여 형성된 밀착성이 우수한 밀착 강화층, 그 밀착 강화층을 갖는 고속이고 신뢰성이 높은 반도체 장치 및 그 제조 방법에 관한 것이다.
종래부터 반도체 장치를 미세화함으로써 스케일링법(scaling law)에 따른 동작 속도의 고속화가 도모되고 있다. 한편, 최근의 고밀도 반도체 집적 회로 장치에서는 개개의 반도체 장치 사이를 배선할 때 일반적으로 다층 배선 구조가 사용되지만, 이러한 다층 배선 구조에서는 반도체 장치가 매우 미세화되기 때문에 다층 배선 구조 중의 배선 패턴끼리가 근접하여 배선 패턴 사이의 기생 용량에 의한 배선 지연의 문제가 발생한다. 그 기생 용량은 배선 패턴 사이의 거리에 반비례하고 배선 패턴 사이에 위치하는 절연물의 유전율에 비례한다.
그래서 상기 배선 지연의 문제를 개선하기 위해 다층 배선 구조 중의 층간 절연막(상기 절연막)에 유전율이 낮은 재료를 사용하여 기생 용량을 저하시키는 것이 검토되어 있다.
상기 층간 절연막의 유전율로서는 종래부터 사용되어 온 CVD-SiO2막의 유전율은 4정도이며, 그 CVD-SiO2막에 불소를 첨가하여 유전율을 더욱 저하시킨 SiOF 막에서도 3.3 내지 3.5 정도가 한계이다. 이 밖에 유기 절연 재료로서 폴리알릴에테르계 재료가 검토되어 있지만, 이 경우에서도 유전율은 2.6 내지 2.9 정도가 한계이다. 따라서 어느 쪽의 재료를 이용하더라도 최근의 고밀도 반도체 집적 회로에서는 기생 용량의 저감 효과가 충분하지 않아 필요한 동작 속도를 얻을 수 없는 경 우가 있다는 문제가 있었다.
이 때문에 더욱 유전율이 낮은 소위 저유전율 층간 절연막으로서, 다공질화된 절연막(다공질 절연막)의 사용이 주목되고 있다. 그 다공질 절연막은 가열에 의해 증발 또는 분해되는 유기 수지 등을 도포 재료에 첨가하고, 그 도포 재료를 스핀코트법에 의해 도포한 후 가열하여 유기 수지 등을 증발 또는 분해시켜 절연막을 다공질화함으로써 형성된다. 이 경우, 유전율을 2.5 이하로 저하시킬 수 있기 때문에 저유전율 층간 절연막으로서 반도체 장치로 적용하는 것이 검토되어 있다.
그런데, 상기 배선 지연은 배선간의 기생 용량과 배선 저항의 곱에 비례하기 때문에 배선 재료로서는 종래부터 이용되어 온 Al 대신에 저항값이 낮은 Cu를 이용함으로써 배선 자체의 저저항화가 도모되고 있다. 이 경우, 배선 중의 구리 원자가 층간 절연막 중에 확산되는 것을 방지해야 하므로 주로 실리콘카바이드(SiC)나 실리콘옥시카바이드(SiOC)를 이용하여 형성한 구리 확산 방지막을 배치하는 것이 시도되어 있다.
그러나, 상기 구리 확산 방지막 상에 상기 다공질 절연막을 형성하면, 그 다공질 절연막은 공극을 많이 포함하기 때문에, 종래의 절연막에 비해 상기 구리 확산 방지막과의 접촉 면적이 좁아져 밀착성이 저하되는 문제가 있다. 이와 같이 밀착성이 저하되면, 다층 배선을 형성한 경우 저유전율 절연막과 구리 확산 방지막 사이에서 계면 박리가 발생하고 배선층 수의 증가에 따라 그 계면 박리의 문제가 현저해진다. 또한 상기 구리 확산 방지막에 한하지 않고 다른 막을 적층하는 경우에도 밀착성의 저하에 의한 계면 박리의 문제가 발생한다.
상기 절연막과 상기 구리 확산 방지막의 밀착성을 향상시키는 방법으로서는, 예컨대 실란커플링제에 의해 구리 확산 방지막에 표면 처리를 실시하는 것이 알려져 있다(특허문헌 1 내지 특허문헌 4 참조). 그러나 이들의 경우, 구리 확산 방지막과 유기 절연막의 조합과 같이 무기 재료와 유기 재료의 밀착성의 향상에 매우 높은 효과를 발휘하지만, 구리 확산 방지막과 다공질 절연막의 조합과 같이 무기 재료끼리의 밀착성 향상에 대해서는 효과가 거의 보이지 않는다. 또한, 실란커플링제에 함유되는 알콕시실란은 물과 용이하게 반응하여 가수 분해 반응이 발생하기 때문에 용액의 보존 안정성이 매우 낮아 반도체 장치의 제조의 적용하는 것이 곤란했다.
따라서 무기 재료로 이루어지는 막끼리에 우수한 밀착성을 부여하여 저유전율막과 다른 부재의 밀착성을 강화할 수 있는 밀착 강화층 형성용 재료 및 이것을 이용한 관련 기술은 아직 제공되고 있지 않은 것이 현재 상태이다.
[특허문헌 1] 일본 특허 공개 제2001-345317호 공보
[특허문헌 2] 일본 특허 공개 제2002-40673호 공보
[특허문헌 3] 일본 특허 공개 제2002-38081호 공보
[특허문헌 4] 일본 특허 공개 제2004-532514호 공보
본 발명은 종래에서의 상기 문제를 해결하여 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 저유전율막 및 다른 부재, 특히 무기 재료로 형성된 저유전율막 및 다른 부재끼리의 밀착성을 강화할 수 있는 밀착 강화층 형성용 재 료, 그 밀착 강화층 형성용 재료를 이용하여 형성된 밀착성이 우수한 밀착 강화층, 그 밀착 강화층을 가지며 고속이고 신뢰성이 높은 반도체 장치 및 그 효율적인 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 과제에 감안하여 예의 검토를 행한 결과, 이하의 지견을 얻었다. 즉, 염기성 관능기를 갖는 오르가노알콕시실란과 염기성 첨가제 및 오르가노알콕시실란 중 어느 하나를 적어도 함유하는 밀착 강화층 형성용 재료를 이용하면, 무기 재료끼리에 우수한 밀착성을 부여하여 무기 재료로 형성된 저유전율막과 다른 부재의 밀착성을 강화할 수 있는 밀착 강화층를 얻을 수 있는 것을 지견했다. 또한 상기 밀착 강화층 형성용 재료는 염기성을 나타내기 때문에 보존 안정성이 양호한 것을 발견하여 본 발명을 완성하기에 이르렀다.
본 발명은 본 발명자들의 상기 지견에 기초하는 것으로 상기 과제를 해결하기 위한 수단으로서는 후술하는 부기에 열거한 바와 같다. 즉,
본 발명의 밀착 강화층 형성용 재료는 염기성 관능기를 갖는 오르가노알콕시실란과 염기성 첨가제 및 오르가노알콕시실란 중 어느 하나를 적어도 함유하는 것을 특징으로 한다. 그 밀착 강화층 형성용 재료에 있어서는 오르가노알콕시실란을 적어도 포함하고 또한 염기성을 나타내기 때문에, 무기 재료끼리에 우수한 밀착성이 부여되어 무기 재료로 형성된 저유전율막 및 다른 부재끼리의 밀착성이 강화된다. 이 때문에, 예컨대 다공질화된 저유전율막과 구리 확산 방지막을 용이하게 밀착시킬 수 있어 다층 배선의 형성에 적합하게 사용 가능하므로 각종 반도체 장치 등에 적합하다.
본 발명의 밀착 강화층은 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 형성된 것을 특징으로 한다. 그 밀착 강화층에 있어서는 본 발명의 상기 밀착 강화층 형성용 재료에 의해 형성되기 때문에, 우수한 밀착성을 가져 무기 재료끼리를 강고히 밀착시키는 것이 가능하다. 이 때문에, 예컨대 다공질화된 저유전율막과 구리 확산 방지막 사이에 배치되어 다층 배선의 형성에 적합하게 사용 가능하다. 또한 상기 저유전율막의 박리를 방지하여 신호 전파 속도의 고속화가 가능하기 때문에 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
본 발명의 반도체 장치의 제조 방법은 저유전율막 형성 공정과, 밀착 강화층 형성 공정을 적어도 포함하는 것을 특징으로 한다.
그 반도체 장치의 제조 방법에서는 우선, 상기 저유전율막 형성 공정에서 다층 배선이 형성되는 대상인 피가공 기재 상에 저유전율막이 형성된다. 다음에 상기 밀착 강화층 형성 공정에서 상기 저유전율막 형성 공정의 전 및 후의 적어도 어느 하나에 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 밀착 강화층이 형성된다. 여기서 그 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정 전에 행해지는 경우에는, 상기 피가공 기재 상에 상기 밀착 강화층이 형성되고 또한 그 위에 상기 저유전율막이 형성된다. 한편, 상기 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정의 후에 행해지는 경우에는 상기 저유전율막 상에 상기 밀착 강화층이 형성된다. 또한 상기 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정의 전 및 후에 행해지는 경우에는, 상기 피가공 기재 상에 상기 밀착 강화층, 상기 저 유전율막, 상기 밀착 강화층이 이 순서로 적층된다. 그 결과, 상기 저유전율막의 박리가 방지된다. 또한 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어 신호 전파 속도의 고속화가 가능하고 고성능인 반도체 장치가 효율적으로 제조된다. 그 반도체 장치의 제조 방법은 본 발명의 반도체 장치의 제조에 특히 적합하다.
본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 한다. 그 반도체 장치는 본 발명의 상기 밀착 강화층을 갖기 때문에 상기 저유전율막의 박리가 방지되고, 게다가 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하가 달성되기 때문에, 고속이고 신뢰성이 높은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
(밀착 강화층 형성용 재료)
본 발명의 밀착 강화층 형성용 재료는 염기성 관능기를 갖는 오르가노알콕시실란과 염기성 첨가제 및 오르가노알콕시실란 중 어느 하나를 적어도 포함하여 이루어지고, 필요에 따라 그 밖의 성분을 더 포함하여 이루어진다.
본 발명의 상기 밀착 강화층 형성용 재료에서는 상기 오르가노알콕시실란에 염기성 관능기를 도입하여 그 염기성 관능기를 갖는 오르가노알콕시실란을 사용하거나 혹은 상기 오르가노알콕시실란과 함께 염기성 첨가제를 사용함으로써 상기 밀착 강화층 형성용 재료를 염기성으로 유지할 수 있어 밀착성 및 보존 안정성을 부여할 수 있다.
-오르가노알콕시실란-
상기 오르가노알콕시실란으로서는 특별히 제한은 없고 목적에 따라서 적절하게 선택할 수 있으며, 예컨대 테트라메톡시실란, 테트라에톡시실란, 테트라프로폭시실란, 테트라부톡시실란, 테트라페녹시실란, 테트라톨루일옥시실란 등의 테트라알콕시실란 화합물; 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리프로폭시실란, 메틸트리부톡시실란, 메틸트리페녹시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리프로폭시실란, 에틸트리부톡시실란, 에틸트리페녹시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸디프로폭시실란, 디메틸디부톡시실란, 디메틸디페녹시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸디프로폭시실란, 디에틸디부톡시실란, 디에틸디페녹시실란 등의 알킬알콕시실란 화합물; 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리프로폭시실란, 비닐트리부톡시실란, 비닐트리페녹시실란, 알릴트리메톡시실란, 옥테닐트리메톡시실란, 디비닐디메톡시실란, 스티릴트리메톡시실란 등의 알케닐알콕시실란 화합물; 페닐트리메톡시실란, 페닐트리에톡시실란, 페닐트리프로폭시실란, 페닐트리부톡시실란, 페닐트리페녹시실란 등의 아릴알콕시실란 화합물 등을 들 수 있다.
상기 염기성 관능기로서는 상기 밀착 강화층 형성용 재료에 염기성을 부여하는 것이면 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 오르가노알콕시실란과의 친화성이 높은 점에서 질소 함유 염기성 관능기가 바람직하다.
상기 질소 함유 염기성 관능기로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 제1급 아민, 제2급 아민, 제3급 아민 등을 들 수 있다.
상기 질소 함유 염기성 관능기를 갖는 오르가노알콕시실란으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필메틸디메톡시실란, 3-아미노프로필메틸디에톡시실란, 2-아미노에틸-3-아미노프로필트리메톡시실란, 2-아미노에틸-3-아미노프로필트리에톡시실란, 2-아미노에틸-3-아미노프로필메틸디메톡시실란, 2-아미노에틸-3-아미노프로필메틸디에톡시실란 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다.
상기 오르가노알콕시실란은 알콕시기를 가수 분해 및 축합시켜 이루어지는 올리고머인 것이 바람직하다. 이 경우, 상기 밀착 강화층 형성용 재료의 밀착성, 도포성, 보존 안정성 등이 향상된다.
상기 올리고머의 존재를 확인하는 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 겔 투과 크로마토그래피(GPC)에 의해 분석할 수 있다.
상기 올리고머의 중량 평균 분자량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 100 내지 100,000이 바람직하고, 200 내지 100,000이 보다 바람직하다.
상기 중량 평균 분자량이 100 미만 혹은 100,000을 넘으면, 균일한 막 형성이 곤란해지는 경우가 있다.
상기 올리고머는 그 자체로 원액으로서 이용하더라도 좋고 용매에 용해시켜 이용하더라도 좋다.
상기 올리고머를 상기 용매에 용해시켜 사용하는 경우, 상기 올리고머의 농도로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 0.1 질량% 이하가 바람직하고 0.1 질량% 미만이 보다 바람직하다.
상기 올리고머의 농도가 0.1 질량%를 넘으면, 상기 올리고머가 축합하여 형성되는 밀착 강화층이 후막화하여 밀착성이 저하되는 동시에 층간 절연막(상기 저유전율막) 전체의 유전율이 상승하는 경우가 있다.
-염기성 첨가제-
상기 염기성 첨가제로서는 상기 밀착 강화층 형성용 재료에 염기성을 부여하는 것이면 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 수산화나트륨, 수산화칼륨, 수산화리튬, 피리딘, 피롤, 피페라진, 피롤리딘, 피페리딘, 피콜린, 모노에탄올아민, 디에탄올아민, 디메틸모노에탄올아민, 모노메틸디에탄올아민, 트리에탄올아민, 디아자비시클로옥탄, 디아자비시클로노난, 디아자비시클로운데센, 테트라메틸암모늄하이드로옥사이드, 테트라에틸암모늄하이드로옥사이드, 테트라프로필암모늄하이드로옥사이드, 테트라부틸암모늄하이드로옥사이드, 암모니아, 메틸아민, 에틸아민, 프로필아민, 부틸아민, 펜틸아민, 헥실아민, 펜틸아민, 옥틸아민, 노닐아민, 데실아민, N, N-디메틸아민, N, N-디에틸아민, N, N-디프로필아민, N, N-디부틸아민, 트리메틸아민, 트리에틸아민, 트리프로필아민, 트리부틸아민, 시클로헥실아민, 트리메틸이미딘, 1-아미노-3-메틸부탄, 디메틸글리신, 3-아미노-3-메틸아민 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 이들 중에서도 상기 피가공 기재로의 밀착성이 우수한 점에서 유기 아민, 예컨대 아미노알콜이 특히 바람직하다.
상기 염기성 첨가제는 그 자체로 원액으로서 이용하더라도 좋고 용매에 용해시켜 이용하더라도 좋다.
상기 염기성 첨가제의 첨가량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 예컨대 0.5 내지 20 질량%가 바람직하고 1 내지 15 질량%가 보다 바람직하다.
상기 첨가량이 0.5 질량% 미만 혹은 20 질량%를 넘으면, 충분한 밀착성 및 보존 안정성을 얻을 수 없는 경우가 있다.
상기 올리고머 및 상기 염기성 첨가제를 용해시키는 용매로서는 그 올리고머 및 그 염기성 첨가제를 용해시킬 수 있는 한 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 메틸알콜, 에틸알콜, 프로필알콜, 이소프로필알콜, 부틸알콜, 이소부틸알콜, tert-부틸알콜 등의 알콜계; 페놀, 크레졸, 디에틸페놀, 트리에틸페놀, 프로필페놀, 노닐페놀, 비닐페놀, 알릴페놀, 노닐페놀 등의 페놀계; 시클로헥사논, 메틸이소부틸케톤, 메틸에틸케톤 등의 케톤계; 메틸셀로솔브, 에틸셀로솔브 등의 셀로솔브계; 헥산, 옥탄, 데칸 등의 탄화수소계; 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트 등의 글리콜계 등의 용매를 들 수 있다. 이들 중에서도 가수 분해 반응의 진행을 제어할 수 있어 상기 밀착 강화층 형성용 재료의 안정성을 높일 수 있는 점에서, 상기 오르가노알콕시실란의 알콕시기를 가수 분해하여 얻어지는 생성물과 동일 성분의 용매가 특히 바람직하며, 예컨대 상기 알콕시기가 메틸기인 경우, 상기 용매로서는 메틸알콜이 바람직하다.
-그 밖의 성분-
상기 그 밖의 성분으로서는 본 발명의 효과를 해치지 않는 한 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 공지의 각종 첨가제 등을 들 수 있다.
상기 그 밖의 성분의 상기 밀착 강화층 형성용 재료에서의 함유량으로서는 상기 오르가노알콕시실란, 상기 염기성 첨가제 등의 종류나 함유량 등에 따라 적절하게 결정할 수 있다.
본 발명의 밀착 강화층 형성용 재료는 오르가노알콕시실란을 적어도 포함하고 염기성을 나타내어 보존 안정성이 양호하기 때문에, 무기 재료끼리에 우수한 밀착성을 부여하여 무기 재료로 형성된 저유전율막 및 다른 부재의 밀착성을 강화할 수 있다. 이 때문에 저유전율막에 밀착성을 부여하는 밀착 강화층의 형성에 적합하게 사용할 수 있어, 이하의 본 발명의 밀착 강화층, 본 발명의 반도체 장치의 제조 등에 적합하게 사용할 수 있다.
(밀착 강화층)
본 발명의 밀착 강화층은 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 형성된다.
상기 밀착 강화층의 형상, 구조, 크기 등의 제물성(諸物性)에 대해서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 반도체 장치에 적합하게 사용 가능한 이하의 두께, 질소 함유량 등을 갖고 있는 것이 바람직하다.
상기 형상으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 상기 피가공 기재의 모든 면에 형성된 견고한 막 형상, 패턴형 등을 들 수 있다.
상기 견고한 막 형상을 갖는 밀착 강화층의 형성 방법으로서는, 예컨대 본 발명의 상기 밀착 강화층 형성용 재료에 상기 피가공 기재를 침지하여 그 피가공 기재 표면의 모든 면에 견고한 밀착 강화층을 형성하는 방법 등을 들 수 있다.
상기 패턴형의 밀착 강화층의 형성 방법으로서는, 예컨대 상기 피가공 기재의 표면에 레지스트로 패턴(예컨대, 라인형)을 형성하고 상기 밀착 강화층 형성용 재료를 도포하여 패턴형의 밀착 강화층을 형성하는 방법, 견고막의 밀착 강화층을 형성후에 레지스트를 도포하고 원하는 패턴을 형성한 후에 웨트 또는 드라이로 에칭하는 방법 등을 들 수 있다.
상기 구조로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 단층 구조라도 좋고 적층 구조라도 좋다.
상기 밀착 강화층이 상기 패턴형인 경우 및 상기 적층 구조를 갖는 경우, 각 패턴 및 각 층에서의 질소 함유량은 동일하더라도 좋고 각각 다르더라도 좋다.
상기 크기로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 예컨대 상기 밀착 강화층을 반도체 장치에서의 저유전율막의 밀착성을 강화할 목적으로 사용하는 경우에는 기존의 반도체 장치 및 저유전율막의 크기에 대응한 크기가 바람직하다.
상기 두께로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지 만, 예컨대 상기 밀착 강화층을 저유전율막의 밀착성을 강화하는 층으로서 이용하는 경우, 그 구조상 0.5 내지 50 nm이 바람직하고 1 내지 30 nm이 보다 바람직하다.
상기 두께가 0.5 nm 미만 혹은 50 nm을 넘으면, 밀착성이 저하되는 경우가 있다.
상기 밀착 강화층에서의 질소 함유량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 예컨대 20 질량% 이하가 바람직하고 15 질량% 이하가 보다 바람직하다.
상기 질소 함유량이 20 질량%를 넘으면, 유전율이 상승하여 신호 전파 속도의 고속화의 방해가 되는 경우가 있다.
상기 질소 함유량의 측정 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 SEM-EDX, TEM-EDX 등을 이용하여 측정할 수 있다.
상기 밀착 강화층의 형성 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며 공지의 방법, 예컨대 도포 등에 의해 형성할 수 있다. 그 도포의 방법으로서는 특별히 제한은 없고 목적에 따라 공지의 도포 방법 중으로부터 적절하게 선택할 수 있으며, 예컨대 스핀코트법 등을 적합하게 들 수 있다. 그 스핀코트법의 경우, 그 조건으로서는 예컨대 회전수가 100 내지 10,000 rpm 정도이며, 800 내지 5,000 rpm이 바람직하고, 시간이 1초 내지 10분간 정도이며 1 내지 90초 사이가 바람직하다.
상기 밀착 강화층의 형성 위치로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 저유전율막에 우수한 밀착성을 부여하는 점에서 다층 배선이 형성되는 대상인 상기 피가공 기재와 상기 저유전율막 사이, 상기 저유전율막과 그 저유전율막 상에 형성되는 다른 부재(예컨대, 상기 구리 확산 방지막) 사이 등이 바람직하다. 이들 경우, 상기 저유전율막이 다공질화된 접촉 면적이 좁은 것이더라도 그 저유전율막과 상기 피가공 기재 혹은 다른 부재와의 밀착성을 강화할 수 있어 상기 저유전율막의 계면 박리의 발생을 억제할 수 있다.
본 발명의 밀착 강화층은 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 형성되었기 때문에, 우수한 밀착성을 가져 무기 재료끼리를 강고히 밀착시키는 것이 가능하다. 이 때문에 예컨대 다공질화된 상기 저유전율막과 상기 구리 확산 방지막 사이에 배치되어 다층 배선을 형성하는 데 적합하게 사용 가능하다. 또한 상기 저유전율막의 박리를 방지하여 신호 전파 속도의 고속화가 가능하기 때문에 응답 속도의 고속화가 요구되는 반도체 집적 회로 등에 특히 적합하다.
(반도체 장치 및 그 제조 방법)
본 발명의 반도체 장치의 제조 방법은 저유전율막 형성 공정과, 밀착 강화층 형성 공정을 적어도 포함하고, 필요에 따라 적절하게 선택한 그 밖의 공정을 더 포함한다.
<저유전율막 형성 공정>
상기 저유전율막 형성 공정은 상기 피가공 기재 상에 저유전율막을 형성하는 공정이다.
상기 저유전율막 형성 공정은 상기 저유전율막을 형성할 수 있는 한 그 저유전율막의 재료, 상기 저유전율막의 형성 방법 등에 대해서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 도포 공정과 가열 공정과 소성 공정을 적어도 포함하는 것이 바람직하다.
-도포 공정-
상기 도포 공정은 저유전율막 형성 재료를 상기 피가공 기재 상에 도포하는 공정이다.
상기 저유전율막 형성 재료는 유전율이 낮은 막, 예컨대 절연막을 형성할 수 있는 재료이며, 테트라알킬오르토실리케이트(TAOS) 및 하기 일반식(1)에서 나타나는 알콕시실란(AS)을 테트라알킬암모늄하이드로옥사이드(TAAOH)의 존재하에서 가수 분해하여 얻어지는 유기 규소 화합물을 함유하는 액상 (液狀) 조성물이다.
XnSi(OR)4-n 일반식 (1)
상기 일반식(1) 중, X는 수소 원자, 불소 원자, 탄소수 1 내지 8의 알킬기, 불소 치환 알킬기, 아릴기 및 비닐기 중 어느 하나를 나타낸다. n은 0 내지 3의 정수이다.
상기 테트라알킬오르토실리케이트(TAOS)로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 테트라메틸오르토실리케이트, 테트라에틸오르토실리케이트, 테트라프로필오르토실리케이트, 테트라이소프로필오르토실리케 이트, 테트라부틸오르토실리케이트 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 이들 중에서도 저유전율이고 고강도인 피막을 얻을 수 있는 점에서 테트라에틸오르토실리케이트(TEOS), 테트라메틸오르토실리케이트(TMOS) 및 이들 혼합물이 바람직하다.
상기 알콕시실란(AS)으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리이소프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리이소프로폭시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 트리메톡시실란, 트리에톡시실란, 트리이소프로폭시실란, 플루오로트리메톡시실란, 플루오로트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디메톡시실란, 디에톡시실란, 디플루오로디메톡시실란, 디플루오로디에톡시실란, 트리플루오로메틸트리메톡시실란, 트리플루오로디메틸트리에톡시실란, 트리플루오로메틸트리에톡시실란 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 이들 중에서도 저유전율이고 고강도인 피막을 얻을 수 있는 점에서 메틸트리메톡시실란(MTMS), 메틸트리에톡시실란(MTES) 및 이들 혼합물이 바람직하다.
상기 테트라알킬암모늄하이드로옥사이드(TAAOH)로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 테트라메틸암모늄하이드로옥사이드, 테트라에틸암모늄하이드로옥사이드, 테트라프로필암모늄하이드로옥사이드, 테 트라부틸암모늄하이드로옥사이드, 테트라n-옥틸암모늄하이드로옥사이드, n-헥사데실트리메틸암모늄하이드로옥사이드, n-옥타데실트리메틸암모늄하이드로옥사이드 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 이들 중에서도 저유전율이고 고강도인 피막을 얻을 수 있는 점에서 테트라프로필암모늄하이드로옥사이드(TPAOH), 테트라부틸암모늄하이드로옥사이드(TBAOH) 및 이들 혼합물이 바람직하다.
상기 테트라암모늄하이드로옥사이드(TAAOH)는 적절하게 합성하더라도 좋고 시판품라도 좋지만, 나트륨, 칼륨 등의 알칼리 금속 원소의 화합물로 이루어지는 불순물의 함유량이 각각 원소 기준으로 50 질량ppb 이하이고, 브롬, 염소 등의 할로겐 원소의 화합물로 이루어지는 불순물의 함유량이 각각 원소 기준으로 1 질량ppm 이하인 것이 바람직하다.
상기 알칼리 금속 원소의 화합물로 이루어지는 불순물의 함유량이 50 질량ppb을 넘으면, 이들 원소가 반도체 기판 상에 배설된 트랜지스터 부분으로 확산하여 그 트렌지스타의 열화를 야기하는 경우가 있고, 상기 할로겐 원소의 화합물로 이루어지는 불순물의 함유량이 1 질량ppm을 넘으면, 반도체 기판 상에 배설된 알루미늄 배선이나 구리 배선 등이 부식하는 경우가 있다.
또한, 상기 알칼리 금속 원소의 화합물로 이루어지는 불순물의 함유량이 50 질량ppm을 넘으면, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 일반식(1)에서 나타나는 알콕시실란(AS)을 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 존재하에서 가수 분해할 때에 상기 불순물이 촉매로서 작용하여 얻어지는 유기 규소 화 합물이 제올라이트형의 결정성 실리카가 된다. 이 때문에 상기 피가공 기재 상에 형성되는 저유전율막이 제올라이트 결정질이 되고 그 피막 표면에 요철이 발생하여 평활한 표면을 얻을 수 없는 경우가 있다.
그래서 상기 함유량을 초과하는 불순물을 함유하는 테트라알킬암모늄하이드로옥사이드(TAAOH)를 사용하는 경우에는 그 불순물의 함유량이 상기 범위 내가 되도록 그 불순물을 미리 제거하는 것이 바람직하다.
상기 불순물의 제거 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 시판의 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)를 양이온 교환 수지 및 음이온 교환 수지를 이용하여 처리함으로써 나트륨, 칼륨 등의 알칼리 금속 원소의 화합물 및 브롬, 염소 등의 할로겐 원소의 화합물로 이루어지는 불순물을 제거하여 고순도화를 도모할 수 있다.
상기 테트라알킬오르토실리케이트(TAOS)와 상기 알콕시실란(AS)의 몰비(TAOS/AS)로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, SiO2 환산 기준으로 6/4 내지 2/8이 바람직하고 5/5 내지 3/7이 보다 바람직하다.
상기 몰비(TAOS/AS)가 2/8 미만이면, 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)에 의한 템플릿(template) 효과가 작아지고 피막 중에 형성되는 세공(세공 용적)이 적어져 2.5 이하의 비유전율을 얻을 수 없는 경우가 있고, 6/4를 넘으면 얻어지는 저유전율막의 소수성이 나빠지는 경우가 있다.
상기 테트라알킬암모늄하이드로옥사이드(TAAOH)와 상기 유기 규소 화합물을 함유하는 액상 조성물(상기 저유전율막 형성 성분; TAOS+AS)의 몰비(TAAOH/(TAOS+AS))로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, SiO2 환산 기준으로 1/10 내지 7/10이 바람직하고 1/10 내지 6/10이 보다 바람직하다.
상기 몰비(TAAOH/(TAOS+AS))가 1/10 미만이면 템플릿재로서의 기능이 약하기 때문에 상기 피막 중에 형성되는 세공(세공 용적)이 적어져 2.5 이하의 비유전율을 얻을 수 없는 경우가 있고, 7/10을 넘으면, 템플릿재로서의 기능이 강하기 때문에 상기 피막 중에 형성되는 세공(세공 용적)이 많아져 5.0 GPa 이상의 탄성율을 갖는 높은 막 강도의 저유전율막을 얻을 수 없는 경우가 있다.
다음에, 상기 유기 규소 화합물을 함유하는 액상 조성물의 조제 방법의 일례를 구체적으로 설명한다.
우선, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 일반식(1)에서 나타나는 알콕시실란(AS)을 유기 용매와 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합될 때까지 100 내지 200 rpm의 속도로 교반한다.
계속해서, 교반하에 있는 혼합 용액 중에 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액을 5 내지 20분간에 걸쳐 적하한 후, 10 내지 30℃의 온도에서 30 내지 90분간, 100 내지 200 rpm의 속도로 더 교반한다.
30 내지 80℃의 온도로 더 가열한 후, 그 온도를 유지하면서 1 내지 72시간에 걸쳐 100 내지 200 rpm의 속도로 교반함으로써, 상기 테트라알킬오르토실리케이 트(TOAS) 및 상기 알콕시실란(AS)의 가수 분해물인 유기 규소 화합물을 함유하는 액상 조성물을 조제할 수 있다.
또, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 일반식(1)에서 나타나는 알콕시실란(AS)의 혼합 용액 중으로의 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 적하 대신에 상기 TAAOH 중에 상기 TAOS 및 상기 AS의 혼합 용액을 적하하더라도 좋다.
상기 유기 용매로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 알콜류, 글리콜류, 케톤류, 셀로솔브류, 에테르류, 에스테르류, 탄화수소류 등을 들 수 있다.
상기 알콜류로서는 예컨대 메탄올, 에탄올, 프로판올, 부탄올 등을 들 수 있다.
상기 글리콜류로서는 예컨대 에틸렌글리콜, 프로필렌글리콜, 헥실렌글리콜 등을 들 수 있다.
상기 케톤류로서는 예컨대 메틸에틸케톤, 메틸이소부틸케톤 등을 들 수 있다.
상기셀로솔브류로서는 예컨대 메틸셀로솔브, 에틸셀로솔브 등을 들 수 있다.
상기 에테르류로서는 예컨대 프로필렌글리콜모노프로필에테르 등의 글리콜에테르류 등을 들 수 있다.
상기 에스테르류로서는 예컨대 아세트산메틸, 아세트산에틸, 젖산메틸, 젖산에틸 등을 들 수 있다.
상기 탄화수소류로서는 예컨대 헥산, 시클로헥산, 옥탄 등을 들 수 있고, 이 외에 톨루엔, 크실렌, 메시틸렌 등의 방향족 탄화수소류도 사용할 수 있다.
상기 유기 용매는 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 그 유기 용매 중에서도 TAOS 혹은 AS의 용해성이 높은 알콜류가 특히 바람직하다.
상기 유기 용매의 사용량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 유기 규소 화합물을 함유하는 액상 조성물(TAOS+AS)에 대한 질량 혼합비(유기 용매/(TAOS+AS))가 1/1 내지 3/1이 바람직하고 1/1 내지 2.5/1이 보다 바람직하다.
상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액은 증류수 또는 초순수 중에 테트라알킬암모늄하이드로옥사이드(TAAOH)를 5 내지 40 질량% 함유하고 있는 것이 바람직하고, 10 내지 30 질량% 함유하고 있는 것이 보다 바람직하다. 또, 그 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액 중에 포함되는 물은 테트라알킬오르토실리케이트(TAOS) 및 알콕시실란(AS)의 가수 분해 반응을 발생시키기 위해 사용되기 때문에 그 가수 분해 반응에 필요한 양을 함유해야 한다.
또한, 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)는 상기 가수 분해 반응을 촉진시키기 위한 촉매로서의 기능을 갖고 있기 때문에 다른 촉매(예컨대, 암모니아 등)를 외부로부터 첨가할 필요는 없다.
상기 가수 분해의 반응 조건으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 반응 온도로서는 예컨대 30 내지 80℃가 바람직하고 35 내 지 60℃가 보다 바람직하다. 상기 교반 시간으로서는 예컨대 1 내지 72시간이 바람직하고 10 내지 48시간이 보다 바람직하다.
상기 조제 방법에 의해 얻어진 액상 조성물에 포함되는 유기 규소 화합물(TAOS 및 AS의 가수 분해물)의 수 평균 분자량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 폴리스티렌 환산으로 예컨대 500 내지 1,000,000이 바람직하고 1,000 내지 100,000이 보다 바람직하다.
상기 수 평균 분자량이 500 내지 1,000,000이면, 우수한 시간 경과 안정성과 양호한 도포성을 갖는 상기 액상 조성물을 얻을 수 있다.
또한 상기 액상 조성물의 조제에 있어서는 필요에 따라 하기 일반식(1)에서 나타나는 알콕시실란 및 하기 일반식(2)에서 나타나는 할로겐화실란으로부터 선택되는 적어도 1종의 유기 규소 화합물 내지 이들 가수 분해물과, 5 내지 50 nm의 입자 지름을 갖는 실리카계 미립자의 반응물인 폴리실록산(PS)을 함유시키더라도 좋다.
XnSi(OR)4-n 일반식 (1)
XnSiX’4-n 일반식 (2)
상기 일반식(1) 및 일반식(2) 중, X는 수소 원자, 불소 원자, 탄소수 1 내지 8의 알킬기, 불소 치환 알킬기, 아릴기 및 비닐기의 적어도 어느 하나를 나타내고, R은 수소 원자, 탄소수 1 내지 8의 알킬기, 아릴기 및 비닐기의 적어도 어느 하나를 나타내며, X'는 할로겐 원자를 나타낸다. n은 0 내지 3의 정수이다.
상기 실리카계 미립자는 상기 일반식(1)의 알콕시실란의 적어도 1종을 상기 유기 용매에 혼합하고 물 및 암모니아의 존재하에서 가수 분해 및 축중합시킴으로써 얻을 수 있다.
또 상기 실리카계 미립자의 표면에 상기한 알콕시실란 및 할로겐화실란의 가수 분해물을 반응시켜 얻어지는 폴리실록산(PS)을 함유하는 액상 조성물을 상기 피가공 기재에 도포하면, 비유전율이 3.0 이하로 작고 더구나 비교적 소수성이 우수한 피막을 얻을 수 있는 것이 알려져 있다(일본 특허 공개 평성 제9-315812호 공보 등 참조).
상기 폴리실록산(PS)의 함유량으로서는 상기 액상 조성물(저유전율막 형성 성분; TAOS+AS)에 대한 질량 혼합비(PS/(TAOS+AS))가 SiO2 환산 기준으로 1/3 이하가 바람직하고 1/4 이하가 보다 바람직하다.
상기 질량 혼합비(PS/(TAOS+AS))가 1/3을 넘으면, 상기 테트라알킬오르토실리케이트(TAOS)의 양이 적어지고 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)에 의한 템플릿 효과가 작아지기 때문에, 형성되는 저유전율막의 막 강도가 약해져 5.0 GPa 이상의 탄성율로 이루어지는 피막 강도를 얻을 수 없는 경우가 있는 것 외에 비유전율이 증가하여 2.5 이하의 비유전율을 얻는 것이 어려워지는 경우가 있다.
상기 테트라알킬오르토실리케이트(TAOS) 및 알콕시실란(AS)의 가수 분해물인 유기 규소 화합물을 함유하는 액상 조성물 또는 상기 테트라알킬오르토실리케이트(TAOS) 및 알콕시실란(AS)의 가수 분해물인 유기 규소 화합물과 폴리실록산(PS)을 함유하는 액상 조성물을 사용하는 경우, 그 액상 조성물에서의 상기 저유전율막 형성 성분(상기 유기 규소 화합물 또는 상기 유기 규소 화합물 및 PS)의 함유량으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, SiO2 환산 기준으로 2 내지 40 질량%가 바람직하고 5 내지 20 질량%가 보다 바람직하다.
상기 함유량이 2질량% 미만이면 균일한 피막을 형성하는 것이 어려워지는 경우가 있고, 40 질량%를 넘으면 도포액의 시간 경과 안정성이 나빠지는 경우가 있다.
또 상기 액상 조성물은 그대로 사용하더라도 좋지만, 그 액상 조성물 중에 함유되는 상기 유기 용매 성분을 회전식 증발기(rotary evaporator) 등을 이용하여 프로필렌글리콜모노프로필에테르(PGP), 프로필렌글리콜모노에틸에테르아세테이트(PGMEA) 등으로부터 선택되는 유기 용매와 용매 치환한 후, 상기 저유전율막 형성 성분의 농도를 상기 레벨로 조정하여 사용하는 것이 바람직하다. 그 용매 치환에서는 상기 액상 조성물 중에 함유되는 유기 용매 및 수분, 나아가서는 알콕시실란(AS) 등의 가수 분해로 부생되는 알콜류 등이 분리 및 제거되지만, 이 때 그 액상 조성물에는 상기 용매 치환 전에 함유하는 상기 유기 용매 및 수분을 각각 1 내지 30 질량% 정도 잔존시켜 두는 것이 바람직하다. 그 결과, 높은 막 강도를 가지고 소수성이 우수하며 평활한 상기 저유전율막을 형성할 수 있는 액상 조성물을 얻을 수 있다.
또한 상기 액상 조성물로서는 상기 액상 조성물로서 상기 테트라알킬오르토실리케이트(TAOS)를 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 존재하에서 가수 분해 또는 부분 가수 분해한 후, 하기 일반식(1)에서 나타나는 알콕시실란(AS), 그 알콕시실란의 가수 분해물, 그 알콕시실란의 부분 가수 분해물 등과 혼합하고, 필요에 따라 이들의 적어도 일부를 더 가수 분해하여 얻어지는 유기 규소 화합물을 이용하더라도 좋다.
XnSi(OR)4-n 일반식 (1)
상기 일반식(1) 중, X는 수소 원자, 불소 원자, 탄소수 1 내지 8의 알킬기, 불소 치환 알킬기, 아릴기 및 비닐기의 적어도 어느 하나를 나타내고, R은 수소 원자, 탄소수 1 내지 8의 알킬기, 아릴기 및 비닐기의 적어도 어느 하나를 나타낸다. n은 0 내지 3의 정수이다.
또 상기 테트라알킬오르토실리케이트(TAOS), 상기 알콕시실란(AS) 및 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 상세한 설명에 대해서는 전술한 바와 같다.
다음에, 상기 유기 규소 화합물을 함유하는 액상 조성물의 조제 방법의 다른 예를 구체적으로 설명한다.
우선, 상기 테트라알킬오르토실리케이트(TAOS)를 상기 유기 용매와 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합할 때까지 100 내지 200 rpm의 속도로 교반한다.
계속해서, 교반하에 있는 혼합 용액 중에 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액을 5 내지 20분간에 걸쳐 적하한 후, 10 내지 30℃의 온도에서 30 내지 90분간, 100 내지 200 rpm의 속도로 더 교반한다.
30 내지 80℃의 온도로 더 가열한 후, 그 온도를 유지하면서 0.5 내지 72시간에 걸쳐 100 내지 200 rpm의 속도로 교반함으로써 상기 테트라알킬오르토실리케이트(TAOS)의 가수 분해물 내지 부분 가수 분해물을 함유하는 혼합 용액을 조제한다. 그 혼합 용액과, 상기 일반식(1)에서 나타나는 알콕시실란(AS) 또는 이것을 상기 유기 용매와 혼합한 것을 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합될 때까지 100 내지 200 rpm의 속도로 교반하고, 교반하에 있는 그 혼합 용액 중에 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액을 5 내지 20분간에 걸쳐 적하한 후, 10 내지 30℃의 온도에서 30 내지 90분간, 100 내지 200 rpm의 속도로 더 교반하여 얻어진 혼합 용액을 30 내지 80℃의 온도로 가열한 후, 그 온도를 유지하면서 10 내지 30시간, 100 내지 200 rpm의 속도로 교반함으로써, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 알콕시실란(AS)의 가수 분해물인 유기 규소 화합물을 함유하는 액상 조성물을 조제할 수 있다.
또 상기 TAOS 및 상기 유기 용매로 이루어지는 혼합 용액 중에 상기 TAAOH 수용액을 적하하는 대신에, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 유기 용매로 이루어지는 혼합 용액을 상기와 동일한 조건하에서 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액 중에 30 내지 90분간에 걸쳐 천천히 적하하더라도 좋다.
또한 상기 유기 규소 화합물을 함유하는 액상 조성물의 조제 방법의 다른 예를 구체적으로 설명한다.
우선, 상기 테트라알킬오르토실리케이트(TAOS)를 상기 유기 용매와 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합될 때까지 100 내지 200 rpm의 속도로 교반한다.
계속해서, 교반하에 있는 그 혼합 용액 중에 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액을 5 내지 20분간에 걸쳐 적하한 후, 10 내지 30℃의 온도에서 30 내지 90분간, 100 내지 200 rpm의 속도로 더 교반한다.
30 내지 80℃의 온도로 더 가열한 후, 그 온도를 유지하면서 0.5 내지 72시간에 걸쳐 100 내지 200 rpm의 속도로 교반함으로써, 상기 테트라알킬오르토실리케이트(TAOS)의 가수 분해물 내지 부분 가수 분해물을 함유하는 혼합 용액을 조제한다.
한편, 상기 일반식(1)에서 나타나는 알콕시실란(AS)을 상기 유기 용매와 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합될 때까지 100 내지 200 rpm의 속도로 교반한다.
계속해서, 교반하에 있는 혼합 용액 중에 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액을 5 내지 20분간에 걸쳐 적하한 후, 10 내지 30℃의 온도 에서 30 내지 90분간, 100 내지 200 rpm의 속도로 더 교반한다.
30 내지 80℃의 온도로 더 가열한 후, 그 온도를 유지하면서 0.5 내지 72시간에 걸쳐 100 내지 200 rpm의 속도로 교반함으로써 상기 알콕시실란(AS)의 가수 분해물 내지 부분 가수 분해물을 함유하는 혼합 용액을 조제한다.
그리고 얻어진 상기 테트라알킬오르토실리케이트(TAOS)의 가수 분해물 내지 부분 가수 분해물을 함유하는 혼합 용액과, 상기 알콕시실란(AS)의 가수 분해물 내지 부분 가수 분해물을 함유하는 혼합 용액을 혼합한 후, 10 내지 30℃의 온도에서 이들 성분이 충분히 혼합할 때까지 100 내지 200 rpm의 속도로 교반한다.
필요에 따라 30 내지 80℃의 온도로 더 가열한 후, 그 온도를 유지하면서 10 내지 30시간에 걸쳐 100 내지 200 rpm의 속도로 교반함으로써, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 알콕시실란(AS)의 가수 분해물인 유기 규소 화합물을 함유하는 액상 조성물을 조제할 수 있다.
또, 상기 TAOS 및 상기 유기 용매로 이루어지는 혼합 용액 중에 상기 TAAOH의 수용액을 적하하거나, 상기 AS 및 상기 유기 용매로 이루어지는 혼합 용액 중에 상기 TAAOH의 수용액을 적하하는 대신에, 상기 테트라알킬오르토실리케이트(TAOS) 및 상기 유기 용매로 이루어지는 혼합 용액을 상기와 동일한 조건하에서 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액 중에 30 내지 90분간에 걸쳐 천천히 적하하거나, 상기 알콕시실란(AS) 및 상기 유기 용매로 이루어지는 혼합 용액을 상기와 동일한 조건하에서 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 수용액 중에 30 내지 90분간에 걸쳐 천천히 적하하더라도 좋다.
상기 도포 방법으로서는 특별히 제한은 없고 목적에 따라 공지의 도포 방법 중에서 적절하게 선택할 수 있으며, 예컨대 스핀코트법, 딥코트(dip coat)법, 롤코트법, 전사법 등을 들 수 있다. 이들 중에서도 반도체 기판 등에 도포하는 경우에는 도포막 두께의 균일성이 우수하고 발진성(發塵性)이 낮은 점에서 스핀코트법이 바람직하다. 그 스핀코트법의 경우, 그 조건으로서는 예컨대 회전수가 100 내지 10,000 rpm 정도이며, 800 내지 5,000 rpm이 바람직하고, 시간이 1초 내지 10분간 정도이며 1 내지 90초간이 바람직하다.
또, 대구경의 반도체 기판 등에 도포하는 경우에는 상기 전사법을 사용하더라도 좋다.
상기 도포시의 두께로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 예컨대 10 nm 이상이 바람직하고 50 nm 이상이 보다 바람직하다.
상기 두께가 10 nm 미만이면, 핀홀 등의 결함이 발생하는 경우가 있다.
상기 도포시 내지 그 후에, 도포한 상기 레지스트 조성물을 베이킹(가온 및 건조)하는 것이 바람직하고, 그 조건이나 방법 등으로서는 상기 레지스트막을 연화시키지 않는 한 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 그 온도로서는 40 내지 150℃ 정도가 바람직하고 80 내지 120℃가 보다 바람직하며, 또한 그 시간으로서는 10초 내지 5분간 정도가 바람직하고 30 내지 90초간이 보다 바람직하다.
상기 피가공 기재로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 저유전율막이 반도체 장치에 형성되는 경우에는 그 피가공 기재로 서는 반도체 기판을 들 수 있고, 구체적으로는 실리콘 웨이퍼 등의 기판, 각종 산화막 등을 적합하게 들 수 있다.
이상의 공정에 의해, 상기 저유전율막 형성 재료가 상기 피가공 기재 상에 도포된다.
-가열 공정-
상기 가열 공정은 상기 도포 공정에 의해 상기 피가공 기재 상에 도포된 상기 유기 규소 화합물을 함유하는 액상 조성물로 이루어지는 피막을 80℃ 이상 350℃ 이하의 온도로 가열하는 공정이다.
상기 액상 조성물로 이루어지는 피막의 가열 온도로서는 80℃ 이상 350℃ 이하이면 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 100 내지 350℃가 바람직하다.
상기 가열 온도가 80℃ 미만이면, 상기 유기 규소 화합물을 함유하는 액상 조성물로 이루어지는 피막 중의 상기 유기 용매가 거의 증발하지 않고 그 피막 중에 잔존하여, 그 피막을 다공질화시킬 수 없는 것 외에 그 피막의 막 두께에 불균일이 발생하는 경우가 있고, 350℃를 넘으면, 상기 피막 중의 상기 유기 용매가 급격히 증발하여 그 피막 중에 비교적 대구경의 세공이나 공극을 형성하여 피막 강도가 대폭 저하되는 경우가 있다.
상기 가열 공정에서의 가열 시간으로서는 상기 피막의 막 두께 등에 의해 다르지만, 예컨대 1 내지 10분 정도이며 2 내지 5분이 바람직하다.
또 상기 가열 공정은 상기 도포 공정에 의해 피막이 형성된 상기 피가공 기 재를, 예컨대 매엽식(枚葉式)의 핫 플레이트 상에 얹어 놓고 행하는 것이 바람직하다.
상기 가열 공정은 불활성 가스로서의 질소 가스분위기하, 공기 분위기하 등의 조건에서 행할 수 있지만, 공기 분위기하에서 행하는 것이 바람직하다. 이 경우 미량의 산소가 상기 피막 중에 들어갈 가능성이 높아지고, 후술하는 소성 공정에서 Si-O-Si 결합의 가교가 진행한 실리카계 피막이 형성되어 내흡습성(소수성)과 고피막 강도를 갖는 저유전율 비정질 실리카계 피막을 용이하게 형성할 수 있다. 또 상기 가열 공정이 350℃ 이하의 저온도 조건하에서 단시간에 행해지기 때문에, 산소를 비교적 다량으로 포함하고 있는 상기 공기 분위기하라도 반도체 기판 상에 배설된 금속 배선에 대하여 금속 산화 등의 악영향을 부여하는 일은 없다.
이상의 공정에 의해, 상기 유기 규소 화합물을 함유하는 액상 조성물로 이루어지는 피막이 가열되어 그 피막 중에 포함되는 상기 유기 용매가 증발하는 동시에 그 피막 중에 포함되는 테트라알킬암모늄하이드로옥사이드(TAAOH)가 분해되어 이탈한다. 또한 고형 성분인 실리카계 피막 형성 성분의 중합 반응이 진행되어 경화되는 동시에 가열에 의해 중합체의 용융 점도가 저하되고 상기 피막의 리플로우(reflow)성이 증대하여 얻어지는 피막의 평탄성이 향상된다.
-소성 공정-
상기 소성 공정은 상기 가열 공정에 의해 가열된 상기 피막을 350℃보다 높고 450℃ 이하의 온도로 소성하는 공정이다.
상기 소성 공정에서의 소성의 온도로서는 상기 유기 규소 화합물을 함유하는 액상 조성물일 때에 사용되는 상기 테트라알킬암모늄하이드로옥사이드(TAAOH)의 종류나 양 혹은 상기 액상 조성물 중에 포함되는 유기 규소 화합물의 성질과 형상에 따라 다르지만, 내흡습성(소수성) 및 고피막 강도를 갖는 저유전율 비정질 실리카계 피막을 얻을 수 있는 점에서 350℃보다 높고 450℃ 이하이어야 하며 370 내지 450℃가 바람직하다.
상기 소성의 온도가 350℃ 이하이면 실리카계 피막 형성 성분의 전구체의 가교 반응이 진행하기 어려워져 충분한 피막 강도를 얻을 수 없는 경우가 있고, 450℃를 넘으면, 반도체 기판 상에 배설된 알루미늄 배선이나 구리 배선 등이 산화 혹은 용융되어 이들 배선층에 손상을 부여하는 경우가 있다.
상기 소성 공정에서의 소성 시간으로서는 상기 유기 규소 화합물의 종류, 상기 피막의 막 두께 등에 의해 다르지만, 예컨대 5 내지 90분 정도이며 10 내지 60분이 바람직하다.
또 상기 소성 공정은 상기 가열 공정과 동일하게 하여 상기 피막이 형성된 상기 피가공 기재를, 예컨대 매엽식의 핫 플레이트 상에 얹어 놓고 행하는 것이 바람직하다.
상기 소성 공정은 불활성 가스의 분위기하에서 행하는 것이 바람직하다.
상기 불활성 가스로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 전구체 및 소성물과의 반응성이 낮은 점에서 질소 가스가 바람직하다. 또한 그 질소 가스에 필요에 따라 산소 가스, 공기 등을 더 첨가하고 소량의 산소(예컨대 500 내지 10,000 용량ppm 정도의 산소)를 함유하는 불활성 가스(예 컨대 국제 출원 공개 WO01/48806호 공보 참조)를 사용하더라도 좋다.
이상의 공정에 의해, 상기 피막이 소성되어 저유전율막이 형성된다.
상기 저유전율막의 비유전율로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 상기 배선간의 기생 용량을 저하하고, 신호 전파 속도의 고속화가 가능한 점에서 2.5 이하인 것이 바람직하다.
상기 저유전율막의 탄성율로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 응력 집중에 의한 배선의 변형이나 단선 혹은 절연막의 파괴를 억제할 수 있는 점에서 5.0 GPa 이상이 바람직하고 6.0 GPa 이상이 보다 바람직하다.
상기 저유전율막의 경도로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 응력 집중에 의한 배선의 변형이나 단선 혹은 절연막의 파괴를 억제할 수 있는 점에서 0.6 GPa 이상이 바람직하고 0.7 GPa 이상이 보다 바람직하다.
또 상기 탄성율 및 상기 경도는 예컨대 압입 강도 측정기(「나노인덴터XP」; 나노인스트루먼트사 제조)를 이용하여 측정할 수 있다.
또한, 상기 피막 중에 포함되는 세공의 평균 세공 지름이 3 nm 이하이며, 게다가 2 nm 이하의 마이크로포어(micropore)의 세공 함유율이 70% 이상이다.
상기 저유전율막의 두께로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 예컨대 반도체 장치에서의 실리콘 웨이퍼 상에서는 통상 100 내지 600 nm이며, 다층 배선의 배선 층 사이에서는 통상 100 내지 1,000 nm이다.
<밀착 강화층 형성 공정>
상기 밀착 강화층 형성 공정은 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 밀착 강화층을 형성하는 공정이다.
상기 밀착 강화층 형성 공정은 상기 저유전율막 형성 공정의 전 및 후의 적어도 어느 하나에 행해야 한다. 이 경우, 그 저유전율막 형성 공정의 전만, 후만 및 전후 양쪽의 어느 형태로 행하더라도 좋다.
상기 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정 전에 행해지는 경우에는 상기 피가공 기재 상에 상기 밀착 강화층이 형성되고 또한 그 위에 상기 저유전율막이 형성된다. 한편, 상기 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정 후에 행해지는 경우에는 상기 저유전율막 상에 상기 밀착 강화층이 형성된다. 또한 상기 밀착 강화층 형성 공정이 상기 저유전율막 형성 공정의 전후 양쪽에 행해지는 경우에는 상기 피가공 기재 상에 상기 밀착 강화층, 상기 저유전율막, 상기 밀착 강화층, 다른 부재(상기 구리 확산 방지막)가 이 순서로 적층된다. 그 결과, 상기 저유전율막의 박리를 방지할 수 있고 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있어, 신호 전파 속도의 고속화가 가능하고 고성능인 반도체 장치를 효율적으로 제조할 수 있다.
상기 밀착 강화층의 형성 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 본 발명의 상기 밀착 강화층 형성용 재료를 상기 피가공 기재 상에 도포한 후 가온(베이킹)함으로써 행해지는 것이 바람직하다.
또, 상기 밀착 강화층 형성용 재료, 상기 피가공 기재 및 상기 도포의 상세한 설명에 대해서는 전술한 바와 같다.
상기 가온(베이킹)은 150 내지 250℃에서 행해지는 것이 바람직하고 150 내지 230℃가 보다 바람직하다.
상기 가온(베이킹)시의 온도가 150℃ 미만이면, 상기 알콕시기를 가수 분해 및 축합하여 이루어지는 올리고머를 함유하는 본 발명의 상기 밀착 강화층 형성용 재료 중 용제가 충분히 휘발하지 않는 동시에 상기 올리고머 성분의 축합이 충분히 진행되지 않아 밀착성 향상의 효과를 얻을 수 없는 경우가 있고, 250℃를 넘으면 상기 밀착 강화층의 열 분해가 발생해 밀착성 향상의 효과를 얻을 수 없는 경우가 있다.
또, 상기 가온(베이킹)은 상기 밀착 강화층용 형성 재료의 도포 직후에 행하더라도 좋고 상기 저유전율막 형성 공정에서의 상기 도포 공정 후에 행하더라도 좋다.
상기 밀착 강화층 형성 공정은 상기 피가공 기재를 세정하는 것을 포함하는 것이 바람직하다.
상기 세정의 방법으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 물 및 유기 용제 중 어느 하나를 이용하는 것이 바람직하며, 상기 밀착 강화층 형성용 재료의 베이킹 후에 행하는 것이 바람직하다. 이 경우, 상기 베이킹 후에 미반응의 올리고머 성분을 제거하여 보다 밀착성을 향상시킬 수 있다.
상기 유기 용제로서는 상기 올리고머 성분을 용해 가능한 한 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있으며, 예컨대 메틸알콜, 에틸알콜, 프로필알콜, 이소프로필알콜, 부틸알콜, 이소부틸일콜, tert-부틸알콜 등의 알콜계; 페 놀, 크레졸, 디에틸페놀, 트리에틸페놀, 프로필페놀, 노닐페놀, 비닐페놀, 알릴페놀 등의 페놀계; 시클로헥사논, 메틸이소부틸케톤, 메틸에틸케톤 등의 케톤계; 메틸셀로솔브, 에틸셀로솔브 등의 셀로솔브계; 헥산, 옥탄, 데칸 등의 탄화수소계; 프로필렌글리콜, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트 등의 글리콜계; 등을 들 수 있다. 이들은 1종 단독으로 사용하더라도 좋고 2종 이상을 병용하더라도 좋다. 이들 중에서도 올리고머 성분의 용해성이 우수한 점에서 알콜계가 바람직하다.
이상의 공정에 의해, 상기 밀착 강화층 형성용 재료를 이용하여 상기 밀착 강화층이 형성된다. 본 발명의 상기 반도체 장치의 제조 방법을 이용하여 다층 배선을 갖는 반도체 장치를 제조하는 경우, 상기 저유전율막을 상기 밀착 강화층을 통해 하층 내지 상층과 접촉하여 배치시키는 것이 바람직하다. 이 경우, 상기 밀착 강화층이 상기 저유전율막에 우수한 밀착성을 부여하기 때문에, 그 저유전율막과 그 저유전율막의 하층 내지 상층과의 밀착성이 강화되어 그 저유전율막이 다공질화된 접촉 면적이 좁은 것이라도 다른 층과의 박리를 억제할 수 있다.
상기 저유전율막이 상기 밀착 강화층을 통해 접촉하는 하층 내지 상층으로서는 특별히 제한은 없고 목적에 따라 적절하게 선택할 수 있지만, 매우 높은 밀착성 향상 효과를 얻을 수 있는 점에서 예컨대 SiO2막, SiN막, SiC막, SiOC막, SiCN막 등을 적합하게 들 수 있다.
본 발명의 상기 반도체 장치의 제조 방법에 따르면, 상기 밀착 강화층이 상 기 저유전율막과 접촉하도록 형성되기 때문에, 상기 저유전율막이 다공질화되어 있어 접촉 면적이 좁더라도 그 저유전율막에 우수한 밀착성을 부여하고 그 저유전율막과 다른 층(막)의 밀착성을 강화하여 상기 저유전율막의 박리를 억제할 수 있다. 이 때문에 다층 배선을 갖는 반도체 장치의 제조에 적합하게 사용할 수 있고, 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성하여 신호 전파 속도의 고속화가 가능하고 고성능인 반도체 장치를 효율적으로 제조할 수 있다. 그 반도체 장치의 제조 방법은 본 발명의 반도체 장치의 제조에 특히 적합하다.
본 발명의 반도체 장치는 본 발명의 상기 밀착 강화층 형성용 재료를 이용하여 형성된 본 발명의 상기 밀착 강화층을 갖기 때문에 상기 저유전율막의 박리를 방지하고, 게다가 상기 배선간의 기생 용량의 저하와 상기 배선 저항의 저하를 달성할 수 있기 때문에 고속이고 신뢰성이 높은 반도체 장치, 예컨대 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등에 특히 적합하다.
실시예
이하, 본 발명의 실시예에 대해서 설명하지만, 본 발명은 하기 실시예에 조금도 한정되는 것은 아니다.
(조제예 1)
-밀착 강화층 형성용 재료의 조제-
상기 오르가노알콕시실란으로서의 메틸트리에톡시실란 1.78 g(0.01 mol), 상기 염기성 첨가제로서의 모노에탄올아민 0.061 g(0.001 mol) 및 에탄올을 반응 용기에 넣고 용액 온도를 56℃로 안정시킨 후, 이온 교환수 0.18 g(0.01 mol)을 30분 간에 걸쳐 적하하고 적하 종료 후 2시간의 열성 반응을 행하여 밀착 강화층 형성용 도포액(밀착 강화층 형성용 재료)을 조제했다. 또, 밀착 강화층 형성용 도포액에 있어서, 메틸트리에톡시실란의 알콕시기가 가수 분해 및 축합되어 이루어지는 올리고머의 존재가 겔 투과 크로마토그래피법에 의해 확인되었다. 또한 그 올리고머의 농도는 에탄올의 첨가량을 적절하게 변경함으로써 조정했다.
또한 밀착 강화층 형성용 도포액에서의 상기 올리고머(가수 분해 생성물)를 THF(테트라히드로푸란)를 이용하여 1 질량% 농도로 조정하고 겔 투과 크로마토그래피법(장치 「HLC-8020」; 토소샤 제조)에 의해 중량 평균 분자량을 측정한 바, 1,400이었다.
(조제예 2)
-밀착 강화층 형성용 재료의 조제-
상기 질소 함유 염기성 관능기를 갖는 오르가노알콕시실란으로서의 3-아미노프로필트리에톡시실란 2.21 g(0.01 mol) 및 에탄올을 반응 용기에 넣고 용액 온도를 56℃로 안정시킨 후, 이온 교환수 0.18 g(0.01 mol)을 30분간에 걸쳐 적하하고 적하 종료 후 2시간의 열성 반응을 행하여 밀착 강화층 형성용 도포액(밀착 강화층 형성용 재료)을 조제했다. 또 밀착 강화층 형성용 도포액에 있어서, 3-아미노프로필트리에톡시실란의 알콕시기가 가수 분해 및 축합되어 이루어지는 올리고머의 존재가 겔 투과 크로마토그래피법에 의해 확인되었다. 또한 그 올리고머의 농도는 에탄올의 첨가량을 적절하게 변경함으로써 조정했다.
밀착 강화층 형성용 도포액에서의 상기 올리고머(가수 분해 생성물)를 THF( 테트라히드로푸란)를 이용하여 1 질량% 농도로 조정하고 겔 투과 크로마토그래피법(장치 「HLC-8020」; 토소샤 제조)에 의해 중량 평균 분자량을 측정한 바, 1,850이었다.
(조제예 3)
-밀착 강화층 형성용 재료의 조제-
조제예 1에 있어서, 모노에탄올아민을 첨가하지 않은 것 이외에는 조제예 1과 동일하게 하여 밀착 강화층 형성용 도포액(밀착 강화층 형성용 재료)을 조제했다.
얻어진 밀착 강화층 형성용 도포액에서의 상기 올리고머의 중량 평균 분자량은 650이었다.
(조제예 4)
-밀착 강화층 형성용 재료의 조제-
조제예 2에 있어서, 에탄올을 프로필렌글리콜모노메틸에테르아세테이트로 바꾼 것 이외에는 조제예 2와 동일하게 하여 밀착 강화층 형성용 도포액(밀착 강화층 형성용 재료)을 조제했다.
얻어진 밀착 강화층 형성용 도포액에서의 상기 올리고머의 중량 평균 분자량은 1,950이었다.
(조제예 5)
-밀착 강화층 형성용 재료의 조제-
조제예 2에 있어서, 용액 온도를 실온으로 바꾼 것 이외에는 조제예 2와 동 일하게 하여 밀착 강화층 형성용 도포액(밀착 강화층 형성용 재료)을 조제했다.
얻어진 밀착 강화층 형성용 도포액에 대해서, 겔 투과 크로마토그래피법에 의해 올리고머의 존재를 확인한 바, 올리고머의 존재는 확인되지 않았다(가수 분해 및 축합 반응이 거의 진행되지 않았음). 또한 중량 평균 분자량은 160이며, 올리고머는 거의 함유되어 있지 않았다.
(실시예 1)
-반도체 장치의 제조-
상기 저유전율막 형성 공정 및 상기 밀착 강화층 형성 공정을 행한 것 이외에는 통상의 반도체 장치의 제조 공정을 이용하여 반도체 장치를 제조했다.
-저유전율막 형성 재료의 조제-
테트라에톡시실란 20.8 g(0.1 mol), 메틸트리에톡시실란 17.8 g(0.1 mol), 글리시독시프로필트리메톡시실란 23.6 g(0.1 mol) 및 메틸이소부틸케톤 39.6 g을 용적 200 ml의 반응 용기에 넣고 1 질량% 테트라메틸암모늄하이드록사이드 수용액 16.2 g(0.9 mol)을 10분간에 걸쳐 적하하고 적하 종료 후 2시간의 숙성 반응을 행했다. 계속해서, 황산마그네슘 5 g을 첨가하고 과잉의 수분을 제거한 후, 회전식 증발기를 이용하여 숙성 반응에 의해 생성된 에탄올을 반응 용액이 50 ml이 될 때까지 제거했다. 얻어진 반응 용액에 메틸이소부틸케톤 20 ml를 첨가하고 배선 분리층용 다공질 실리카 전구체 도포 용액(저유전율막 형성 재료)을 조제했다.
얻어진 다공질 실리카 전구체 도포 용액을 Si 기판 상에 스핀코트법에 의해 도포하고 250℃에서 3분간, 프리 베이킹을 행한 후, FT-IR(푸리에 변환 적외 분광 광도계) 장치를 이용하여 950 cm-1 부근의 SiOH의 흡수 강도로부터 산출한 바, 가교율은 75%였다.
다음에, N2 가스 분위기의 전기로에서 400℃, 30분간 소성을 행하여 다공질 실리카막(저유전율막)을 얻었다.
얻어진 다공질 실리카막(저유전율막)의 유전율을 수은 플로버를 이용하여 측정한 용량으로부터 산출한 바, 2.24였다. 또한 다공질 실리카막에 대하여, 밀어 넣음 강도 측정기(「나노인덴터XP」; 나노인스트루먼트사 제조)를 이용하여 탄성율 및 경도를 측정한 바, 탄성율은 9 GPa이며 경도는 1 GPa였다.
<밀착 강화층 형성 공정>
상기 피가공 기재로서의 Si 기판 상에 화학 기상 성장법에 의해 두께 50 nm의 SiC막을 형성했다.
계속해서, 그 SiC막 상에 조제예 1 내지 5에서 얻어진 밀착 강화층 형성용 도포액을 스핀코트법에 의해 도포한 후, 각각 표 1에 나타내는 온도에서 1분간 베이킹을 행하여 밀착 강화층을 형성했다. 또한, 조제예 1 및 조제예 2의 밀착 강화층 형성용 재료를 이용한 밀착 강화층에 대해서는 베이킹 후에 에탄올을 이용하여 표면 세정을 행했다.
<저유전율막 형성 공정>
상기 저유전율막 형성 재료의 조제에 의해 얻어진 다공질 실리카 전구체 도포 용액(저유전율막 형성 재료)을 상기 밀착 강화층 상에 스핀코트법에 의해 도포 한(상기 도포 공정) 후, 250℃에서 3분간 베이킹을 행하고(상기 가열 공정), N2 가스 분위기의 전기로에서 400℃, 30분간의 조건으로 소성하여(상기 소성 공정) 저유전율막을 형성했다.
또한 그 위에 화학 기상 성장법에 의해 두께가 50 nm이 되도록 SiC막을 형성했다.
다음에, 상기 밀착 강화층 및 상기 저유전율막이 적층된 Si 기판을 100℃의 수증기 중에 1시간 방치한 후, 그 Si 기판 상을 25분할하여 절단함으로써 상기 밀착 강화층 및 상기 저유전율막이 적층된 Si 기판의 샘플을 합계 25개 제작했다.
얻어진 샘플 각각에 대해서, 최외측 표면의 SiC막 상에 직경 2 mm의 스터드 핀을 에폭시 수지를 이용하여 접착하고 세바스찬 측정기를 이용하여 인장 시험을 행하여 상기 저유전율막의 밀착성을 평가했다. 또한, 상기 밀착 강화층을 마련하지 않는 형태에 대해서도 평가했다. 결과를 표 1에 나타낸다. 또 밀착 강화층 형성용 도포액에 대해서 올리고머의 농도, 베이킹 온도 및 표면 세정의 유무를, 밀착 강화층에 대해서 막 두께를 각각 표 1과 함께 나타낸다.
또한 조제예 1 내지 5에서 얻어진 밀착 강화층 형성용 도포액을 실온에서 보존한 바, 조제예 4 및 조제예 5의 밀착 강화층 형성용 도포액은 1개월 방치 후에 겔화가 발생하여 다른 조제예에 비하여 보존 안정성이 낮지만, 조제예 1 내지 3의 밀착 강화층 형성용 도포액은 보존 안정성이 양호하다는 것을 알았다.
밀착 강화층 형성용 도포액 밀착강화층 스터드핀 박리 (개)
No. 올리고머 농도 (질량 %) 베이킹 온도 (℃) 표면 세정 막 두께 (nm)
조제예 1 0.08 180 있음 1.7 0
0.08 180 없음 2.6 4
0.08 150 없음 3.2 9
0.08 250 없음 1.4 12
0.14 180 없음 5.5 16
조제예 2 0.09 180 있음 1.1 0
없음 1.8 4
조제예 3 0.06 180 없음 1.2 12
조제예 4 0.08 180 없음 2.1 3
조제예 5Z - 180 없음 0.9 11
밀착강화층 없음 25
표 1 에 의해 본 발명의 밀착 강화층을 가지지 않는 경우에는 모든 샘플 25개에 있어서 상기 저유전율막과 상기 SiC막 사이에서 계면 박리가 발생하여 밀착성이 뒤떨어져 있었던 데 대하여, 본 발명의 밀착 강화층 형성용 재료를 이용하여 형성한 본 발명의 밀착 강화층을 갖는 경우에는 저유전율막의 밀착성이 강화되어 상기 밀착 강화층이 접하고 있던 상기 저유전율막과 상기 SiC막 사이에서의 계면 박리가 방지되는 것을 알았다.
(실시예 2)
-반도체 장치의 제조-
본 발명의 반도체 장치를 이하와 같이 하여 제조했다. 우선, 도 1에 나타낸 바와 같이 소자간 분리막(2)으로 분리되어 소스 확산층(5a)과 드레인 확산층(5b), 측벽 절연막(3)을 갖는 게이트 전극(4)을 형성한 트랜지스터층이 형성된 실리콘 웨이퍼(1)에 층간 절연막(6)(인 글라스) 및 스토퍼 막(7)(SiC)을 형성한 후, 전극 추출용 컨택트 홀을 형성했다. 스퍼터법에 의해 이 컨택트 홀에 배리어 막(8)(TiN)을 두께가 50 nm이 되도록 형성한 후, WF6과 수소를 혼합하고 환원함으로써 W에 의한 도체 플러그(9)(블랭킷)를 그 컨택트 홀에 매립하고 비어를 형성하는 동시에 화학적 기계 연마법(CMP)에 의해 그 비어 이외의 부분을 제거했다.
계속해서, 상기 비어가 형성된 스토퍼 막(7) 상에 본 발명의 상기 밀착 강화층 형성용 도포액을 이용하여 밀착 강화층(100)을 두께가 2.0 nm이 되도록 형성한 후, 상기 저유전율막 형성용 도포액을 이용하여 저유전율막(배선 분리 절연막)(10)을 두께가 250 nm이 되도록 성막 형성하고, 저유전율막(10)의 표면에 캡막(보호막)(11)으로서의 TE0S-SiO2를 두께가 50 nm이 되도록 적층했다. 여기서 저유전율막(10)에 대하여, 배선 패턴에 실시한 레지스트층을 마스크로서 이용하여 CF4/CHF3 가스를 원료로 한 F 플라즈마법으로 가공을 행하여 배선홈을 형성했다. 그리고 형성된 배선홈에 스퍼터법에 의해 배선 재료(구리)가 저유전율막(10)으로 확산하는 것을 막는 배리어 막(8)(TiN)을 두께가 50 nm이 되도록 형성했다. 계속해서, 상기 배선홈에 형성한 배리어 막(8)의 표면에 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 50 nm이 되도록 형성했다. 다음에, 전해 도금법에 의해 구리 배선(17)(Cu)을 두께 600 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하여 제1번째 층의 배선층(구리)을 형성했다.
다음에, 듀얼 다마신(dual-damascene)법에 의해 비어와 배선층을 동시에 형성했다.
우선, 상기 제1번째 층의 배선층(구리) 상에 스토퍼 막(확산 방지막)(12)으로서의 SiC 막을 두께가 50 nm이 되도록 형성했다. 스토퍼 막(확산 방지막)(12)은 배선 재료(구리)가 저유전율막(10)으로 확산하는 것을 막는 목적으로 실란과 암모니아 가스를 이용하여 플라즈마 CVD법에 의해 형성했다. 다음에, 스토퍼 막(확산 방지막)(12) 상에, 상기 저유전율막 형성용 도포액을 이용하여 저유전율막(배선 분리 절연막; SiOC막)(13)을 두께가 250 nm이 되도록 적층했다. 저유전율막(13) 상에 실란과 암모니아 가스를 이용하여 플라즈마 CVD법에 의해 스토퍼 막(14)으로서의 SiC막을 두께가 50 nm이 되도록 형성했다. 또한 그 위에 본 발명의 상기 밀착 강화층 형성용 도포액을 이용하여 밀착 강화층(200)을 두께가 2.0 nm이 되도록 형성한 후, 상기 저유전율막용 조성물을 이용하여 저유전율막(15)을 두께가 400 nm이 되도록 형성하고, 캡막(보호막)(16)으로서의 TEOS-SiO2를 두께가 50 nm이 되도록 적층했다.
여기서 저유전율막(15)에 대하여, 비어 패턴을 형성한 레지스트층을 마스크로서 이용하고 CF4/CHF3 가스를 원료로 한 F 플라즈마법으로 가스 조성을 바꿈으로써 캡막(16), 저유전율막(15), 스토퍼 막(14), 저유전율막(13) 및 스토퍼 막(12)의 순서로 가공을 행하여 비어를 형성했다. 계속해서, 저유전율막(15)에 대하여, 배선 패턴에 실시한 레지스트층을 마스크로서 이용하고 CF4/CHF3 가스를 원료로 한 F 플라즈마법으로 가공을 행하여 배선홈을 형성했다. 형성한 비어와 배선홈에 대하여, 스퍼터법에 의해 배선 재료(구리)가 저유전율막(15)으로 확산하는 것을 막는 배리어 막(8)(TiN)을 두께가 50 nm이 되도록 형성했다. 계속해서, 상기 배선홈에 형성한 배리어 막(8)의 표면에 전해 도금시에 전극으로서 기능하는 시드층(Cu)을 두께가 50 nm이 되도록 형성했다. 다음에, 전해 도금법에 의해 구리 배선(18)(Cu)을 두께 1,400 nm 정도 적층한 후, 화학적 기계 연마법(CMP)에 의해 배선 패턴부 이외의 구리를 제거하여 제2번째 층의 비어 및 배선층(구리)을 형성했다.
이하, 상기 제2번째 층의 비어 및 배선층(구리)의 형성을 다시 행함으로써 3번째 층의 비어 및 배선층(구리)을 가지는 3층 구조의 구리 배선을 갖는 반도체 장치를 제조했다. 이상과 같이 하여 비어와 구리 배선이 연속한 연속 비어를 갖는 반도체 장치를 100만개 제조한 바, 그 연속 비어의 수율은 95% 이상이었다. 또한, 와이어 본딩을 행한 바, 본딩 압력에 의한 파괴는 보이지 않았다.
또한, 얻어진 다층 배선의 단면을 투과형 전자 현미경(TEM)에 의해 분석한 바, 스토퍼 막(7) 및 확산 방지막(13) 상에 Si, C 및 N으로 이루어지는 층이 관측되어 본 발명의 밀착 강화층의 존재가 확인되었다. 그 밀착 강화층에서의 질소 함유량을 TEM-EDX에 의해 측정한 바, 9 질량%였다.
(비교예 1)
실시예 2에 있어서, 상기 저유전율막(10)을 형성할 때에 본 발명의 밀착 강화층을 형성하지 않은 것 이외에는 실시예 2와 동일하게 하여 다층 배선을 갖는 반도체 장치를 제조했다. 그 반도체 장치를 100만개 제조한 바, 연속 비어의 수율은 95% 이상이었다. 또한 와이어 본딩을 행한 바, 본딩 압력에 의해 저유전율막의 계면에서 막 박리가 발생했다.
본 발명의 바람직한 형태를 부기하면, 이하와 같다.
(부기 1)
염기성 관능기를 갖는 오르가노알콕시실란과 염기성 첨가제 및 오르가노알콕시실란 중 어느 하나를 적어도 함유하는 것을 특징으로 하는 밀착 강화층 형성용 재료.
(부기 2)
염기성 관능기가 질소 함유 염기성 관능기인 부기 1에 기재한 밀착 강화층 형성용 재료.
(부기 3)
오르가노알콕시실란이 알콕시기를 가수 분해 및 축합시켜 이루어지는 올리고머인 부기 1 내지 부기 2 중 어느 하나에 기재한 밀착 강화층 형성용 재료.
(부기 4)
올리고머의 평균 중량 분자량이 100 내지 100,000인 부기 3에 기재한 밀착 강화층 형성용 재료.
(부기 5)
올리고머의 농도가 0.1 질량% 이하인 부기 3 내지 부기 4 중 어느 하나에 기재한 밀착 강화층 형성용 재료.
(부기 6)
알콕시기를 가수 분해하여 얻어지는 생성물과 동일 성분의 용매를 함유하는 부기 1내지 부기 5 중 어느 하나에 기재한 밀착 강화층 형성용 재료.
(부기 7)
염기성 첨가제의 첨가량이 0.5 내지 20 질량%인 부기 1 내지 부기 6 중 어느 하나에 기재한 밀착 강화층 형성용 재료.
(부기 8)
부기 1 내지 부기 7 중 어느 하나에 기재한 밀착 강화층 형성용 재료를 이용하여 형성된 것을 특징으로 하는 밀착 강화층.
(부기 9)
두께가 0.5 내지 50 nm인 부기 8에 기재한 밀착 강화층.
(부기 10)
질소 함유량이 20 질량%인 부기 8 내지 부기 9 중 어느 하나에 기재한 밀착 강화층.
(부기 11)
피가공 기재 상에 저유전율막을 형성하는 저유전율막 형성 공정과, 그 저유전율막 형성 공정의 전 및 후의 적어도 어느 하나에 부기 1 내지 부기 7 중 어느 하나에 기재한 밀착 강화층 형성용 재료를 이용하여 밀착 강화층을 형성하는 밀착 강화층 형성 공정을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12)
밀착 강화층 형성 공정이 밀착 강화층 형성용 재료를 피가공 기재에 도포한 후, 가온함으로써 행해지는 부기 11에 기재한 반도체 장치의 제조 방법.
(부기 13)
가온이 150 내지 250℃에서 행해지는 부기 12에 기재한 반도체 장치의 제조 방법.
(부기 14)
밀착 강화층 형성 공정이 물 및 유기 용제 중 어느 하나를 이용하여 피가공 기재를 세정하는 것을 포함하는 부기 11 내지 부기 13 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 15)
저유전율막 형성 공정이 테트라알킬오르토실리케이트 및 하기 일반식(1)에서 나타나는 알콕시실란을 테트라알킬암모늄하이드로옥사이드의 존재하에 가수 분해하여 얻어지는 유기 규소 화합물을 함유하는 액상 조성물을 피가공 기재 상에 도포하는 도포 공정, 그 피가공 기재 상에 도포된 액상 조성물로 이루어지는 피막을 80℃ 이상 350℃ 이하의 온도에서 가열 처리하는 가열 공정과, 그 가열 공정에 의해 가열된 상기 피막을 350℃보다 높고 450℃ 이하의 온도에서 소성하는 소성 공정을 포함하고, 유전율이 2.5 이하인 저유전율막을 형성하는 부기 11 내지 부기 14 중 어느 하나에 기재한 반도체 장치의 제조 방법.
XnSi(OR)4-n 일반식 (1)
상기 일반식(I) 중, X는 수소 원자, 불소 원자, 탄소수 1 내지 8의 알킬기, 불소 치환 알킬기, 아릴기 및 비닐기의 어느 하나를 나타낸다. n은 0 내지 3의 정수이다.
(부기 16)
소성 공정이 산소 농도 100 ppm 이하의 불활성 가스 분위기 속에서 행해지는 부기 15에 기재한 반도체 장치의 제조 방법.
(부기 17)
저유전율막을 밀착 강화층을 통해 SiO2막, SiN막, SiC막, SiOC막 및 SiCN막으로부터 선택되는 적어도 1종과 접촉하여 배치시키는 부기 11 내지 부기 16 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 18)
저유전율막의 탄성율이 5 GPa 이상이고 경도가 0.6 GPa 이상인 부기 11 내지 부기 17 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 19)
부기 11 내지 부기 18 중 어느 하나에 기재한 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 반도체 장치.
(산업상이용가능성)
본 발명의 밀착 강화층 형성용 재료는 무기 재료끼리에 우수한 밀착성을 부여하여 무기 재료로 형성된 저유전율막 및 다른 부재의 밀착성을 강화할 수 있으므로 저유전율막에 밀착성을 부여하는 밀착 강화층의 형성에 적합하게 사용할 수 있으며, 특히 본 발명의 밀착 강화층, 본 발명의 반도체 장치의 제조에 적합하게 사용할 수 있다.
본 발명의 반도체 장치의 제조 방법은 플래시 메모리, DRAM, FRAM, MOS 트랜지스터 등을 비롯하는 각종 반도체 장치, 특히 본 발명의 반도체 장치의 제조에 적합하게 이용할 수 있다.
본 발명의 반도체 장치는 본 발명의 상기 밀착 강화층을 갖기 때문에 저유전율막의 박리가 방지되고 고속이며 신뢰성이 높다.
본 발명에 의하면, 종래에서의 문제를 해결할 수 있어 저유전율막 및 다른 부재, 특히 무기 재료로 형성된 저유전율막 및 다른 부재끼리의 밀착성을 강화할 수 있는 밀착 강화층 형성용 재료, 그 밀착 강화층 형성용 재료를 이용하여 형성된 밀착성이 우수한 밀착 강화층, 그 밀착 강화층을 가지고 고속이며 신뢰성이 높은 반도체 장치 및 그 효율적인 제조 방법을 제공할 수 있다.

Claims (10)

  1. (i) 염기성 관능기를 갖는 오르가노알콕시실란과, (ii) 염기성 첨가제 및 오르가노알콕시실란, 중 어느 하나를 함유하고,
    상기 오르가노알콕시실란은 알콕시기를 가수 분해 및 축합시켜 이루어지는 올리고머이며,
    상기 올리고머의 농도는 0.1 질량% 이하인 것을 특징으로 하는 밀착 강화층 형성용 재료.
  2. 제1항에 있어서, 상기 염기성 관능기는 질소 함유 염기성 관능기인 것을 특징으로 하는 밀착 강화층 형성용 재료.
  3. 삭제
  4. 삭제
  5. 제1항 또는 제2항에 있어서, 알콕시기를 가수 분해하여 얻어지는 생성물과 동일 성분의 용매를 함유하는 것을 특징으로 하는 밀착 강화층 형성용 재료.
  6. 제1항 또는 제2항에 기재한 밀착 강화층 형성용 재료를 이용하여 형성되고, 두께가 0.5 내지 50 nm인 것을 특징으로 하는 밀착 강화층.
  7. 피가공 기재 상에 저유전율막을 형성하는 저유전율막 형성 공정과, 그 저유전율막 형성 공정의 전 및 후의 적어도 어느 하나에 제1항 또는 제2항에 기재한 밀착 강화층 형성용 재료를 이용하여 밀착 강화층을 형성하는 밀착 강화층 형성 공정을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 밀착 강화층 형성 공정은 물 및 유기 용제 중 어느 하나를 이용하여 피가공 기재를 세정하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제7항에 있어서, 저유전율막 형성 공정이 테트라알킬오르토실리케이트 및 하기 일반식(1),
    XnSi(OR)4-n 일반식 (1)
    에서 나타나는 알콕시실란을 테트라알킬암모늄하이드로옥사이드의 존재하에서 가수 분해하여 얻어지는 유기 규소 화합물을 함유하는 액상 조성물을 피가공 기재 상에 도포하는 도포 공정, 그 피가공 기재 상에 도포된 액상 조성물로 이루어지는 피막을 80℃ 이상 350℃ 이하의 온도에서 가열 처리하는 가열 공정과, 그 가열 공정에 의해 가열된 상기 피막을 350℃보다 높고 450℃ 이하의 온도에서 소성하는 소성 공정을 포함하고, 유전율이 2.5 이하인 저유전율막을 형성하는 반도체 장치의 제조 방법.
    (상기 일반식(1) 중, X는 수소 원자, 불소 원자, 탄소수 1 내지 8의 알킬기, 불소 치환 알킬기, 아릴기 및 비닐기 중 어느 하나를 나타낸다. n은 0 내지 3의 정수임.)
  10. 제7항에 있어서, 저유전율막을 밀착 강화층을 통해 SiO2막, SiN막, SiC막, SiOC막 및 SiCN 막으로부터 선택되는 적어도 1종과 접촉하여 배치시키는 반도체 장치의 제조 방법.
KR1020060026193A 2005-11-14 2006-03-22 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법 KR100758892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00329088 2005-11-14
JP2005329088A JP4616154B2 (ja) 2005-11-14 2005-11-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20070051633A KR20070051633A (ko) 2007-05-18
KR100758892B1 true KR100758892B1 (ko) 2007-09-19

Family

ID=36658883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060026193A KR100758892B1 (ko) 2005-11-14 2006-03-22 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법

Country Status (5)

Country Link
US (1) US7830013B2 (ko)
EP (1) EP1786028B1 (ko)
JP (1) JP4616154B2 (ko)
KR (1) KR100758892B1 (ko)
TW (1) TWI326891B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009042898A1 (en) * 2007-09-28 2009-04-02 Washington University In Saint Louis Irreversible gels
KR20090068569A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자의 테스트 패턴 및 테스트 패턴 형성 방법
KR101123522B1 (ko) 2008-03-24 2012-03-12 후지쯔 가부시끼가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
CN102318044A (zh) * 2008-05-08 2012-01-11 巴斯夫欧洲公司 包含碳化硅层的层型结构、其制备方法及其用途
US9485877B2 (en) 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
JP5882583B2 (ja) * 2010-02-04 2016-03-09 東京応化工業株式会社 エアギャップ形成用シリカ系被膜形成材料及びエアギャップ形成方法
JP5314616B2 (ja) * 2010-02-08 2013-10-16 富士フイルム株式会社 半導体素子用基板の製造方法
KR101456088B1 (ko) * 2010-07-30 2014-11-03 쿄세라 코포레이션 절연 시트, 그 제조방법 및 그 절연 시트를 사용한 구조체의 제조방법
KR20150052132A (ko) 2012-09-04 2015-05-13 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 그 제조방법
US10535640B2 (en) * 2014-10-31 2020-01-14 eLux Inc. System and method for the fluidic assembly of micro-LEDs utilizing negative pressure
TWI607067B (zh) * 2015-09-25 2017-12-01 立得光電科技股份有限公司 抗菌、防霉的表面塗料及其製作方法
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10453751B2 (en) * 2017-02-14 2019-10-22 Globalfoundries Inc. Tone inversion method and structure for selective contact via patterning
US11195759B2 (en) 2018-11-30 2021-12-07 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
DE102019126809A1 (de) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleiteranordnung und verfahren zu ihrer herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018054A (ko) * 1996-03-25 1998-06-05 이타가키 히로시 투명전극기판을 갖는 액정표시소자 및 투명전극기판
KR20030027827A (ko) * 2001-09-28 2003-04-07 제이에스알 가부시끼가이샤 적층막, 절연막 및 반도체용 기판
US6787191B2 (en) 2000-04-04 2004-09-07 Asahi Kasei Kabushiki Kaisha Coating composition for the production of insulating thin films
JP2005142534A (ja) 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2676918B2 (ja) 1989-06-06 1997-11-17 東レ株式会社 塗布液用組成物
US4954565A (en) * 1989-09-25 1990-09-04 Dow Corning Corporation Precured silicone emulsion
JP2994699B2 (ja) * 1990-07-19 1999-12-27 東レ・ダウコーニング・シリコーン株式会社 皮膜形成性オルガノポリシロキサン組成物
EP0620242B1 (en) * 1993-04-15 1998-08-19 Dow Corning Toray Silicone Company, Limited Epoxy group-containing silicone resin and compositions based thereon
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
EP0972303A1 (en) 1997-04-03 2000-01-19 W.L. Gore & Associates, Inc. Low dielectric constant material with improved dielectric strength
US6107505A (en) * 1997-12-26 2000-08-22 Chisso Corporation Process for production of polyorganosiloxane
JP3604007B2 (ja) * 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US7128976B2 (en) * 2000-04-10 2006-10-31 Jsr Corporation Composition for film formation, method of film formation, and silica-based film
JP4496448B2 (ja) 2000-07-24 2010-07-07 Ｊｓｒ株式会社 塗膜形成方法およびそれを用いた絶縁膜
JP4697361B2 (ja) 2000-07-24 2011-06-08 Ｊｓｒ株式会社 膜形成用組成物および絶縁膜形成用材料
US6455443B1 (en) 2001-02-21 2002-09-24 International Business Machines Corporation Method of fabricating low-dielectric constant interlevel dielectric films for BEOL interconnects with enhanced adhesion and low-defect density
EP1296365B1 (en) 2001-09-25 2010-09-22 JSR Corporation Method of film formation
JP2003179050A (ja) * 2001-09-25 2003-06-27 Jsr Corp 膜形成方法、絶縁膜ならびに半導体用基板
AU2002357645A1 (en) * 2002-09-20 2004-04-08 Honeywell International, Inc. Interlayer adhesion promoter for low k materials
JP4225765B2 (ja) 2002-10-31 2009-02-18 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4471564B2 (ja) 2002-10-31 2010-06-02 日揮触媒化成株式会社 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP2004277463A (ja) 2003-03-12 2004-10-07 Fujitsu Ltd 低誘電率膜用組成物
JP2005159033A (ja) 2003-11-26 2005-06-16 Jsr Corp 膜形成用組成物およびその製造方法
DK1717240T3 (da) * 2005-04-29 2011-01-24 Sika Technology Ag Organoalkoxysilaner til anvendelse i fugtighedshærdende sammensætninger

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980018054A (ko) * 1996-03-25 1998-06-05 이타가키 히로시 투명전극기판을 갖는 액정표시소자 및 투명전극기판
US6787191B2 (en) 2000-04-04 2004-09-07 Asahi Kasei Kabushiki Kaisha Coating composition for the production of insulating thin films
KR20030027827A (ko) * 2001-09-28 2003-04-07 제이에스알 가부시끼가이샤 적층막, 절연막 및 반도체용 기판
JP2005142534A (ja) 2003-10-17 2005-06-02 Univ Waseda 半導体多層配線板およびその形成方法

Also Published As

Publication number Publication date
JP2007141875A (ja) 2007-06-07
JP4616154B2 (ja) 2011-01-19
TW200723354A (en) 2007-06-16
US7830013B2 (en) 2010-11-09
US20070111539A1 (en) 2007-05-17
EP1786028B1 (en) 2013-06-05
KR20070051633A (ko) 2007-05-18
TWI326891B (en) 2010-07-01
EP1786028A1 (en) 2007-05-16

Similar Documents

Publication Publication Date Title
KR100758892B1 (ko) 밀착 강화층 형성용 재료, 밀착 강화층, 반도체 장치 및 그제조 방법
JP4125637B2 (ja) 低誘電率材料及びその製造方法
CN1839468B (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
JP4225765B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP4860953B2 (ja) シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
US8686101B2 (en) Coating liquid for forming low dielectric constant amorphous silica-based coating film and the coating film obtained from the same
KR100613682B1 (ko) 저 유전 물질 함유 용매를 제조하기 위한 조성물
JP4471564B2 (ja) 低誘電率非晶質シリカ系被膜形成用塗布液および該塗布液の調製方法
JP2010123992A (ja) 低誘電率材料を調整するための組成物
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
EP1035183A1 (en) Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
TW200400237A (en) Composition for forming silica based coating film, silica based coating film and method for preparation thereof, and electronic parts
US20040195660A1 (en) Composition for forming porous film, porous film and method for forming the same, interlayer insulator film, and semiconductor device
US7205338B2 (en) Composition for forming porous film, porous film and method for forming the same, interlevel insulator film, and semiconductor device
JP4681822B2 (ja) 低誘電率非晶質シリカ系被膜の形成方法および該方法より得られる低誘電率非晶質シリカ系被膜
JP2004307693A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP4257141B2 (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee