DE102019126809A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102019126809A1
DE102019126809A1 DE102019126809.5A DE102019126809A DE102019126809A1 DE 102019126809 A1 DE102019126809 A1 DE 102019126809A1 DE 102019126809 A DE102019126809 A DE 102019126809A DE 102019126809 A1 DE102019126809 A1 DE 102019126809A1
Authority
DE
Germany
Prior art keywords
layer
etch
semiconductor structure
protective layer
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019126809.5A
Other languages
English (en)
Inventor
Wei-Lun Chen
Chao-Hsien Huang
Li-Te Lin
Pinyen Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/589,353 external-priority patent/US11195759B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019126809A1 publication Critical patent/DE102019126809A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleiteranordnung enthält das Ausführen eines ersten Ätzens einer Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand einer ersten Schicht neben der Halbleiterstruktur freizulegen. Das erste Ätzen bildet eine erste Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht, und die erste Schutzschicht wird aus einer ersten Ansammlung von Nebenproduktmaterial gebildet, das aus einem Ätzmittel des ersten Ätzens gebildet wird, das mit der Halbleiterstruktur interagiert. Das Verfahren enthält das Ausführen eines ersten Flashs zum Entfernen mindestens eines Teils der ersten Schutzschicht.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung mit der Seriennummer 62/773.342, die unter dem Titel „CYCLIC ETCH PROCESS FOR HIGH ASPECT RATIO ELEMENT“ am 30. November 2018 eingereicht wurde und hiermit durch Bezugnahme in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Während der Halbleiterfertigung werden verschiedene Techniken eingesetzt, um Schichten oder Abschnitte von Schichten zu entfernen, die beim Aufbau von Halbleiteranordnungen verwendet werden. Eine Technik zum Entfernen von Schichten oder Abschnitten von Schichten ist Ätzen. Ätzen ist ein Prozess, bei dem ein Ätzmittel, wie zum Beispiel eine Chemikalie, auf eine Schicht oder einen Abschnitt der Schicht, die entfernt werden soll, aufgebracht wird. Die Schicht oder der Abschnitt der Schicht wird oft entfernt, um darunterliegende Schichten oder Strukturelemente freizulegen oder eine bestimmte Struktur in der Schicht zu definieren. Die Schicht oder der Abschnitt der Schicht, auf die bzw. den das Ätzmittel aufgebracht wird, besitzt eine bestimmte Ätzselektivität relativ zu dem Ätzmittel, dergestalt, dass die Schicht oder der Abschnitt der Schicht durch das Ätzmittel entfernt oder weggeätzt wird. Andere Abschnitte der Schicht, die nicht entfernt werden sollen, werden allgemein von einem Photoresist oder einer Hartmaske bedeckt, denen das Ätzmittel nichts anhaben kann oder die das Ätzmittel in geringerem Maße angreift. Die Abschnitte der Schicht, die nicht entfernt werden sollen, werden so durch den Photoresist oder die Hartmaske vor dem Ätzmittel geschützt. Nachdem die Schicht oder der Abschnitt der Schicht weggeätzt wurde, wird der Photoresist oder die Hartmaske entfernt, um die strukturierte Schicht oder die verbleibenden Abschnitte der Schicht, die nicht durch das Ätzmittel weggeätzt wurden, offenzulegen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der gängigen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können vielmehr im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 bis 10 veranschaulichen eine Halbleiteranordnung in verschiedenen Phasen der Herstellung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen auch andere Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen wird eine Halbleiterstruktur, wie zum Beispiel eine Finne, die ein relativ großes Seitenverhältnis aufweist, geätzt, während eine benachbarte dielektrische Schicht aufgrund einer Schutzschicht, die auf einer oder mehreren Flächen der dielektrischen Schicht ausgebildet ist, während des Ätzprozesses wenig bis gar kein Ätzen erfährt. Der Ätzprozess wird zyklisch zusammen mit einem Flash-Prozess zum Entfernen der Schutzschicht durchgeführt. Eine Aussparung oder ein Graben, die durch Seitenwände der dielektrischen Schicht und eine Oberseite der Halbleiterstruktur definiert werden, werden während des zyklischen Ätzprozesses vertieft. Ein erster Abschnitt der Halbleiterstruktur wird durch den Ätzprozess entfernt, während die Schutzschicht gleichzeitig an Seitenwänden der dielektrischen Schicht gebildet wird. Die Schutzschicht verhindert eine Ansammlung von Nebenprodukten aus dem Ätzprozess in dem Graben. Die Schutzschicht wird dann durch eine Flash-Operation entfernt. Der Ätzvorgang wird erneut durchgeführt, um einen zweiten Abschnitt der Halbleiterstruktur zu entfernen, um den Graben weiter zu vertiefen, während wieder gleichzeitig die Schutzschicht auf Flächen der dielektrischen Schicht gebildet wird, um zu verhindern, dass sich Nebenprodukte aus dem Ätzprozesses in dem Graben ansammeln. Eine weitere Flash-Operation wird durchgeführt, um die Schutzschicht zu entfernen. Der Prozess wird nach Bedarf zyklisch wiederholt, um eine gewünschte Menge der Halbleiterstruktur zu entfernen. Die Schutzschicht verhindert auch das Entfernen der dielektrischen Schicht während der Ätzvorgänge, so dass eine Oberseite der dielektrischen Schicht auf einer gewünschten Höhe bleibt, dergestalt, dass sie nicht niedriger ist als eine oberste Fläche einer benachbarten Halbleiterstruktur, wie zum Beispiel einer benachbarten Finne.
  • 1 veranschaulicht eine Halbleiteranordnung 100, die gemäß einigen Ausführungsformen eine erste Hybridfinne 106a und eine zweite Hybridfinne 106b enthält, die auf oder aus einem Substrat 102 gebildet sind. Obwohl zwei Finnen 106a, 106b veranschaulicht sind, werden in einigen Ausführungsformen auch oder weniger Finnen in Betracht gezogen. Gemäß einigen Ausführungsformen umfasst das Substrat 102 mindestens eines von einer Epitaxialschicht, einer Silizium-auf-Isolator-(SOI)-Struktur, einem Wafer und einem aus einem Wafer gebildeten Die. In einigen Ausführungsformen wird das Substrat 102 geätzt, um mindestens einen Teil der der ersten Hybridfinne 106a und/oder mindestens einen Teil der zweiten Hybridfinne 106b zu bilden. In einigen Ausführungsformen wird das Substrat 102 vor dem Ätzen dotiert. In einigen Ausführungsformen wird das Substrat 102 nach dem Ätzen dotiert. In einigen Ausführungsformen werden mindestens ein Teil der ersten Hybridfinne 106a und/oder mindestens ein Teil der zweiten Hybridfinne 106b aus dem Substrat 102 gezüchtet. In einigen Ausführungsformen wird eine Keimschicht verwendet, um mindestens einen Teil der ersten Hybridfinne 106a und/oder mindestens einen Teil der zweiten Hybridfinne 106b zu züchten.
  • In einigen Ausführungsformen werden eine oder mehrere Schichten auf dem Substrat 102 gebildet und strukturiert, zum Beispiel durch Ätzen von Durchkontaktierungen, um mindestens einen Teil der ersten Hybridfinne 106a und/oder mindestens einen Teil der zweiten Hybridfinne 106b zu bilden. In einigen Ausführungsformen umfasst mindestens eine der ersten Hybridfinne 106a und der zweiten Hybridfinne 106b mehrere Schichten. In einigen Ausführungsformen umfasst mindestens eine der ersten Hybridfinne 106a und der zweiten Hybridfinne 106b mindestens eine von einer ersten Silizium (Si)-Schicht 108, einer Silizium-Germanium (SiGe)-Schicht 110, einer zweiten Si-Schicht 112, einer Pad-Oxidschicht 114, einer Siliziumcarbid-Stickstoff (SiCN)-Schicht 116, einer Pad-Si-Schicht 118, einer Silizium-Nitrid (SiN)-Schicht 120, oder anderen geeigneten Materialien. Es werden noch weitere Ausführungsformen in Betracht gezogen, und die vorliegende Offenbarung ist nicht auf die oben genannten Schichten beschränkt. In einigen Ausführungsformen haben die erste Hybridfinne 106a und die zweite Hybridfinne 106b die gleiche Zusammensetzung. In einigen Ausführungsformen haben die erste Hybridfinne 106a und die zweite Hybridfinne 106b nicht die gleiche Zusammensetzung.
  • In einigen Ausführungsformen wird eine dielektrische Schicht 104 über einer obersten Fläche und Seitenwänden der ersten Hybridfinne 106a und/oder einer obersten Fläche und Seitenwänden der zweiten Hybridfinne 106b gebildet. In einigen Ausführungsformen befindet sich die erste Hybridfinne 106a neben der zweiten Hybridfinne 106b. In einigen Ausführungsformen gibt es keine dazwischenliegenden Strukturen zwischen der ersten Hybridfinne 106a und der zweiten Hybridfinne 106b. In einigen Ausführungsformen befindet sich lediglich die dielektrische Schicht 104 zwischen der ersten Hybridfinne 106a und der zweiten Hybridfinne 106b. In einigen Ausführungsformen umfasst die dielektrische Schicht 104 mindestens eines von Folgenden: einem Polymer, Polybenzobisoxazol (PBO), einem Polyimid (PI), Oxid, Nitrid, Silizium, Germanium, Carbid, Gallium, Arsenid, Germanium, Arsen, Indium, Siliziumoxid, Saphir, oder anderen geeigneten Materialien. In einigen Ausführungsformen wird die dielektrische Schicht 104 durch mindestens eines von Folgendem gebildet: physikalische Aufdampfung (PVD), Aufschleuder-Sputtern, chemische Aufdampfung (CVD), Niederdruck-CVD (LPCVD), chemische Atomschichtaufdampfung (ALCVD), Ultrahochvakuum-CVD (UHVCVD), druckreduzierte CVD (RPCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), und andere geeignete Verfahren.
  • 2 veranschaulicht die Halbleiteranordnung 100 gemäß einigen Ausführungsformen mit einer Hartmaskenschicht 202 und einer Photoresistschicht 204, die über der dielektrischen Schicht 104 ausgebildet sind. In einigen Ausführungsformen umfasst die Photoresistschicht 204 ein lichtempfindliches Material, dergestalt, dass Eigenschaften, wie zum Beispiel Löslichkeit, der Photoresistschicht 204 durch Licht beeinflusst werden. Die Photoresistschicht 204 ist entweder ein negativer Photoresist oder ein positiver Photoresist. In Bezug auf einen negativen Photoresist werden Regionen des negativen Photoresists unlöslich, wenn sie durch eine Lichtquelle beleuchtet werden, dergestalt, dass das Auftragen eines Lösemittels auf den negativen Photoresist während einer anschließenden Entwicklungsphase unbeleuchtete Regionen des negativen Photoresists entfernt. Eine in dem negativen Photoresist gebildete Struktur ist somit ein Negativ einer Struktur, die durch lichtundurchlässige Regionen einer Schablone zwischen der Lichtquelle und dem negativen Photoresist definiert wird. In einem positiven Photoresist werden beleuchtete Regionen des positiven Photoresists löslich und werden während der Entwicklung durch Aufbringen eines Lösemittels oder Ätzmittels entfernt. Somit ist eine in dem positiven Photoresist gebildete Struktur ein positives Bild lichtundurchlässiger Regionen der Schablone zwischen der Lichtquelle und dem positiven Photoresist.
  • In einigen Ausführungsformen umfasst die Photoresistschicht 204 mehrere Schichten (nicht gezeigt). Gemäß einigen Ausführungsformen umfasst die Photoresistschicht 204 drei Schichten: eine obere Schicht, eine mittlere Schicht unter der oberen Schicht, und eine untere Schicht unter der mittleren Schicht. In einigen Ausführungsformen umfasst die oberste Schicht ein lichtempfindliches Material, wie oben beschrieben. In einigen Ausführungsformen umfasst die mittlere Schicht ein reflexionshemmendes Material, um das Belichten und/oder das Fokussieren der Verarbeitung des lichtempfindlichen Materials zu unterstützen. In einigen Ausführungsformen umfasst die untere Schicht ein Hartmaskenmaterial, wie zum Beispiel Nitrid und/oder andere geeignete Materialien. In einigen Ausführungsformen wird die Photoresistschicht 204 durch mindestens eines von Folgendem gebildet: physikalische Aufdampfung (PVD), Aufschleuder-Sputtern, chemische Aufdampfung (CVD), Niederdruck-CVD (LPCVD), chemische Atomschichtaufdampfung (ALCVD), Ultrahochvakuum-CVD (UHVCVD), druckreduzierte CVD (RPCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), und andere geeignete Verfahren.
  • In einigen Ausführungsformen umfasst die Hartmaskenschicht 202 mindestens eines von Oxid, Nitrid, Silizium und anderen geeigneten Materialien. In einigen Ausführungsformen wird die Hartmaskenschicht 202 durch mindestens eines von Folgendem gebildet: physikalische Aufdampfung (PVD), Aufschleuder-Sputtern, chemische Aufdampfung (CVD), Niederdruck-CVD (LPCVD), chemische Atomschichtaufdampfung (ALCVD), Ultrahochvakuum-CVD (UHVCVD), druckreduzierte CVD (RPCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), und andere geeignete Verfahren.
  • In einigen Ausführungsformen steht die Photoresistschicht 204 in direktem Kontakt mit der Hartmaskenschicht 202. In einigen Ausführungsformen besitzen die Photoresistschicht 204 und die Hartmaskenschicht 202 eine unterschiedliche Ätzselektivität, dergestalt, dass ein auf die Photoresistschicht 204 und die Hartmaskenschicht 202 aufgebrachtes Ätzmittel die Hartmaskenschicht 202 ätzt oder entfernt, aber die Photoresistschicht 204 nicht ätzt oder in geringerem Maße ätzt. Gemäß einigen Ausführungsformen wird somit eine in der Photoresistschicht 204 gebildete Struktur durch Ätzen zu der Hartmaskenschicht 202 übertragen. In einigen Ausführungsformen besitzen die Photoresistschicht 204 und die dielektrische Schicht 104 eine unterschiedliche Ätzselektivität, dergestalt, dass ein auf die Photoresistschicht 204 und die dielektrische Schicht 104 aufgebrachtes Ätzmittel die dielektrische Schicht 104 ätzt oder entfernt, aber die Photoresistschicht 204 nicht ätzt oder in geringerem Maße ätzt. Gemäß einigen Ausführungsformen wird somit eine in der Photoresistschicht 204 gebildete Struktur durch Ätzen zu der dielektrischen Schicht 104 übertragen, um eine erste Aussparung 206 zu bilden. In einigen Ausführungsformen besitzen die Hartmaskenschicht 202 und die dielektrische Schicht 104 eine unterschiedliche Ätzselektivität, dergestalt, dass ein auf die Hartmaskenschicht 202 und die dielektrische Schicht 104 aufgebrachtes Ätzmittel die dielektrische Schicht 104 ätzt oder entfernt, aber die Hartmaskenschicht 202 nicht ätzt oder in geringerem Maße ätzt. Gemäß einigen Ausführungsformen wird somit eine in der Hartmaskenschicht 202 gebildete Struktur durch Ätzen zu der dielektrischen Schicht 104 übertragen, um die erste Aussparung 206 zu bilden. In einigen Ausführungsformen wird die in der Photoresistschicht 204 gebildete Struktur zu der Hartmaskenschicht 202 übertragen, die Photoresistschicht 204 wird entfernt, und dann wird die Struktur in der Hartmaskenschicht 202 zu der dielektrische Schicht 104 übertragen, um die erste Aussparung 206 zu bilden. In einigen Ausführungsformen wird die zweite Hybridfinne 106b durch die erste Aussparung 206 freigelegt. In einigen Ausführungsformen wird mindestens eines von Ätzen mit Chlorwasserstoff (HCl2), Ätzen mit Schwefelwasserstoff (H2S), Trockenätzen, Nassätzen, Plasmaätzen, und anderen geeigneten Verfahren implementiert, um die erste Aussparung 206 zu bilden. In einigen Ausführungsformen ist ein Ätzmittel, das zum Bilden der ersten Aussparung 206 verwendet wird, ein Gas.
  • 3 veranschaulicht eine zweite Aussparung 208, die in der dielektrischen Schicht 104 gebildet wird, indem gemäß einigen Ausführungsformen mindestens ein Teil der zweiten Hybridfinne 106b entfernt wird. In einigen Ausführungsformen werden die Photoresistschicht 204 und/oder die Hartmaskenschicht 202 entfernt, bevor die zweite Aussparung 208 gebildet wird. In einigen Ausführungsformen werden die Photoresistschicht 204 und/oder die Hartmaskenschicht 202 vor dem Bilden der zweiten Aussparung 208 nicht entfernt.
  • In einigen Ausführungsformen wird mindestens eines von Ätzen mit Siliziumtetrafluorid (SiF4), Ätzen mit Chlorwasserstoff (HCl2), Ätzen mit Schwefelwasserstoff (H2S), Ätzen mit Siliziumtetrachlorid (SiCl4), Ätzen mit Sauerstoff (O2), Ätzen mit Stickstoff (N2), Ätzen mit Chlor (Cl2), Trockenätzen, Nassätzen, Plasmaätzen oder anderen geeigneten Verfahren implementiert, um die zweite Aussparung 208 zu bilden. In einigen Ausführungsformen ist ein Ätzmittel, das zum Bilden der zweiten Aussparung 208 verwendet wird, ein Gas. In einigen Ausführungsformen wird mehr von der dielektrischen Schicht 104 entfernt, wenn die zweite Aussparung 208 gebildet wird, wodurch die erste Aussparung 206 vertieft wird. In einigen Ausführungsformen wird eine oberste Fläche 122 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, geschützt, zum Beispiel durch die Photoresistschicht 204 und/oder die Hartmaskenschicht 202, wenn die zweite Aussparung 208 gebildet wird. Wenn die oberste Fläche 122 der dielektrischen Schicht 104 geschützt ist, so erfährt eine Gesamthöhe der dielektrischen Schicht 104 in einigen Ausführungsformen wenig bis gar keine Verringerung, auch wenn die erste Aussparung 206 vertieft wird, während die zweite Aussparung 208 gebildet wird.
  • In einigen Ausführungsformen wird ein anfängliches Ätzen verwendet, um die erste Aussparung 206 zu bilden. In einigen Ausführungsformen wird ein erstes Ätzen verwendet, um die zweite Aussparung 208 zu bilden. In einigen Ausführungsformen unterscheidet sich das anfängliche Ätzen von dem ersten Ätzen durch mindestens eines von: Ätzzeit, Ätzdruck, Ätztemperatur, Ätzvorspannung/-spannung, Ätzmittelzusammensetzung, Ätzmittelkonzentration, Ätzmittelzustand, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstige Ätzbedingungen, -parameter usw. In einigen Ausführungsformen wird ein erster Abschnitt 124 einer Seitenwand 126 der dielektrischen Schicht 104 freigelegt, wenn ein Teil der zweiten Hybridfinne 106b durch das erste Ätzen entfernt wird. In einigen Ausführungsformen ist mindestens eines des anfänglichen Ätzens und des ersten Ätzens insofern dynamisch, als mindestens eines des Ätzdrucks, der Ätztemperatur, der Ätzvorspannung/-spannung, der Ätzmittelzusammensetzung, der Ätzmittelkonzentration, des Ätzmittelzustands, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstiger Ätzbedingungen, -parameter usw. während des anfänglichen Ätzens und/oder des ersten Ätzens variiert. In einigen Ausführungsformen wird mindestens eines des anfänglichen Ätzens und des ersten Ätzens auf einer oder mehreren Stufen durchgeführt, wobei das Ätzen gestoppt oder fast gestoppt und dann in einer anschließenden Stufe wieder aufgenommen wird. In einigen Ausführungsformen variiert mindestens eines von Ätzzeit, Ätzdruck, Ätztemperatur, Ätzvorspannung/-spannung, Ätzmittelzusammensetzung, Ätzmittelkonzentration, Ätzmittelzustand, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstigen Ätzbedingungen, -parametern usw. während oder zwischen einer oder mehreren Stufen von mindestens einem des ursprünglichen Ätzens, des ersten Ätzens oder anderer Ätzungen.
  • 4 veranschaulicht die Halbleiteranordnung 100 mit einer ersten Schutzschicht 406, die über der obersten Fläche 122 der dielektrischen Schicht 104 gebildet ist, die die erste Aussparung 206 definiert, einer Seitenwand 128 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, einer Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, und dem ersten Abschnitt 124 der Seitenwand 126 der dielektrischen Schicht 104, der die zweite Aussparung definiert, gemäß einigen Ausführungsformen. In einigen Ausführungsformen entsteht die erste Schutzschicht 406 während des ersten Ätzens. In einigen Ausführungsformen wird die erste Schutzschicht 406 aus einer ersten Ansammlung von Nebenproduktmaterial gebildet, das aus einem Ätzmittel der ersten Ätzen gebildet wird, das mit der zweiten Hybridfinne 106b interagiert. In einigen Ausführungsformen umfasst die erste Schutzschicht 406 mindestens eines von SiO2, Cl2, SiOxFy, wobei x und y ganze Zahlen sind, einer sauerstoffreichen Formulierung, und SiOxCly, wobei x und y ganze Zahlen sind. In einigen Ausführungsformen ist das SiO2 ein Feststoff. In einigen Ausführungsformen wird das SiO2 aus SiCl4 und 02 gebildet. In einigen Ausführungsformen ist das SiCl4, das das SiO2 bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das SiO2 bildet, ein Gas. In einigen Ausführungsformen ist das Cl2 ein Gas. In einigen Ausführungsformen wird das Cl2 aus SiCl4 und 02 gebildet. In einigen Ausführungsformen ist das SiCl4, das das Cl2 bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das Cl2 bildet, ein Gas. In einigen Ausführungsformen wird das SiOxFy aus F-Radikalen und Sauerstoff gebildet. In einigen Ausführungsformen sind die F-Radikale, die das SiOxFy bilden, ein Gas. In einigen Ausführungsformen ist der Sauerstoff, der das SiOxFy bildet, ein Gas. In einigen Ausführungsformen wird die sauerstoffreiche Formulierung aus SiF4 und 02 gebildet. In einigen Ausführungsformen ist das SiF4, das die sauerstoffreiche Formulierung bildet, ein Gas. In einigen Ausführungsformen ist das O2, das die sauerstoffreiche Formulierung bildet, ein Gas. In einigen Ausführungsformen wird das SiOxCly aus SiCl4 und O2 gebildet. In einigen Ausführungsformen ist das SiCl4, das das SiOxCly bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das SiOxCly bildet, ein Gas.
  • In einigen Ausführungsformen verhindert die Bildung der ersten Schutzschicht 406, während die zweite Aussparung 208 durch das erste Ätzen gebildet wird, das unerwünschte Entfernen mindestens der dielektrischen Schicht 104 durch ein oder mehrere Ätzmittel des ersten Ätzens. Das Verhindern eines solchen unerwünschten Entfernens verhindert auch, dass unerwünschte Partikel, Materialtrümmer usw., wie zum Beispiel von der dielektrischen Schicht 104, in die zweite Aussparung 208 fallen, sie verstopfen usw., wenn das erste Ätzen stattfindet. In einigen Ausführungsformen verzögern solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 den Fortschritt des ersten Ätzens beim Entfernen der zweiten Hybridfinne 106b, um die zweite Aussparung 208 zu bilden oder zu vertiefen. In einigen Ausführungsformen verzögern solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 den Fortschritt des ersten Ätzens, weil diese Partikel, Materialtrümmer usw. eine andere Ätzselektivität aufweisen als die Materialien der zweiten Hybridfinne 106b. In einigen Ausführungsformen ätzen, wenn sich solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 befinden, ein oder mehrere Ätzmittel des ersten Ätzens seitlich mehr als gewünscht. In einigen Ausführungsformen verhindert das Verhindern eines solchen unerwünschten Entfernens zusätzlich unerwünschte Auswirkungen auf die erste Hybridfinne 106a. In einigen Ausführungsformen treten negative Auswirkungen auf die erste Hybridfinne 106a auf, wenn nicht genug der dielektrischen Schicht 104 um die erste Hybridfinne 106a herum verbleibt, wie zum Beispiel, wenn zu viel laterales Ätzen stattfindet. In einigen Ausführungsformen, in denen nicht genug der dielektrischen Schicht 104 um die erste Hybridfinne 106a herum verbleibt, wird die erste Hybridfinne 106a selbst durch ein oder mehrere Ätzmittel des ersten Ätzens beeinflusst, wie zum Beispiel, wenn mindestens eine der ersten Aussparung 206 und der zweiten Aussparung 208 zu groß oder breit ausgelegt wird, wodurch möglicherweise die erste Hybridfinne 106a einem oder mehreren Ätzmitteln des ersten Ätzens ausgesetzt wird. In einigen Ausführungsformen fungiert die erste Hybridfinne 106a als ein vertikaler Transistor. In einigen Ausführungsformen wird der Betrieb eines vertikalen Transistors verbessert, wenn der vertikale Transistor ein großes Seitenverhältnis aufweist. In einigen Ausführungsformen hat die erste Hybridfinne 106a ein relativ großes Seitenverhältnis, dergestalt, dass die erste Hybridfinne 106a, wenn sie als ein vertikaler Transistor betrieben wird, wie gewünscht funktioniert. In einigen Ausführungsformen weist die zweite Hybridfinne 106b ein relativ großes Seitenverhältnis vor dem anfänglichen Ätzen und/oder dem ersten Ätzen auf. In einigen Ausführungsformen wird die zweite Aussparung 208 so ausgebildet, dass sie ein großes Seitenverhältnis aufweist, das das große Seitenverhältnis der zweiten Hybridfinne 106b widerspiegelt, um die Wahrscheinlichkeit zu erhöhen, dass die erste Hybridfinne 106a nicht durch das erste Ätzen negativ beeinflusst wird, wie zum Beispiel, wenn das erste Ätzen seitlich zu viel ätzt und die erste Hybridfinne 106a einem oder mehreren Ätzmitteln des ersten Ätzens aussetzt, die das Seitenverhältnis der ersten Hybridfinne 106a verändern, wie zum Beispiel reduzieren.
  • 5 veranschaulicht die Halbleiteranordnung 100, nachdem gemäß einigen Ausführungsformen ein erster Flash ausgeführt wurde, um mindestens einen Teil der ersten Schutzschicht 406 zu entfernen. In einigen Ausführungsformen entfernt der erste Flash mindestens einen Teil der ersten Schutzschicht 406 von mindestens einem Teil der obersten Fläche 122 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, und/oder mindestens einem Teil der Seitenwand 128 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, und/oder mindestens einem Teil der Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, und/oder mindestens einem Teil des ersten Abschnitts 124 der Seitenwand 126 der dielektrischen Schicht 104, der die zweite Aussparung definiert. In einigen Ausführungsformen umfasst der erste Flash die Verwendung mindestens eines von Sauerstoff, Stickstoff, Schwefeldioxid und anderen geeigneten Materialien. In einigen Ausführungsformen umfasst der erste Flash die Verwendung von Plasma. In einigen Ausführungsformen entfernt der erste Flash mindestens einige Partikel, Materialtrümmer usw., die sich in der zweiten Aussparung 208 befinden. In einigen Ausführungsformen wird nach dem ersten Flash ein chemisch-mechanisches Polieren (CMP) durchgeführt, um Restmengen der ersten Schutzschicht 406 zu entfernen, wie zum Beispiel von der obersten Fläche 122 der dielektrischen Schicht 104. In einigen Ausführungsformen werden ein oder mehrere zusätzliche Zyklen des Ätzens und Flashens implementiert, um die zweite Aussparung 208 auf eine gewünschte Tiefe zu implementieren. In einigen Ausführungsformen werden ein oder mehrere zusätzliche Zyklen des Ätzens und Flashens implementiert, um die zweite Aussparung 208 auf ein gewünschtes Seitenverhältnis zu bilden.
  • 6 veranschaulicht die Halbleiteranordnung 100 gemäß einigen Ausführungsformen, nachdem ein zweites Ätzen verwendet wurde, um die zweite Aussparung 208 zu vertiefen. In einigen Ausführungsformen wird in dem zweiten Ätzen mindestens eines von Ätzen mit Siliziumtetrafluorid (SiF4), Ätzen mit Chlorwasserstoff (HCl2), Ätzen mit Schwefelwasserstoff (H2S), Ätzen mit Siliziumtetrachlorid (SiCl4), Ätzen mit Sauerstoff (O2), Ätzen mit Stickstoff (N2), Ätzen mit Chlor (Cl2), Trockenätzen, Nassätzen, Plasmaätzen oder anderen geeigneten Techniken implementiert. In einigen Ausführungsformen ist ein Ätzmittel, das bei dem zweiten Ätzen verwendet wird, ein Gas. In einigen Ausführungsformen wird während des zweiten Ätzens mehr von der dielektrischen Schicht 104 entfernt, wodurch die erste Aussparung 206 vertieft wird. In einigen Ausführungsformen wird die oberste Fläche 122 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, geschützt, wie zum Beispiel durch eine Photoresistschicht und/oder eine Hartmaskenschicht, wenn das zweite Ätzen durchgeführt wird. Wenn die oberste Fläche 122 der dielektrischen Schicht 104 geschützt ist, so erfährt eine Gesamthöhe der dielektrischen Schicht 104 in einigen Ausführungsformen wenig bis gar keine Verringerung, auch wenn die erste Aussparung 206 vertieft wird, während das zweite Ätzen ausgeführt wird.
  • In einigen Ausführungsformen unterscheidet sich das zweite Ätzen von dem anfänglichen Ätzen und/oder dem ersten Ätzen hinsichtlich mindestens eines von Ätzzeit, Ätzdruck, Ätztemperatur, Ätzvorspannung/-spannung, Ätzmittelzusammensetzung, Ätzmittelkonzentration, Ätzmittelzustand, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstigen Ätzbedingungen, -parametern usw. In einigen Ausführungsformen wird ein zweiter Abschnitt 132 der Seitenwand 126 der dielektrischen Schicht 104 freigelegt, da mehr der zweiten Hybridfinne 106b durch das zweite Ätzen entfernt wird. In einigen Ausführungsformen ist das zweite Ätzen insofern dynamisch, als mindestens eines von Ätzdruck, Ätztemperatur, Ätzvorspannung/-spannung, Ätzmittelzusammensetzung, Ätzmittelkonzentration, Ätzmittelzustand, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstigen Ätzbedingungen, -parametern usw. während des zweiten Ätzens variiert. In einigen Ausführungsformen wird das zweite Ätzen in einer oder mehreren Stufen durchgeführt, wobei das Ätzen gestoppt oder fast gestoppt und dann auf einer anschließenden Stufe wieder aufgenommen wird. In einigen Ausführungsformen variiert mindestens eines von Ätzzeit, Ätzdruck, Ätztemperatur, Ätzvorspannung/-spannung, Ätzmittelzusammensetzung, Ätzmittelkonzentration, Ätzmittelzustand, wie zum Beispiel fest, flüssig, Plasma oder Gas, oder sonstigen Ätzbedingungen, -parametern usw. während oder zwischen einer oder mehreren Stufen des zweiten Ätzens.
  • 7 veranschaulicht die Halbleiteranordnung 100 mit einer zweiten Schutzschicht 606, die über der obersten Fläche 122 der dielektrischen Schicht 104 gebildet wird, die die erste Aussparung 206 definiert, der Seitenwand 128 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, der Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, dem ersten Abschnitt 124 der Seitenwand 126 der dielektrischen Schicht 104, der die zweite Aussparung 208 definiert, und dem zweiten Abschnitt 132 der Seitenwand 126 der dielektrischen Schicht 104, der die zweite Aussparung 208 definiert, gemäß einigen Ausführungsformen. In einigen Ausführungsformen entsteht während des zweiten Ätzens die zweite Schutzschicht 606. In einigen Ausführungsformen wird die zweite Schutzschicht 606 aus einer zweiten Ansammlung von Nebenproduktmaterial gebildet, das aus einem Ätzmittel des zweiten Ätzens gebildet wird, das mit der zweiten Hybridfinne 106b interagiert. In einigen Ausführungsformen umfasst die zweite Schutzschicht 606 mindestens eines von SiO2, Cl2, SiOxFy, wobei x und y ganze Zahlen sind, einer sauerstoffreichen Formulierung, und SiOxCly, wobei x und y ganze Zahlen sind. In einigen Ausführungsformen ist das SiO2 ein Feststoff. In einigen Ausführungsformen wird das SiO2 aus SiCl4 und 02 gebildet. In einigen Ausführungsformen ist das SiCl4, das das SiO2 bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das SiO2 bildet, ein Gas. In einigen Ausführungsformen ist das Cl2 ein Gas. In einigen Ausführungsformen wird das Cl2 aus SiCl4 und O2 gebildet. In einigen Ausführungsformen ist das SiCl4, das das Cl2 bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das Cl2 bildet, ein Gas. In einigen Ausführungsformen wird das SiOxFy aus F-Radikalen und Sauerstoff gebildet. In einigen Ausführungsformen sind die F-Radikale, die das SiOxFy bilden, ein Gas. In einigen Ausführungsformen ist der Sauerstoff, der das SiOxFy bildet, ein Gas. In einigen Ausführungsformen wird die sauerstoffreiche Formulierung aus SiF4 und O2 gebildet. In einigen Ausführungsformen ist das SiF4, das die sauerstoffreiche Formulierung bildet, ein Gas. In einigen Ausführungsformen ist das O2, das die sauerstoffreiche Formulierung bildet, ein Gas. In einigen Ausführungsformen wird das SiOxCly aus SiCl4 und O2 gebildet. In einigen Ausführungsformen ist das SiCl4, das das SiOxCly bildet, ein Gas. In einigen Ausführungsformen ist das O2, das das SiOxCly bildet, ein Gas. In einigen Ausführungsformen hat die zweite Schutzschicht 606 die gleiche Zusammensetzung wie die erste Schutzschicht 406. In einigen Ausführungsformen hat die zweite Schutzschicht 606 nicht die gleiche Zusammensetzung wie die erste Schutzschicht 406.
  • In einigen Ausführungsformen verhindert die Bildung der zweiten Schutzschicht 606, während die zweite Vertiefung 208 durch das zweite Ätzen gebildet wird, das unerwünschte Entfernen mindestens der dielektrischen Schicht 104 durch ein oder mehrere Ätzmittel des zweiten Ätzens. Das Verhindern eines solchen unerwünschten Entfernens verhindert auch, dass unerwünschte Partikel, Materialtrümmer usw., wie zum Beispiel von der dielektrischen Schicht 104, in die zweite Aussparung 208 fallen, sie verstopfen usw., wenn das zweite Ätzen stattfindet. In einigen Ausführungsformen verzögern solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 den Fortschritt des zweiten Ätzens beim Entfernen der zweiten Hybridfinne 106b, um die zweite Aussparung 208 zu vertiefen. In einigen Ausführungsformen verzögern solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 den Fortschritt des zweiten Ätzens, weil diese Partikel, Materialtrümmer usw. eine andere Ätzselektivität aufweisen als die Materialien der zweiten Hybridfinne 106b. In einigen Ausführungsformen ätzen, wenn sich solche Partikel, Materialtrümmer usw. in der zweiten Aussparung 208 befinden, ein oder mehrere Ätzmittel des zweiten Ätzens seitlich mehr als gewünscht. In einigen Ausführungsformen verhindert das Verhindern eines solchen unerwünschten Entfernens zusätzlich unerwünschte Auswirkungen auf die erste Hybridfinne 106a. In einigen Ausführungsformen treten negative Auswirkungen auf die erste Hybridfinne 106a auf, wenn nicht genug der dielektrischen Schicht 104 um die erste Hybridfinne 106a herum verbleibt, wie zum Beispiel, wenn zu viel laterales Ätzen stattfindet. In einigen Ausführungsformen, in denen nicht genug der dielektrischen Schicht 104 um die erste Hybridfinne 106a herum verbleibt, wird die erste Hybridfinne 106a selbst durch ein oder mehrere Ätzmittel des zweiten Ätzens beeinflusst, wie zum Beispiel, wenn mindestens eine der ersten Aussparung 206 und der zweiten Aussparung 208 zu groß oder breit ausgelegt wird, wodurch möglicherweise die erste Hybridfinne 106a einem oder mehreren Ätzmitteln des zweitens Ätzens ausgesetzt wird. In einigen Ausführungsformen wird die zweite Aussparung 208 so ausgebildet, dass sie das große Seitenverhältnis der zweiten Hybridfinne 106b aufweist, um die Wahrscheinlichkeit zu erhöhen, dass die erste Hybridfinne 106a nicht durch das zweite Ätzen negativ beeinflusst wird, wie zum Beispiel, wenn das erste Ätzen seitlich zu viel ätzt und die erste Hybridfinne 106a einem oder mehreren Ätzmitteln des zweiten Ätzens aussetzt, die das Seitenverhältnis der ersten Hybridfinne 106a verändern, wie zum Beispiel reduzieren.
  • 8 veranschaulicht die Halbleiteranordnung 100, nachdem gemäß einigen Ausführungsformen ein zweiter Flash ausgeführt wurde, um mindestens einen Teil der zweiten Schutzschicht 606 zu entfernen. In einigen Ausführungsformen entfernt der zweite Flash mindestens einen Teil der zweiten Schutzschicht 606 von mindestens einem Teil der obersten Fläche 122 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, und/oder mindestens einem Teil der Seitenwand 128 der dielektrischen Schicht 104, die die erste Aussparung 206 definiert, und/oder mindestens einem Teil der Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, und/oder mindestens einem Teil des ersten Abschnitts 124 der Seitenwand 126 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, und/oder mindestens einem Teil des zweiten Abschnitts 132 der Seitenwand 126 der dielektrischen Schicht 104, die die zweite Aussparung definiert. In einigen Ausführungsformen umfasst der zweite Flash die Verwendung mindestens eines von Sauerstoff, Stickstoff, Schwefeldioxid und anderen geeigneten Materialien. In einigen Ausführungsformen umfasst der zweite Flash die Verwendung von Plasma. In einigen Ausführungsformen entfernt der zweite Flash mindestens einige Partikel, Materialtrümmer usw., die sich in der zweiten Aussparung 208 befinden. In einigen Ausführungsformen wird ein CMP nach dem zweiten Flash ausgeführt, um Restmengen der zweiten Schutzschicht 606 zu entfernen, zum Beispiel von der obersten Fläche 122 der dielektrischen Schicht 104. In einigen Ausführungsformen wird der zweite Flash in der gleichen Weise implementiert wie der erste Flash. In einigen Ausführungsformen wird der zweite Flash in einer anderen Weise implementiert als der erste Flash, zum Beispiel unter Verwendung einer oder mehrerer verschiedener Chemikalien. In einigen Ausführungsformen werden ein oder mehrere zusätzliche Zyklen des Ätzens und Flashens implementiert, um die zweite Aussparung 208 auf eine gewünschte Tiefe zu implementieren. In einigen Ausführungsformen werden ein oder mehrere zusätzliche Zyklen des Ätzens und Flashens implementiert, um die zweite Aussparung 208 auf ein gewünschtes Seitenverhältnis zu bilden. In einigen Ausführungsformen werden ein oder mehrere Flashs in der gleichen Weise wie, oder auf andere Weise als, ein oder mehrere andere Flashs implementiert. Gemäß einigen Ausführungsformen eignet sich das zyklische Ätzen/Flashen für eine Vielzahl von Anwendungen mit großem Seitenverhältnis, wie zum Beispiel Nanodrähte, und ist nicht auf die im vorliegenden Text beschriebenen speziellen Strukturen, Materialien usw. beschränkt.
  • In einigen Ausführungsformen befindet sich eine gewünschte Mindesthöhe der Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, in einer Höhe über einer obersten Fläche einer benachbarten Hybridfinne, wie zum Beispiel der ersten Hybridfinne 106a. In einigen Ausführungsformen enthält die oberste Fläche der ersten Hybridfinne 106a mindestens eine der zweiten Si-Schicht 112, der Pad-Oxidschicht 114, der Siliziumcarbid-Stickstoff (SiCN)-Schicht 116, der Pad-Si-Schicht 118 und der Silizium-Nitrid (SiN)-Schicht 120 nicht. In einigen Ausführungsformen entspricht die oberste Fläche der ersten Hybridfinne 106a der Silizium-Germanium (SiGe)-Schicht 110, aber die vorliegende Offenbarung ist nicht darauf beschränkt. In einigen Ausführungsformen fungiert die erste Hybridfinne 106a als ein Transistor oder sonstige geeignete Anordnung, und das Beibehalten der gewünschten Mindesthöhe der Oberseite 130 der dielektrischen Schicht 104, die die zweite Aussparung 208 definiert, auf einer Höhe über der obersten Fläche der ersten Hybridfinne 106a unterstützt die gewünschte Funktionsweise der ersten Hybridfinne 106a.
  • 9 veranschaulicht eine vergrößerte Ansicht der Halbleiteranordnung 100, um eine oder mehrere kritische Abmessungen (Critical Dimensions, CDs) gemäß einigen Ausführungsformen zu zeigen. In einigen Ausführungsformen weist die erste Aussparung 206 eine erste Breite 804 von etwa 50 nm auf. In einigen Ausführungsformen weist die zweite Aussparung 208 eine zweite Breite 806 von etwa 10 nm auf. In einigen Ausführungsformen ist die zweite Breite 806 gleich oder ungefähr einer Breite der zweiten Hybridfinne 106b. In einigen Ausführungsformen ist die erste Breite 804 größer als die zweite Breite 806. In einigen Ausführungsformen weist die zweite Aussparung 208 eine Tiefe 808 von etwa 100 nm auf. In einigen Ausführungsformen weist die zweite Aussparung 208 ein relativ großes Seitenverhältnis von Tiefe zu Breite von 100nm/10nm oder 10 auf. Andere Seitenverhältnisse werden gemäß einigen Ausführungsformen ebenfalls in Betracht gezogen. In einigen Ausführungsformen wird die zweite Breite 806 verringert, und/oder die Tiefe 808 wird vergrößert, um ein größeres Seitenverhältnis zu erreichen.
  • 10 veranschaulicht eine elektrische Vorspannung, die gemäß einigen Ausführungsformen an die Halbleiteranordnung 100 angelegt wird, wie zum Beispiel während des ersten Ätzens, das in Bezug auf 3 und 4 beschrieben wird. Eine elektrische Vorspannung wird gemäß einigen Ausführungsformen auf alle Stufen einer oder mehrerer im vorliegenden Text beschriebener Operationen angewendet, wie zum Beispiel das Ätzen und/oder Flashen. In einigen Ausführungsformen ist das Ätzen ein chemischer Prozess, der eine Reaktionsrate aufweist, und die elektrische Vorspannung 904 dient als ein Katalysator, um die Reaktionsrate zu verändern, wie zum Beispiel zu erhöhen. Gemäß einigen Ausführungsformen wird eine Spannungsquelle 902, die eine elektrische Gleich- oder Wechsel-Vorspannung 904 erzeugt, an die Halbleiteranordnung 100 angelegt. In einigen Ausführungsformen wird die elektrische Vorspannung 904 an ein Ätzmittel und eine oder mehrere Schichten der Halbleiteranordnung 100, wie zum Beispiel das Substrat 102, angelegt, um eine Potentialdifferenz zwischen dem Ätzmittel und der einen oder den mehreren Schichten herzustellen. In einigen Ausführungsformen wird die elektrische Vorspannung an ein Ätzmittel angelegt, indem sie an eine Katode oder Anode angelegt wird, die in einer Kammer angeordnet ist, in die das Ätzmittel eingeleitet wird, vorhanden ist, usw. In einigen Ausführungsformen wird die elektrische Vorspannung 904 an eine oder mehrere Schichten der Halbleiteranordnung 100 angelegt, um eine Potentialdifferenz zwischen einer ersten Schicht und einer zweiten Schicht herzustellen, wobei die erste Schicht oder die zweite Schicht gegebenenfalls das Substrat 102 sein kann und die erste Schicht und die zweite Schicht gegebenenfalls miteinander in Kontakt stehen können. Gemäß einigen Ausführungsformen werden auch andere Konfigurationen in Betracht gezogen. In einigen Ausführungsformen dient die elektrische Vorspannung zum Erzeugen eines Plasmas, wie zum Beispiel zum Flashen. In einigen Ausführungsformen erzeugt die elektrische Vorspannung ein Plasma, indem sie an eine Katode oder Anode angelegt wird, die in einer Kammer angeordnet ist, in die eine oder mehrere Chemikalien, Agenzien usw. eingeleitet werden, vorhanden sind, usw., sowie an eine oder mehrere Schichten, wie zum Beispiel das Substrat 102, der Halbleiteranordnung 100 angelegt wird, um eine Potentialdifferenz zwischen der Katode oder Anode und der einen oder mehreren Schichten herzustellen. Gemäß einigen Ausführungsformen ermöglicht das Anlegen der elektrischen Vorspannung 904 während des Ätzens die Bildung der Schutzschicht. Gemäß einigen Ausführungsformen verbessert das Anlegen der elektrischen Vorspannung 904 während des Ätzens die Effizienz des Ätzens und verkürzt die Zeit, die benötigt wird, um die erste Aussparung 206 und/oder die zweite Aussparung zu bilden. In einigen Ausführungsformen verbessert das Anlegen der elektrischen Vorspannung 904 während des Ätzens die Gleichmäßigkeit der Ätztiefe und bildet ein vertikaleres erstes Profil der ersten Aussparung 206 und/oder ein vertikaleres zweites Profil der zweiten Aussparung 208. In einigen Ausführungsformen hat die elektrische Vorspannung 904 eine Größenordnung von 1000 Volt oder mehr, was von mindestens einem von einer gewünschten Tiefen der ersten Aussparung 206, einer gewünschten Tiefe der zweiten Aussparung 208, einer gewünschten Ätzzeit, einem gewünschten zu entwickelnden Plasma, einem oder mehreren geätzten Materialien, einem oder mehreren geflashten Materialien, und anderen geeigneten Faktoren, Überlegungen usw. abhängt.
  • Gemäß einigen Ausführungsformen enthält ein Verfahren zur Herstellung einer Halbleiteranordnung das Ausführen eines ersten Ätzens einer Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand einer ersten Schicht neben der Halbleiterstruktur freizulegen. In einigen Ausführungsformen bildet das erste Ätzen eine erste Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht. In einigen Ausführungsformen wird die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet, das aus einem Ätzmittel des ersten Ätzens gebildet wird, das mit der Halbleiterstruktur interagiert. In einigen Ausführungsformen enthält das Verfahren das Ausführen eines ersten Flashs zum Entfernen mindestens eines Abschnitts der ersten Schutzschicht.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines zweiten Ätzens der Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen. In einigen Ausführungsformen bildet das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht. In einigen Ausführungsformen wird die zweite Schutzschicht aus einer zweiten Ansammlung von Nebenproduktmaterial gebildet, das aus einem zweiten Ätzmittel des zweiten Ätzens gebildet wird, das mit der Halbleiterstruktur interagiert.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines zweiten Flashs zum Entfernen mindestens eines Abschnitts der zweiten Schutzschicht.
  • In einigen Ausführungsformen enthält die Durchführung des ersten Flashs die Verwendung von Plasma.
  • In einigen Ausführungsformen enthält die Durchführung des ersten Flashs die Verwendung von mindestens einem von Sauerstoff, Stickstoff und Schwefeldioxid.
  • In einigen Ausführungsformen enthält die Durchführung des ersten Ätzens das Anlegen einer elektrischen Vorspannung an die Halbleiteranordnung.
  • In einigen Ausführungsformen beträgt die elektrische Vorspannung mindestens 1000 Volt.
  • In einigen Ausführungsformen enthält die erste Schutzschicht mindestens eines von SiOxFy und SiOxCly, wobei x eine positive ganze Zahl ist und y eine positive ganze Zahl ist.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines chemisch-mechanischen Polierens (CMP) nach dem ersten Flash, um Restmengen der ersten Schutzschicht zu entfernen.
  • Gemäß einigen Ausführungsformen enthält ein Verfahren zur Herstellung einer Halbleiteranordnung das Ausführen eines ersten Ätzens einer Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand einer ersten Schicht neben der Halbleiterstruktur freizulegen. In einigen Ausführungsformen enthält das Ausführen des ersten Ätzens das Inkontaktbringen der Halbleiterstruktur mit einem ersten Ätzmittel, um einen Stapel von Materialien zu entfernen, der mindestens eine von einer Silizium-Germanium-Schicht, einer Siliziumschicht, einer Oxidschicht, einer Siliziumcarbid-Stickstoffschicht und einer Siliziumnitridschicht enthält, und das Bilden einer ersten Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht.
  • In einigen Ausführungsformen wird die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet, das aus dem ersten Ätzmittel gebildet wird, das mit der Halbleiterstruktur interagiert.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines ersten Flashs zum Entfernen mindestens eines Abschnitts der ersten Schutzschicht.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines zweiten Ätzens der Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen, wobei das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht bildet.
  • In einigen Ausführungsformen enthält das erste Ätzmittel mindestens eines von SiCl4 und O2.
  • In einigen Ausführungsformen enthält das Ausführen des ersten Ätzens das Anlegen einer elektrischen Vorspannung zum Bilden der ersten Schutzschicht.
  • In einigen Ausführungsformen enthält die erste Schutzschicht mindestens eines von SiOxFy und SiOxCly, wobei x eine positive ganze Zahl ist und y eine positive ganze Zahl ist.
  • Gemäß einigen Ausführungsformen enthält ein Verfahren zur Herstellung einer Halbleiteranordnung das Bilden einer ersten Aussparung in einer ersten Schicht, um eine erste Halbleiterstruktur freizulegen, die unter der ersten Schicht liegt. In einigen Ausführungsformen enthält das Verfahren das Bilden einer zweiten Aussparung in der ersten Schicht durch Entfernen mindestens eines Teils der ersten Halbleiterstruktur, wobei eine Oberseite der ersten Schicht, die die die zweite Aussparung definiert, über einer obersten Fläche einer zweiten Halbleiterstruktur neben der ersten Halbleiterstruktur liegt.
  • In einigen Ausführungsformen enthält das Bilden der zweiten Aussparung das Ausführen eines ersten Ätzens der ersten Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand der ersten Schicht neben der erste Halbleiterstruktur freizulegen, wobei das erste Ätzen eine erste Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht bildet und die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem Ätzmittel des ersten Ätzens gebildet wird, das mit der ersten Halbleiterstruktur interagiert.
  • In einigen Ausführungsformen enthält das Bilden der zweiten Aussparung das Ausführen eines ersten Flashs, um mindestens einen Teil der ersten Schutzschicht zu entfernen.
  • In einigen Ausführungsformen enthält das Verfahren das Ausführen eines zweiten Ätzens der ersten Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen, wobei das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht bildet und die zweite Schutzschicht aus einer zweiten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem Ätzmittel des zweiten Ätzens gebildet wird, das mit der ersten Halbleiterstruktur interagiert.
  • Das oben Dargelegte skizzierte Merkmale verschiedener Ausführungsformen, damit der Durchschnittsfachmann verschiedene Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Durchschnittsfachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Durchschnittsfachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • Obgleich der Gegenstand in Formulierungen beschrieben wurde, die für strukturelle Merkmale und/oder methodologische Aktionen spezifisch sind, versteht es sich, dass der Gegenstand der beiliegenden Ansprüche nicht unbedingt auf die oben beschriebenen spezifischen Merkmale oder Handlungen beschränkt ist. Vielmehr werden die oben beschriebenen konkreten Merkmale und Aktionen als beispielhafte Formen der Implementierung mindestens einiger der Ansprüche offenbart.
  • Im vorliegenden Text wurden verschiedene Durchführungen von Ausführungsformen beschrieben. Die Reihenfolge, in der einige oder alle Abläufe beschrieben wurden, darf nicht so ausgelegt werden, als wären diese Abläufe zwangsläufig reihenfolgeabhängig. Dem Leser, der in den Genuss dieser Beschreibung kommt, werden auch andere Reihenfolgen einfallen. Des Weiteren versteht es sich, dass nicht unbedingt alle Vorgänge in jeder im vorliegenden Text beschriebenen Ausführungsform vorkommen müssen. Des Weiteren versteht es sich, dass in einigen Ausführungsformen nicht alle Vorgänge notwendig sind.
  • Es versteht sich, dass die im vorliegenden Text gezeigten Schichten, Strukturelemente, Elemente usw. aus Gründen der Einfachheit und des Verständnisses mit bestimmten Abmessungen relativ zueinander, wie zum Beispiel strukturellen Abmessungen oder Ausrichtungen, veranschaulicht wurden, und dass sich ihre tatsächlichen Abmessungen in einigen Ausführungsformen erheblich von den im vorliegenden Text dargestellten unterscheiden. Darüber hinaus gibt es eine Vielzahl von Techniken zum Bilden der im vorliegenden Text erwähnten Schichten, Regionen, Strukturelemente, Elemente usw., wie zum Beispiel mindestens eine von Ätztechniken, Planarisierungstechniken, Implantierungstechniken, Dotierungstechniken, Aufschleudertechniken, Sputtertechniken, Wachstumstechniken und Abscheidungstechniken, wie zum Beispiel chemische Aufdampfung (CVD).
  • Darüber hinaus meint das Wort „beispielhaft“ im Sinne des vorliegenden Textes „als Beispiel oder zur Veranschaulichung dienend“, und nicht unbedingt als „vorteilhaft“. Im Sinne dieser Anmeldung soll „oder“ ein inkludierendes „oder“ und kein exkludierendes „oder“ bedeuten. Darüber hinaus sind „ein/eine/einer“ im Sinne dieser Anmeldung und der beigefügten Ansprüche allgemein so auszulegen, dass sie „ein oder mehrere“ bedeuten, sofern nichts anders angegeben ist oder der Kontext nicht unmissverständlich eine Deutung in der Einzahlform verlangt. Außerdem bedeutet „mindestens eines von A und B“ und/oder dergleichen allgemein A oder B oder sowohl A als auch B. Darüber hinaus sollen in dem Maße, wie „enthalten“, „haben“, „aufweisen“, „mit“ oder Varianten davon verwendet werden, diese Begriffe in einer ähnlichen Weise inkludierend sein wie der Begriff „umfassend“. Außerdem sind, sofern nicht anders angegeben, „erster“, „zweiter“ oder dergleichen nicht dazu bestimmt, einen zeitlichen Aspekt, einen räumlichen Aspekt, eine Reihenfolge usw. zu implizieren. Vielmehr werden solche Begriffe lediglich als Bezeichner, Namen usw. für Strukturelemente, Elemente, Dinge usw. verwendet. Zum Beispiel entsprechen ein erstes Element und ein zweites Element allgemein dem Element A und dem Element B oder zwei verschiedenen oder zwei gleichen Elementen oder demselben Element.
  • Des Weiteren ist die Offenbarung zwar in Bezug auf eine oder mehrere Implementierungen gezeigt und beschrieben worden, doch fallen dem Durchschnittsfachmann äquivalente Änderungen und Modifizierungen ein, nachdem er diese Spezifikation und die beigefügten Zeichnungen gelesen und verstanden hat. Die Offenbarung enthält alle derartigen Modifizierungen und Änderungen und wird nur durch den Schutzumfang der folgenden Ansprüche beschränkt. Insbesondere in Bezug auf verschiedenen Funktionen, die durch die oben beschriebenen Komponenten ausgeführt werden, sollen die zur Beschreibung dieser Komponenten verwendeten Begriffe, sofern nicht anders angegeben, jeder Komponente entsprechen, die die angegebene Funktion der beschriebenen Komponente erfüllt (zum Beispiel ein Begriff, der funktional äquivalent ist), auch wenn sie der offenbarten Struktur strukturell nicht äquivalent ist. Darüber hinaus kann es sein, dass zwar ein bestimmtes Merkmal der Offenbarung nur in Bezug auf eine von mehreren Implementierungen offenbart wurde, dass aber dieses Merkmal mit einem oder mehreren anderen Merkmalen der anderen Implementierungen kombiniert werden kann, so wie es für eine bestimmte oder besondere Anwendung gewünscht und vorteilhaft ist.

Claims (21)

  1. BEANSPRUCHT WIRD
  2. Verfahren zur Herstellung einer Halbleiteranordnung, das Folgendes umfasst: Ausführen eines ersten Ätzens einer Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand einer ersten Schicht neben der Halbleiterstruktur freizulegen, wobei: das erste Ätzen eine erste Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht bildet, und die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem Ätzmittel des ersten Ätzens gebildet wird, das mit der Halbleiterstruktur interagiert; und Ausführen eines ersten Flashs zum Entfernen mindestens eines Teils der ersten Schutzschicht.
  3. Verfahren nach Anspruch 1, das Folgendes umfasst: Ausführen eines zweiten Ätzens der Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen, wobei: das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht bildet, und die zweite Schutzschicht aus einer zweiten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem zweiten Ätzmittel des zweiten Ätzens gebildet wird, das mit der Halbleiterstruktur interagiert.
  4. Verfahren nach Anspruch 2, das Folgendes umfasst: Ausführen eines zweiten Flashs, um mindestens einen Teil der zweiten Schutzschicht zu entfernen.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausführen des ersten Flashs die Verwendung von Plasma umfasst.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausführen des ersten Flashs die Verwendung von mindestens einem von Sauerstoff, Stickstoff und Schwefeldioxid umfasst.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausführen des ersten Ätzens das Anlegen einer elektrischen Vorspannung an die Halbleiteranordnung umfasst.
  8. Verfahren nach Anspruch 6, wobei die elektrische Vorspannung mindestens 1000 Volt beträgt.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste Schutzschicht mindestens eines von SiOxFy und SiOxCly umfasst, wobei x eine positive ganze Zahl ist und y eine positive ganze Zahl ist.
  10. Verfahren nach einem der vorangehenden Ansprüche, das Folgendes umfasst: Ausführen eines chemisch-mechanischen Polierens (CMP) nach dem ersten Flash, um Restmengen der ersten Schutzschicht zu entfernen.
  11. Verfahren zur Herstellung einer Halbleiteranordnung, das Folgendes umfasst: Ausführen eines ersten Ätzens einer Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand einer ersten Schicht neben der Halbleiterstruktur freizulegen, wobei das Ausführen des ersten Ätzens umfasst: Inkontaktbringen der Halbleiterstruktur einem ersten Ätzmittel, um einen Stapel von Materialien zu entfernen, der mindestens eines von einer Silizium-Germanium-Schicht, einer Siliziumschicht, einer Oxidschicht, einer Siliziumcarbid-Stickstoffschicht und einer Siliziumnitridschicht umfasst; und Bilden einer ersten Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht.
  12. Verfahren nach Anspruch 10, wobei die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet wird, das aus dem ersten Ätzmittel gebildet wird, das mit der Halbleiterstruktur interagiert.
  13. Verfahren nach Anspruch 10 oder 11, das Folgendes umfasst: Ausführen eines ersten Flashs zum Entfernen mindestens eines Teils der ersten Schutzschicht.
  14. Verfahren nach Anspruch 12, das Folgendes umfasst: Ausführen eines zweiten Ätzens der Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen, wobei das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht bildet.
  15. Verfahren nach einem der vorangehenden Ansprüche 10 bis 13, wobei das erste Ätzmittel mindestens eines von SiCl4 und 02 umfasst.
  16. Verfahren nach einem der vorangehenden Ansprüche 10 bis 14, wobei das Ausführen des ersten Ätzens das Anlegen einer elektrischen Vorspannung zum Bilden der ersten Schutzschicht umfasst.
  17. Verfahren nach einem der vorangehenden Ansprüche 10 bis 15, wobei die erste Schutzschicht mindestens eines von SiOxFy und SiOxCly umfasst, wobei x eine positive ganze Zahl ist und y eine positive ganze Zahl ist.
  18. Verfahren zur Herstellung einer Halbleiteranordnung, das Folgendes umfasst: Bilden einer ersten Aussparung in einer ersten Schicht, um eine erste Halbleiterstruktur unter der ersten Schicht freizulegen; und Bilden einer zweiten Aussparung in der ersten Schicht durch Entfernen mindestens eines Teils der ersten Halbleiterstruktur, wobei eine Oberseite der ersten Schicht, die die zweite Aussparung definiert, oberhalb einer obersten Fläche einer zweiten Halbleiterstruktur neben der ersten Halbleiterstruktur liegt.
  19. Verfahren nach Anspruch 17, wobei das Bilden der zweiten Aussparung umfasst: Ausführen eines ersten Ätzens der ersten Halbleiterstruktur, um einen ersten Abschnitt einer Seitenwand der ersten Schicht neben der ersten Halbleiterstruktur freizulegen, wobei: das erste Ätzen eine erste Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht bildet, und die erste Schutzschicht aus einer ersten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem Ätzmittel des ersten Ätzens gebildet wird, das mit der ersten Halbleiterstruktur interagiert.
  20. Verfahren nach Anspruch 18, wobei das Bilden der zweiten Aussparung das Ausführen eines ersten Flashs zum Entfernen mindestens eines Teils der ersten Schutzschicht umfasst.
  21. Verfahren nach Anspruch 19, das Folgendes umfasst: Ausführen eines zweiten Ätzens der ersten Halbleiterstruktur nach dem ersten Flash, um einen zweiten Abschnitt der Seitenwand der ersten Schicht freizulegen, wobei: das zweite Ätzen eine zweite Schutzschicht auf dem ersten Abschnitt der Seitenwand der ersten Schicht und auf dem zweiten Abschnitt der Seitenwand der ersten Schicht bildet, und die zweite Schutzschicht aus einer zweiten Ansammlung von Nebenproduktmaterial gebildet wird, das aus einem Ätzmittel des zweiten Ätzens gebildet wird, das mit der ersten Halbleiterstruktur interagiert.
DE102019126809.5A 2018-11-30 2019-10-07 Halbleiteranordnung und verfahren zu ihrer herstellung Pending DE102019126809A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862773342P 2018-11-30 2018-11-30
US62/773,342 2018-11-30
US16/589,353 2019-10-01
US16/589,353 US11195759B2 (en) 2018-11-30 2019-10-01 Semiconductor arrangement and method for making

Publications (1)

Publication Number Publication Date
DE102019126809A1 true DE102019126809A1 (de) 2020-06-04

Family

ID=70681443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019126809.5A Pending DE102019126809A1 (de) 2018-11-30 2019-10-07 Halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US20220093469A1 (de)
KR (1) KR102448769B1 (de)
DE (1) DE102019126809A1 (de)
TW (1) TWI758653B (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616154B2 (ja) * 2005-11-14 2011-01-19 富士通株式会社 半導体装置の製造方法
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2013255974A (ja) * 2012-06-14 2013-12-26 Canon Inc マイクロ構造体及びその製造方法
KR20160119329A (ko) * 2015-04-02 2016-10-13 삼성전자주식회사 반도체 소자의 미세패턴 형성방법
US9704974B2 (en) * 2015-04-16 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Process of manufacturing Fin-FET device

Also Published As

Publication number Publication date
KR20210148969A (ko) 2021-12-08
TWI758653B (zh) 2022-03-21
KR102448769B1 (ko) 2022-09-28
TW202038334A (zh) 2020-10-16
US20220093469A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102017120568B4 (de) Zellengrenzstruktur für eingebetteten speicher
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE102019116395B4 (de) Herstellungsverfahren zum steuern von profilen von ersatz-gates und zugehörige halbleitervorrichtung
DE112018004626T5 (de) Nanoblatttransistoren mit verschiedenen gatedielektrika undaustrittsarbeitsmetallen
DE102015106580A1 (de) Verfahren zum strukturieren von integrierten schaltungen
DE102016123943A1 (de) Halbleiterverfahren und -vorrichtungen
DE112013000813T5 (de) Halbleitereinheiten mit Finnenstrukturen und Verfahren zum Ausbilden von Halbleitereinheiten mit Finnenstrukturen
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102018124749A1 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102004042167A1 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die Transistorelemente mit unterschiedlich verspannten Kanalgebieten umfasst
DE102015117320A1 (de) Halbleitervorrichtung und deren herstellungsverfahren
DE102017126039A1 (de) Integrierte-schaltkreis-vorrichtung mit source/drain-barriere
DE102017121749A1 (de) Gitterfehlangepasste Halbleitersubstrate mit Fehlerverringerung
DE102018105996A1 (de) Selektives aufwachsen von schichten zur spaltfüllung von unten nach oben
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE112021003253T5 (de) Finfet mit seitlichem ladungsgleichgewicht an der drain-driftzone
DE102017125781A1 (de) Verfahren zum Entfernen einer Ätzmaske
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102018127329A1 (de) Anti-Dishing-Struktur für eingebetteten Speicher
DE102021119365A1 (de) Germanium-basierter sensor mit sperrschichtfeldeffekttransistor und dessen herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication