DE102014118843B4 - Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks - Google Patents

Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks Download PDF

Info

Publication number
DE102014118843B4
DE102014118843B4 DE102014118843.8A DE102014118843A DE102014118843B4 DE 102014118843 B4 DE102014118843 B4 DE 102014118843B4 DE 102014118843 A DE102014118843 A DE 102014118843A DE 102014118843 B4 DE102014118843 B4 DE 102014118843B4
Authority
DE
Germany
Prior art keywords
layer
etching process
gas
mask
procedure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014118843.8A
Other languages
English (en)
Other versions
DE102014118843A1 (de
Inventor
Wen-Yen Chen
Kuan Nan Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118843A1 publication Critical patent/DE102014118843A1/de
Application granted granted Critical
Publication of DE102014118843B4 publication Critical patent/DE102014118843B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung (30), umfassend:Bilden einer Materialschicht (40, 45, 50, 55, 60, 65, 70) über einer Trägerschicht (35);Bilden eines dreilagigen Fotolacks (90) über der Materialschicht (40, 45, 50, 55, 60, 65, 70), wobei der dreilagige Fotolack (90) eine Bodenschicht (91), eine Mittelschicht (92), die über der Bodenschicht (91) angeordnet ist, und eine lichtempfindliche Schicht (93), die über der Mittelschicht (92) angeordnet ist, enthält;Durchführen eines Lithografieprozesses (100) zum Strukturieren der lichtempfindlichen Schicht (93) zu einer Maske mit Segmenten (93A, 93B), die durch eine oder mehrere Öffnungen (110) getrennt sind, wobei ein Segment (93A) der Maske einen unerwünschten Teil (130) aufweist, der sich seitlich von dem Segment (93A) der Maske in eine Öffnung (110) erstreckt;Entfernen des unerwünschten Teils des Segments (93A) der Maske durch einen ersten Ätzprozess (140); unddanach Strukturieren der Mittelschicht (92) durch einen zweiten Ätzprozess (160), wobei der zweite Ätzprozess (160) das Bilden einer Beschichtung (180) um die Maske enthält, während die Mittelschicht (92) geätzt wird.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft im Allgemeinen ein Verfahren zum Strukturieren einer Halbleitervorrichtung und insbesondere eine verbesserte Strukturierungstechnik bei Verwendung eines dreilagigen Fotolacks verwendet.
  • HINTERGRUND
  • Die Industrie integrierter Halbleiterschaltungen (IC) hat ein rasches Wachstum erfahren. Technologische Fortschritte in IC-Materialien und Gestaltung haben Generationen von ICs produziert, wobei jede Generation kleinere und komplexere Schaltungen als die vorangehende Generation hat. Diese Fortschritte haben jedoch die Komplexität von Bearbeitung und Herstellung von ICs erhöht und damit diese Fortschritte erzielt werden können, sind ähnliche Entwicklungen in der IC-Bearbeitung und Herstellung erforderlich. Im Verlauf der IC-Entwicklung hat die Funktionsdichte (d.h., die Anzahl miteinander verbundener Vorrichtungen pro Chipfläche) allgemein zugenommen, während die geometrische Größe (d.h., die kleinste Komponente, die mit einem Herstellungsprozess geschaffen werden kann) abgenommen hat.
  • Die abnehmenden geometrischen Größen können zu verschiedenen Schwierigkeiten in der Herstellung führen. Zum Beispiel wird allgemein ein dreilagiger Fotolack zum Strukturieren von Schichten in Halbleiterprozessen verwendet. Da die Vorrichtungsgrößen jedoch immer kleiner werden, kann die Verwendung eines dreilagigen Fotolacks Probleme mit einem Linienbruch und/oder einem Fotolackrand verursachen, die die Arbeitsleistung einer Halbleitervorrichtung verschlechtern oder sogar zu einem Versagen der Vorrichtung führen können.
  • Während daher bestehende Verfahren zum Strukturieren von Halbleitervorrichtungen im Allgemeinen für ihren beabsichtigten Zweck angemessen sind, sind sie nicht in jeder Hinsicht vollkommen zufriedenstellend.
  • US 2009 / 0 101 985 A1 und US 2006 / 0 094 230 A1 offenbaren jeweils ein Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung eines dreilagigen Fotolacks. Weiterer Stand der Technik zum Gegenstand der vorliegenden Erfindung ist beispielsweise zu finden in US 2012 / 0 156 593 A1 , US 2005 / 0 266 691 A1 und US 2005 / 0 221 619 A1 .
  • Die Erfindung sieht ein Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, Anspruch 10 und Anspruch 17 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung wird aus der folgenden ausführlichen Beschreibung verständlich, wenn diese mit den beiliegenden Figuren gelesen wird. Es wird betont, dass, gemäß der üblichen Praxis in der Industrie, verschiedene Merkmale nicht im Maßstab gezeichnet sind und nur zu Darstellungszwecken verwendet werden. Tatsächlich können die Dimensionen der verschiedenen Merkmale der deutlichen Besprechung wegen willkürlich vergrößert oder verkleinert sein.
    • 1 ist ein Ablaufdiagramm eines Verfahrens zum Strukturieren einer Halbleitervorrichtung gemäß Aspekten der vorliegenden Offenbarung.
    • 2A-7A sind schematische fragmentarische Draufsichten eines Teils einer Halbleitervorrichtung in verschiedenen Herstellungsstufen gemäß Aspekten der vorliegenden Offenbarung.
    • 2B-7B sind schematische fragmentarische Querschnittsansichten des Teils der Halbleitervorrichtung von 2A-7A in verschiedenen Herstellungsstufen gemäß Aspekten der vorliegenden Offenbarung.
    • 8 ist eine grafische Darstellung, die drei verschiedene Phasen zeigt, die verschiedenen Strömungsraten eines H2-Gases in einem Ätzprozess entsprechen, der zum Strukturieren der Halbleitervorrichtung gemäß Aspekten der vorliegenden Offenbarung verwendet wird.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es wird davon ausgegangen, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele zur Implementierung verschiedener Merkmale verschiedener Ausführungsformen vorsieht. Spezielle Beispiele von Komponenten und Anordnungen sind in der Folge zur Vereinfachung der vorliegenden Offenbarung beschrieben. Diese sind natürlich nur Beispiele und nicht als Einschränkung gedacht. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, in welchen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in welchen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sind, so dass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient nur der Einfachheit und Klarheit und legt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Gestaltungen fest.
  • In 1 ist ein Ablaufdiagramm eines Verfahrens 11 zum Strukturieren einer Halbleitervorrichtung mit einem dreilagigen Fotolack dargestellt. Das Verfahren 11 enthält einen Schritt 13, in dem eine Materialschicht über einer Trägerschicht gebildet wird. Das Verfahren 11 enthält einen Schritt 15, in dem ein dreilagiger Fotolack über der Materialschicht gebildet wird. Der dreilagige Fotolack enthält eine Bodenschicht, eine Mittelschicht, die über der Bodenschicht angeordnet ist, und eine lichtempfindliche Deckschicht, die über der Mittelschicht angeordnet ist. Die Bodenschicht enthält ein erstes CxHyOz-Material, die Mittelschicht enthält ein SiCxHyOz-Material und die lichtempfindliche Deckschicht enthält ein zweites SiCxHyOz-Material und ein lichtempfindliches Element. Das Verfahren 11 enthält einen Schritt 17, in dem ein Lithografieprozess durchgeführt wird, um die lichtempfindliche Deckschicht zu einer Maske mit einer oder mehreren Öffnungen zu strukturieren. Die Maske enthält einen Rand, der sich seitlich von der Maske nach außen erstreckt. Das Verfahren 11 enthält einen Schritt 19, in dem der Rand der Maske durch Durchführung eines ersten Ätzprozesses entfernt wird. Der erste Ätzprozess wird mit einem Ar-Gas und einem CF4-Gas durchgeführt. Das Verfahren 11 enthält einen Schritt 21, in dem die Mittelschicht durch einen zweiten Ätzprozess strukturiert wird. Der zweite Ätzprozess enthält ein kontinuierliches Abscheiden einer Polymerbeschichtung um die vom Rand befreite Maske, während die Mittelschicht geätzt wird. Der zweite Ätzprozess wird mit mindestens einem CXHyFZ-Gas und einem H2-Gas durchgeführt. In einigen Ausführungsformen ist eine Strömungsrate des H2Gases des zweiten Ätzprozesses in einem Bereich von etwa 50 Standardkubikzentimetern pro Minute (sccm) bis etwa 250 sccm. In einigen Ausführungsformen enthält der zweite Ätzprozess einen induktiv gekoppelten Plasma- (ICP-) Prozess mit einer Vorspannung im Bereich von etwa 120 Volt bis etwa 240 Volt. Das Verfahren 11 enthält einen Schritt 23, in dem die Bodenschicht durch einen dritten Ätzprozess strukturiert wird. Die Maske und die Polymerbeschichtung werden beide während des dritten Ätzprozesses entfernt. Das Verfahren 11 enthält einen Schritt 25, in dem die Materialschicht unter Verwendung der strukturierten Bodenschicht strukturiert wird.
  • 2A-7A sind schematische fragmentarische Draufsichten eines Teils einer Halbleitervorrichtung 30 während verschiedener Strukturierungsstufen gemäß einer Ausführungsform des in 1 beschriebenen Verfahrens 11. 2A-7A sind zweidimensionale Ansichten, wobei sich die zwei Dimensionen entlang einer X-Achse bzw. einer Y-Achse senkrecht zur X-Achse erstrecken. 2B-7B sind schematische fragmentarische Querschnittsansichten des Teils der Halbleitervorrichtung 30, der in eine Richtung betrachtet wird, die sich entlang der Y-Achse erstreckt. Anders gesagt, der Querschnitt wird in die Richtung entlang der X-Achse geschnitten. Die verschiedenen Bildungs- und Ätzprozesse (später besprochen), die an der Halbleitervorrichtung 30 durchgeführt werden, erfolgen entlang einer Z-Achse, die senkrecht zu einer imaginären Ebene liegt, die durch die X-Achse und die Y-Achse gebildet wird.
  • Die Halbleitervorrichtung 30 kann ein Teil eines integrierten Schaltungs- (IC-) Chips sein und kann verschiedene passive und aktive mikroelektronische Vorrichtungen wie Widerstände, Kondensatoren, Induktoren, Dioden, Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxid-Halbleiter- (CMOS)-Transistoren, Bipolartransistoren (BJT), lateral diffundierte MOS- (LDMOS) Transistoren, Hochleistungs-MOS-Transistoren oder andere Arten von Transistoren enthalten. Es ist klar, dass 2A-7A und 2B-7B für ein besseres Verständnis der erfindungsgemäßen Konzepte der vorliegenden Offenbarung vereinfacht wurden. Daher sollte festgehalten werden, dass zusätzliche Verfahren vor, während und nach dem Verfahren 11 von 1 vorgesehen sein können und dass einige andere Verfahren hier nur kurz beschrieben sein können.
  • Unter Bezugnahme auf 2A und 2B enthält die Halbleitervorrichtung 30 eine Trägerschicht 35. Die Trägerschicht 35 kann ein Halbleiter-Wafer sein oder kann eine Unterlage wie eine Metallschicht (Mx bis Mx+1) sein. Zum Beispiel kann die Trägerschicht 35 Silizium enthalten. Die Trägerschicht 35 kann aber auch aus einem anderen geeigneten elementaren Halbleitermaterial, wie Diamant oder Germanium gebildet sein; einem geeigneten Verbindungshalbleiter, wie Siliziumcarbid, Indiumarsenid oder Indiumphosphid; oder einem geeigneten Legierungshalbleiter, wie Siliziumgermaniumcarbid, Galliumarsenphosphid oder Galliumindiumphosphid. Alternativ kann die Trägerschicht 35 ein Nicht-Halbleitermaterial wie eine Glasträgerschicht für Dünnfilmtransistor-Flüssigkristallanzeige-(TFT-LCD)-Vorrichtungen oder Quarzglas oder Kalziumfluorid für eine Fotomaske (Maske) enthalten. Die Trägerschicht 35 kann verschiedene dotierte Regionen und/oder dielektrische Merkmale für verschiedene mikroelektronische Komponenten enthalten, wie einen komplementären Metalloxid-Halbleiter-Feldeffekttransistor (CMOSFET), einen Bildgebungssensor, eine Speicherzelle und/oder ein kapazitives Element.
  • Eine Silizidblockierungsschicht (SBL) 40 ist über der Trägerschicht 35 gebildet. Die Silizidblockierungsschicht 40 kann auch als Silizidierungsblockierungsschicht bezeichnet werden. In einigen Ausführungsformen wird die Silizidblockierungsschicht 40 durch einen geeigneten Prozess gebildet, wie physikalische Dampfphasenabscheidung (PVD), Sputtern, chemische Dampfphasenabscheidung (CVD), Atomlagenabscheidung (ALD) oder Kombinationen davon. Die Silizidblockierungsschicht 40 enthält in der vorliegenden Ausführungsform ein dielektrisches Material, wie Siliziumoxid oder Siliziumnitrid, kann aber in alternativen Ausführungsformen ein anderes geeignetes Material enthalten. Es ist klar, dass in einigen Ausführungsformen die Silizidblockierungsschicht 40 nicht direkt auf der oberen Oberfläche der Trägerschicht 35 gebildet sein kann. Stattdessen können andere geeignete Schichten zwischen der Trägerschicht 35 und der Silizidblockierungsschicht 40 gebildet werden.
  • Eine Tetraethylorthosilikat- (TEOS-) Schicht 45 ist über der Silizidblockierungsschicht 40 gebildet. In einigen Ausführungsformen wird die TEOS-Schicht 50 durch einen Prozess wie PVD, CVD, plasmaverstärkte chemische Dampfphasenabscheidung (PECVD), Kombinationen davon oder eine andere geeignete Technik gebildet.
  • Eine dielektrische Schicht 50 mit niedriger Dielektrizitätszahl ist über der TEOS-Schicht 45 gebildet. In einigen Ausführungsformen wird die dielektrische Schicht 50 mit niedriger Dielektrizitätszahl durch einen Prozess wie PVD, CVD, PECVD, ALD, Kombinationen davon oder eine andere geeignete Technik gebildet. Die dielektrische Schicht 50 mit niedriger Dielektrizitätszahl enthält ein Material mit niedriger Dielektrizitätszahl, das ein Material mit einer Dielektrizitätszahl kleiner als jener von Standardsiliziumdioxid ist (die Dielektrizitätszahl von Siliziumoxid ist etwa 3,9). In verschiedenen Ausführungsformen kann das dielektrische Material mit niedriger Dielektrizitätszahl fluordotiertes Siliziumdioxid, kohlenstoffdotiertes Siliziumdioxid, poröses Siliziumdioxid, poröses kohlenstoffdotiertes Siliziumdioxid, organische polymere Spin-on-Dielektrika, auf Silizium basierende polymere Spin-on-Dielektrika, Polyimide, aromatische Polymere, fluordotierten amorphen Kohlenstoff, dampfabgeschiedenes Parylen, usw. enthalten.
  • Eine Antireflexionsbeschichtung (ARC) 55 ist über der dielektrischen Schicht 50 mit niedriger Dielektrizitätszahl gebildet. In einigen Ausführungsformen ist die Antireflexionsbeschichtung 55 eine stickstofffreie, Antireflexionsbeschichtung (NFARC). Die Antireflexionsbeschichtung 55 kann durch eine geeignete, in der Technik bekannte Technik gebildet werden.
  • Dann wird eine Titannitridschicht 60 über der ARC-Schicht 55 gebildet. Die Titannitridschicht 60 wird in der vorliegenden Ausführungsform durch einen physikalischen Hochfrequenzdampfabscheidungs- (RFPVD) Prozess gebildet, kann aber in einer anderen Ausführungsform durch einen alternativen Prozess gebildet werden.
  • Dann wird eine Tetraethylorthosilicat- (TEOS) Schicht 65 über der Titannitridschicht 60 gebildet. In einigen Ausführungsformen wird die TEOS-Schicht 50 durch einen Prozess wie PVD, CVD, plasmaverstärkte chemische Dampfphasenabscheidung (PECVD), Kombinationen davon oder eine andere geeignete Technik gebildet.
  • Dann wird eine amorphe Siliziumschicht 70 über der TESO-Schicht 65 gebildet. Die amorphe Siliziumschicht 70 wird durch einen Prozess wie PVD, CVD, Sputtern oder eine andere geeignete Technik gebildet. Die amorphe Siliziumschicht 70 dient hier als Maskenschicht, die von einer Fotolackschicht (in der Folge besprochen) strukturiert wird. In anderen Ausführungsformen kann eine Maskenschicht aus einem anderen geeigneten Material anstelle der amorphen Siliziumschicht 70 verwendet werden.
  • Es ist klar, dass die Schichten 40 bis 70 nur beispielhafte Schichten sind, die durch eine Fotolackschicht strukturiert werden können. In anderen Ausführungsformen kann ein Teilsatz der Schichten 40 bis 70 oder anderer Schichten über der Trägerschicht 35 gebildet werden und durch die später besprochene Fotolackschicht strukturiert werden.
  • Ein dreilagiger Fotolack 90 wird über der harten Maskenschicht 80 gebildet. In der vorliegenden Ausführungsform enthält der dreilagige Fotolack 90 eine Bodenschicht 91, eine Mittelschicht 92 und eine Deckschicht 93. In einigen Ausführungsformen enthält die Bodenschicht 91 ein CxHyOz-Material, die Mittelschicht 92 enthält ein SiCxHyOz-Material und die Deckschicht 93 enthält ein CxHyOz-Material. Das CxHyOz-Material der Bodenschicht 91 kann mit dem CxHyOz-Material der Deckschicht 93 in einigen Ausführungsformen identisch sein, kann aber in anderen Ausführungsformen auch anders sein. Die Deckschicht 93 enthält auch ein lichtempfindliches Element, wie eine Komponente zur fotoinduzierten Säurebildung (Photo-Acid Generator, PAG). Dies ermöglicht die Durchführung eines Fotolithografieprozesses zum Strukturieren der Deckschicht 93. Es ist klar, dass in anderen Ausführungsformen eine oder mehrere Schichten des dreilagigen Fotolacks fehlen können oder zusätzliche Schichten als Teil des dreilagigen Fotolacks vorgesehen sein können und die Schichten in verschiedenen Abfolgen gebildet sein können.
  • Für gewöhnlich wird die Deckschicht 93 durch einen Fotolithografieprozess strukturiert, der einen oder mehrere Belichtungs-, Entwicklungs-, Spül- und Backprozesse enthalten kann (die nicht unbedingt in dieser Reihenfolge durchgeführt werden). Der Fotolithografieprozess strukturiert die Deckschicht 93 zu einer Fotolackmaske, die einen oder mehrere Gräben oder Öffnungen aufweisen kann, die die darunterliegende Mittelschicht 92 freilegen. Die Mittelschicht 92 wird dann mit der Fotolackmaske zur Bildung einer strukturierten Mittelschicht geätzt und die Bodenschicht 91 wird dann mit der strukturierten Mittelschicht zur Bildung einer strukturierten Bodenschicht geätzt. Die strukturierte Bodenschicht wird dann zum Strukturieren der verschiedenen darunterliegenden Schichten verwendet. Leider neigen herkömmliche Techniken zur Durchführung dieser Strukturierungs- und Ätzprozesse dazu, Probleme in der Form eines Linienbruchs und/oder eines Fotolackrandes zu verursachen, die die Arbeitsleistung der Halbleitervorrichtung verschlechtern oder ein Versagen der Halbleitervorrichtung verursachen können.
  • Gemäß verschiedenen Aspekten der vorliegenden Offenbarung wird eine verbesserte Lithografie/Strukturierungstechnik verwendet, um die Probleme in der Form einer gebrochenen Zeile und/oder eines Fotolackrandes, die mit herkömmlichen Techniken verbunden sind, zu verringern oder zu mildern. Die Einzelheiten der vorliegenden Offenbarung sind in der Folge besprochen.
  • Unter Bezugnahme auf 3A-3B wird ein Fotolithografieprozess 10 an der Deckschicht 93 zur Bildung einer strukturierten Fotolackmaske durchgeführt. Die strukturierte Fotolackmaske enthält Segmente 93A und 93B, die durch einen Spalt oder eine Öffnung 110 getrennt sind. In einigen Ausführungsformen liegt eine Breite (d.h., eine horizontale Dimension) des Spalts 110 im Bereich von etwa 20 Nanometern (nm) bis etwa 100 nm. Die Segmente 93A und 93B haben auch eine Höhe (d.h., vertikale Dimension) 120. In einigen Ausführungsformen ist die Höhe 120 in einem Bereich von etwa 40 nm (400 Angström) bis etwa 70 nm (700 Angström).
  • Aufgrund verschiedener Mängel des Fotolithografieprozesses 100 kann sich ein unerwünschter Fotolackrand bilden. Zum Beispiel stellt ein seitlich abstehender Teil 130 nahe dem Boden des Segments 93A den Fotolackrand dar und kann in der Folge als solcher bezeichnet werden. Wie dargestellt, verringert der Fotolackrand 130 effektiv den Spalt 110 zwischen benachbarten Segmenten 93A und 93B und vergrößert die Größe des Segments 93A. Als solches kann das Vorhandensein des Fotolackrandes 130 zu Ungenauigkeiten oder anderen Fehlern in anschließenden Strukturierungsprozessen führen. Somit ist es wünschenswert, den Fotolackrand 130 zu entfernen.
  • Unter Bezugnahme nun auf 4A-4B wird der Fotolackrand 130 in einem Randentfernungsprozess 140 entfernt. In einigen Ausführungsformen enthält der Randentfernungsprozess 140 einen Ätzprozess. Gemäß verschiedenen Aspekten der vorliegenden Offenbarung wird der Ätzprozess in einer Ätzkammer unter Anwendung eines kontinuierlichen Plasmaprozesses durchgeführt, zum Beispiel eines induktiv gekoppelten Plasma-(ICP-) Prozesses. In gewissen Ausführungsformen enthält ein Ätzgas des Randentfernungsprozesses 140 Ar und CF4. Das Ar-Gas und das CF4-Gas können jeweils eine Strömungsrate von etwa 30 Standardkubikzentimetern pro Minute (sccm) bis etwa 50 sccm haben, zum Beispiel etwa 40 sccm. In einigen Ausführungsformen haben das Ar-Gas und das CF4-Gas ein Strömungsverhältnis von etwa 1:1. Der Ätzprozess wird bei einem Druck im Bereich von etwa 0,133 Pa (1 Millitorr (mT)) bis etwa 0,4 Pa (3 mT) ausgeführt, zum Beispiel etwa 0,27 Pa (2 mT). Eine Energiequelle für den ICP-Prozess kann in einem Bereich von etwa 200 Watt (W) bis etwa 250 W sein, zum Beispiel etwa 220 W. Eine Vorspannung für den ICP-Prozess kann in einem Bereich von etwa 80 Volt (V) bis etwa 150 V, zum Beispiel etwa 110 V sein.
  • Infolge des Randentfernungsprozesses 140 werden die Segmente 93A und 93B auf eine geringere Höhe 150 verringert, die geringer als die Höhe 120 ist, die in 3B dargestellt ist, bevor der Randentfernungsprozess 140 durchgeführt wurde. In einigen Ausführungsformen liegt die Höhe 150 in einem Bereich von etwa 30 nm (300 Angström) bis etwa 50 nm (500 Angström). Die Segmente 93A und 93B der strukturierten Deckschicht können nun zum Strukturieren der darunterliegenden Mittelschicht 92 verwendet werden.
  • Unter Bezugnahme nun auf 5A und 5B wird ein Ätzprozess 160 zum „Öffnen“ der Mittelschicht 92 durchgeführt. Mit anderen Worten, die Mittelschicht 92 wird in Segmente 92A und 92B strukturiert. Die Segmente 93A und 93B dienen in diesem Ätzprozess 160 als Fotolackmaske. Der Ätzprozess 160 kann in derselben Ätzkammer ausgeführt werden, die zur Durchführung des oben besprochenen Randentfernungsprozesses 140 verwendet wurde. Mit anderen Worten, der Ätzprozess 160 beinhaltet auch einen kontinuierlichen Plasmaprozess (einen pulsfreien Prozess), zum Beispiel den ICP-Prozess. In gewissen Ausführungsformen enthält ein Ätzgas des Ätzprozesses 160 CF4, CHF3, H2, N2 und Ar. Das CHF3-Gas dient in der vorliegenden Ausführungsform als ein Hauptgas und die N2- und Ar-Gase dienen in der vorliegenden Ausführungsform als Hilfsgase. Das CF4-Gas kann eine Strömungsrate im Bereich von etwa 50 sccm bis etwa 70 sccm aufweisen, zum Beispiel etwa 60 sccm, das CHF3 kann eine Strömungsrate im Bereich von etwa 45 sccm bis etwa 65 sccm aufweisen, zum Beispiel etwa 55 sccm, das H2-Gas kann eine Strömungsrate im Bereich von etwa 50 sccm bis etwa 250 sccm aufweisen, zum Beispiel etwa 150 sccm, das N2-Gas kann eine Strömungsrate im Bereich von etwa 50 sccm bis etwa 80 sccm aufweisen, zum Beispiel etwa 65 sccm, und das Ar-Gas kann eine Strömungsrate im Bereich von etwa 40 sccm bis etwa 60 sccm aufweisen, zum Beispiel etwa 50 sccm.
  • Es ist klar, dass die Strömungsrate des H2-Gases im Bereich von etwa 50 sccm bis etwa 250 sccm optimiert ist, da eine langsamere Strömungsrate zu einer unvollständigen oder unwirksamen Ätzung führen kann und eine schnellere Strömungsrate zu einem zu hohen Fotolackverlust führen kann (d.h., Verlust der Segmente 93A und 93B). Dies wird in der Folge unter Bezugnahme auf 8 ausführlicher besprochen. Es ist auch klar, dass in anderen Ausführungsformen andere geeignete CxHyFz- (wobei x > 0, y >= 0 und z > 0) Gase als Hauptgas anstelle des CHF3-Gases verwendet werden können, das in der vorliegenden Ausführungsform verwendet wird.
  • Der Ätzprozess wird bei einem Druck im Bereich von etwa 0,66 Pa bis etwa 2,66 Pa, zum Beispiel etwa 1,6 Pa durchgeführt. Eine Energiequelle für den ICP-Prozess kann im Bereich von etwa 500 W bis etwa 700 W liegen, zum Beispiel etwa 600 W. Eine Vorspannung für den IPC-Prozess kann im Bereich von etwa 120 V bis etwa 240 V liegen, zum Beispiel etwa 200 V. Es ist auch klar, dass der Bereich der Vorspannung von etwa 120 V bis etwa 240 V optimiert ist, da eine Vorspannung, die geringer als 120 V ist, zu einem unvollständigen oder ineffektiven Ätzen führen könnte, und eine Vorspannung, die höher als 240 V ist, zu einem zu hohen Fotolackverlust führen könnte (d.h., Verlust der Segmente 93A und 93B). Es ist auch klar, dass der Ätzprozess 160 vorzugsweise unter Anwendung eines kontinuierlichen Plasmaprozesses durchgeführt wird, da eine pulsierende Art eines Ätzprozesses - die diskontinuierlich ist, aber allgemein in vielen Ätzprozessen verwendet wird - ebenso zu einem unvollständigen oder ineffektiven Ätzen führen könnte.
  • Infolge des Ätzprozesses 160 wird die Mittelschicht in Segmente 92A und 92B strukturiert. Die Segmente 92A und 92B sind mit den Segmenten 93A bzw. 93B ausgerichtet, da die Segmente 93A und 93B als Maske während des Ätzprozesses 160 dienen. Zusätzlich wird eine Beschichtung 180 über der oberen Oberfläche und den Seitenwandflächen der Segmente 93A bis 93B und 92A bis 92B gebildet. In einigen Ausführungsformen enthält die Beschichtung 180 ein Polymermaterial. Die Bildung der Beschichtung 180 ist zumindest teilweise der Zugabe des H2-Gases zuzuschreiben. Aufgrund verschiedener chemischer Reaktionen wird die Beschichtung 180 kontinuierlich auf den Segmenten 93A bis 93B und 92A bis 92B abgeschieden, während auch das Ätzen kontinuierlich stattfindet. Anders gesagt, das Ätzen der Mittelschicht 92 und die Bildung der Beschichtung 180 erfolgen im Wesentlichen gleichzeitig und kontinuierlich. Am Ende des Ätzprozesses 160 liegt eine gemeinsame Höhe 185 des Segments 93A und der Beschichtung 180 im Bereich von 41 nm bis etwa 61 nm.
  • Wie oben besprochen, kann das Ätzen der Mittelschicht eines dreilagigen Fotolacks gemäß herkömmlichen Prozessen unter anderen den Einschluss des H2-Gases als Ätzmittel nicht enthalten. Als solches würden die herkömmlichen Prozesse zum Ätzen der Mittelschicht nicht zu einer kontinuierlichen Abscheidung einer Beschichtung (oder einer ähnlichen Schicht wie der Beschichtung 180) auf der Fotolackmaske (d.h., Teilen der Deckschicht ähnlich den Segmenten 93A-93B) führen. Mit anderen Worten, es würde in herkömmlichen Ätzprozessen kein schützendes Beschichtungsmaterial auf der Fotolackmaske gebildet werden. Der fehlende Schutz der Fotolackmaske führt häufig zu einem Überätzen der Fotolackmaske, wobei die Fotolackmaske einen größeren als erwarteten Verlust an Höhe erfährt. In einigen Fällen können Teile der Fotolackmaske in ihrer Gesamtheit weggeätzt werden. In einem dieser Szenarien kann die überätzte Fotolackmaske nicht angemessen zur Durchführung einer Ätzung der Mittelschicht verwendet werden, da dies wahrscheinlich zu Problemen eines Linienbruchs führen würde. Zum Beispiel wird nun ein Segment der Mittelschicht, das nicht geätzt werden sollte, aufgrund der unzureichenden Fotolackmaske geätzt. Folglich kann die Arbeitsleistung der Halbleitervorrichtung verschlechtert sein und die Vorrichtung kann zunehmend versagen.
  • Im Vergleich scheidet die vorliegende Offenbarung kontinuierlich die Beschichtung 180 um die Segmente 93A-93B der Deckschicht 93 (d.h., der Fotolackmaske) ab. Die Beschichtung 180 verhindert das Überätzen der Segmente 93A-93B, indem sie diese während des Ätzens der Mittelschicht 92 schützt. Als solches entstehen bei dem Ätzprozess 160 der vorliegenden Offenbarung kaum Probleme eines Linienbruchs, die üblicherweise bei herkömmlichen Ätzprozessen auftreten.
  • Unter Bezugnahme nun auf 6A-6B wird ein anderer Ätzprozess 190 zum „Öffnen“ der Bodenschicht 91 ausgeführt. Mit anderen Worten, die Bodenschicht 91 wird in Segmente 91A und 91B strukturiert. Die Segmente 92A und 92B der strukturierten Mittelschicht dienen in diesem Ätzprozess 190 als Maske. Der Ätzprozess 190 kann in derselben Ätzkammer, die zur Durchführung des oben besprochenen Randentfernungsprozesses 140 und Ätzprozesses 160 verwendet wurde, durchgeführt werden oder nicht. Die Beschichtung 180 kann während des Ätzprozesses 190 entfernt werden oder kann vor Durchführung des Ätzprozesses 190 entfernt werden.
  • In gewissen Ausführungsformen enthält ein Ätzgas des Ätzprozesses 190 HBr, Cl2, O2 und N2. Das HBr-Gas kann eine Strömungsrate im Bereich von etwa 40 sccm bis etwa 60 sccm haben, zum Beispiel etwa 50 sccm, das Cl2-Gas kann eine Strömungsrate im Bereich von etwa 5 sccm bis etwa 40 sccm haben, zum Beispiel etwa 20 sccm, das O2-Gas kann eine Strömungsrate im Bereich von etwa 40 sccm bis etwa 150 sccm haben, zum Beispiel etwa 90 sccm, und das N2-Gas kann eine Strömungsrate im Bereich von etwa 30 sccm bis etwa 80 sccm haben, zum Beispiel etwa 50 sccm.
  • Unter Bezugnahme nun auf 7A-7B wird ein anderer Ätzprozess 200 zum Strukturieren der amorphen Siliziumschicht 70 durchgeführt. Mit anderen Worten, die amorphe Siliziumschicht 70 wird in Segmente 70A und 70B strukturiert. Die Segmente 91A und 91B der strukturierten Bodenschicht dienen in diesem Ätzprozess 200 als Maske. Der Ätzprozess 200 kann in derselben Ätzkammer, die zur Durchführung des oben besprochenen Randentfernungsprozesses 140 und Ätzprozesses 160 und 190 verwendet wurde, durchgeführt werden oder nicht. Die Segmente 92A-92B der Mittelschicht können während des Ätzprozesses 200 entfernt werden oder können vor der Durchführung des Ätzprozesses 200 entfernt werden.
  • Obwohl aus Gründen der Einfachheit nicht im Speziellen dargestellt oder besprochen, können auch eine oder mehrere der verschiedenen Schichten 40-65 unter Verwendung verschiedener Ätzprozesse strukturiert werden. Infolge dieser Ätzprozesse können verschiedene Halbleitermerkmale, wie Gräben oder Inseln, gebildet werden. Auch hier erfahren verschiedene Halbleitermerkmale, die strukturiert werden, aufgrund der kontinuierlichen Bildung der Beschichtung 180 und der kontinuierlichen Ätzung der Mittelschicht 92 während des Mittelschichtätzprozesses eher kaum eine ungenaue oder unangemessene Strukturierung infolge von Problemen eines Fotolackrandes oder eines Linienbruchs, wie oben in Verbindung mit herkömmlichen Prozessen besprochen.
  • 8 ist eine grafische Darstellung, die drei verschiedene Phasen 220-222 zeigt, die verschiedenen Strömungsraten des H2-Gases im Ätzprozess 160 entsprechen, der in 5B dargestellt ist. In 8 sind verschiedene Ätzleistungsparameter als die Y-Achse in Bezug auf verschiedene Strömungsraten des H2-Gases als X-Achse eingetragen. Zum Beispiel bezeichnet AMI CD eine kritische Dimension nach Maskenüberprüfung, LWR bezeichnet die Linienbreitenrauheit, ML EP oder BL EP bezeichnet den Mittelschichtendpunkt bzw. Bodenschichtendpunkt (Ätzdauer in Verbindung mit der Mittelschicht 92 oder der Bodenschicht 91, während sie durchgeätzt werden) und PR EP bezeichnet den Fotolackendpunkt (Ätzdauer in Verbindung mit der vollständigen Entfernung der Deckschicht 93). In dem Ätzprozess 160 finden drei Mechanismen statt:
    • • Mechanismus A betrifft die Fluorätzung. Mechanismus A enthält die folgenden chemischen Reaktionen: e- + CF4- => CF3 + F + e-, und Si + 4F => SiF4.
    • • Mechanismus B betrifft eine Fluorbildungsreduktion und Polymerbildung. Mechanismus B enthält die folgenden chemischen Reaktionen: H + F => HF, und CF4 + H2 => CxHyFz.
    • • Mechanismus C betrifft eine Fluorbildung. Mechanismus C enthält die folgenden chemischen Reaktionen: HF + e- => H + F + e-, und H + HF* => H2 + F.
  • In Phase 1 dominiert Mechanismus B. Infolgedessen nimmt AMI CD ab, LWR bleibt relativ konstant, ML EP nimmt zu und BL EP nimmt ebenfalls zu. In Phase 2 sind die Mechanismen A, B und C relativ ausgewogen. mit anderen Worten, keiner dieser Mechanismen dominiert. Infolgedessen ist AMI CD beim Sollwert, LWR nimmt ab, ML EP nimmt ab oder bleibt relativ konstant und BL EP nimmt ebenfalls ab. In Phase 3 dominiert Mechanismus C. Infolgedessen nimmt AMI CD ab, LWR nimmt zu, ML EP bleibt relativ konstant und BL EP nimmt ab.
  • Das Verhalten in Verbindung mit den drei oben besprochenen Phasen 220-222 ist in 8 auch grafisch dargestellt. Es ist erkennbar, dass eine optimierte und ausgeglichene Arbeitsleistung in Phase 2 erreicht wird, wo das H2-Gas annähernd im Bereich von etwa 50 sccm bis etwa 250 sccm ist. Mit anderen Worten, Phase 2 entspricht einem Zustand, in dem das Ätzen der Mittelschicht und die Abscheidung der Schutzbeschichtung auf der Fotolackmaske kontinuierlich in ausgewogener Weise erfolgen kann. Es würde weder ein Überätzen der Fotolackmaske auftreten, noch findet ein Ätzen über einen übermäßig langen Zeitraum statt. Somit wird die H2-Gasströmungsrate in Phase 2 als optimiert angesehen und wird daher im Ätzprozess 160 der vorliegenden Offenbarung implementiert.
  • Ein Aspekt der vorliegenden Offenbarung beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren enthält: Bilden einer Materialschicht über einer Trägerschicht; Bilden eines dreilagigen Fotolacks über der Materialschicht, wobei der dreilagige Fotolack eine Bodenschicht, eine Mittelschicht, die über der Bodenschicht angeordnet ist, und eine lichtempfindliche Schicht, die über der Mittelschicht angeordnet ist, enthält; Durchführen eines Lithografieprozesses zum Strukturieren der lichtempfindlichen Schicht zu einer Maske mit einer oder mehreren Öffnungen; Entfernen unerwünschter Teile der Maske durch einen ersten Ätzprozess; und danach Strukturieren der Mittelschicht durch einen zweiten Ätzprozess, wobei der zweite Ätzprozess das Bilden einer Beschichtung um die Maske enthält, während die Mittelschicht geätzt wird.
  • In einigen Ausführungsformen enthält das Verfahren ferner: Strukturieren der Bodenschicht durch einen dritten Ätzprozess, wobei die Maske und die Beschichtung gemeinsam während des dritten Ätzprozesses entfernt werden; und Verwenden der strukturierten Bodenschicht zum Strukturieren der Materialschicht.
  • In einigen Ausführungsformen enthalten die unerwünschten Teile der Maske einen Fotolackrand, der von der Maske nach außen absteht.
  • In einigen Ausführungsformen wird der erste Ätzprozess mit einem Ar-Gas und einem CF4-Gas durchgeführt; und der erste Ätzprozess wird bei einem Druck von etwa 0,27 Pa durchgeführt.
  • In einigen Ausführungsformen enthält der zweite Ätzprozess einen Plasmaätzprozess und wobei der Plasmaätzprozess mit mindestens einem CXHyFZ-Gas und einem H2-Gas durchgeführt wird.
  • In einigen Ausführungsformen ist das H2-Gas so gestaltet, dass es ein Polymermaterial veranlasst, um die Maske als die Beschichtung abgeschieden zu werden, während die Mittelschicht geätzt wird.
  • In einigen Ausführungsformen ist eine Strömungsrate des H2-Gases im Bereich von etwa 50 Standardkubikzentimetern pro Minute (sccm) bis etwa 250 sccm.
  • In einigen Ausführungsformen enthält der Plasmaätzprozess einen kontinuierlichen Plasmaprozess.
  • In einigen Ausführungsformen wird der Plasmaätzprozess bei einer Vorspannung im Bereich von etwa 120 Volt bis etwa 240 Volt ausgeführt.
  • In einigen Ausführungsformen enthält die Bodenschicht ein erstes CxHyOz-Material; die Mittelschicht enthält ein SiCxHyOz-Material; und die lichtempfindliche Schicht enthält ein zweites CxHyOz-Material und eine Komponente zur fotoinduzierten Säurebildung.
  • Ein weiterer Aspekt der vorliegenden Offenbarung beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren enthält: Bilden einer Materialschicht über einer Trägerschicht; Bilden eines dreilagigen Fotolacks über der Materialschicht, wobei der dreilagige Fotolack eine erste Schicht, eine zweite Schicht, die über der ersten Schicht angeordnet ist, und eine dritte Schicht, die über der zweiten Schicht angeordnet ist, enthält, wobei die dritte Schicht ein lichtempfindliches Material enthält; Bilden einer strukturierten dritten Schicht durch einen Lithografieprozess, wobei die strukturierte dritte Schicht eine oder mehrere Öffnungen enthält, die die darunterliegende zweite Schicht freilegen; Entfernen des Randes der strukturierten dritten Schicht durch einen ersten Ätzprozess; nach dem Entfernen des Randes, Bilden einer strukturierten zweiten Schicht durch einen zweiten Ätzprozess; wobei der zweite Ätzprozess ein kontinuierliches Auftragen einer Polymerschicht um die strukturierte dritte Schicht enthält, während die zweite Schicht geätzt wird; Bilden einer strukturierten ersten Schicht durch einen dritten Ätzprozess, wobei die strukturierte zweite Schicht und die darauf aufgetragene Polymerschicht gemeinsam während des dritten Ätzprozesses entfernt werden, und Strukturieren der Materialschicht unter Verwendung der strukturierten ersten Schicht.
  • In einigen Ausführungsformen enthält die erste Schicht ein erstes CxHyOz-Material; die zweite Schicht enthält ein SiCxHyOz-Material; und die dritte Schicht enthält ein zweites CxHyOz-Material und eine Komponente zur fotoinduzierten Säurebildung.
  • In einigen Ausführungsformen wird der erste Ätzprozess unter Verwendung eines Ar-Gases und eines CF4-Gases durchgeführt; und der erste Ätzprozess wird bei einem Druck von etwa 0,27 Pa durchgeführt.
  • In einigen Ausführungsformen enthält der zweite Ätzprozess einen Plasmaätzprozess, der pulsfrei ist, und wobei der Plasmaätzprozess unter Verwendung mindestens eines CxHyFz-Gases und eines H2-Gases durchgeführt wird.
  • In einigen Ausführungsformen liegt eine Strömungsrate des H2-Gases im Bereich von etwa 50 Standardkubikzentimetern pro Minute (sccm) bis etwa 250 sccm.
  • In einigen Ausführungsformen enthält der Plasmaätzprozess einen induktiv gekoppelten Plasma- (ICP-) Prozess.
  • In einigen Ausführungsformen wird der Plasmaätzprozess bei einer Vorspannung im Bereich von etwa 120 Volt bis etwa 240 Volt durchgeführt.
  • Ein weiterer Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren enthält: Bilden einer Materialschicht über einer Trägerschicht; Bilden eines dreilagigen Fotolacks über der Materialschicht, wobei der dreilagige Fotolack eine Bodenschicht, eine Mittelschicht, die über der Bodenschicht angeordnet ist, und eine lichtempfindliche Deckschicht, die über der Mittelschicht angeordnet ist, enthält, wobei die Bodenschicht ein erstes CxHyOz-Material enthält, die Mittelschicht ein SiCxHyOz-Material enthält und die lichtempfindliche Deckschicht ein zweites CxHyOz-Material und ein lichtempfindliches Element enthält; Durchführen eines Lithografieprozesses zum Strukturieren der lichtempfindlichen Deckschicht zu einer Maske mit einer oder mehreren Öffnungen, wobei die Maske eine Rand enthält, der sich seitlich von der Maske nach außen erstreckt; Entfernen des Randes der Maske durch Durchführen eines ersten Ätzprozesses, wobei der erste Ätzprozess unter Verwendung eines Ar-Gases und eines CF4-Gases durchgeführt wird; danach Strukturieren der Mittelschicht durch einen zweiten Ätzprozess, wobei der zweite Ätzprozess ein kontinuierliches Abscheiden einer Polymerbeschichtung um die vom Rand befreite Maske enthält, während die Mittelschicht geätzt wird, und wobei der zweite Ätzprozess unter Verwendung mindestens eines CxHyFz-Gases und eines H2-Gases durchgeführt wird; Strukturieren der Bodenschicht durch einen dritten Ätzprozess, wobei die Maske und die Polymerbeschichtung beide während des dritten Ätzprozesses entfernt werden; und Strukturieren der Materialschicht unter Verwendung der strukturierten Bodenschicht.
  • In einigen Ausführungsformen enthält der zweite Ätzprozess einen induktiv gekoppelten Plasma- (ICP) Prozess mit einer Vorspannung im Bereich von etwa 120 Volt bis etwa 240 Volt.
  • In einigen Ausführungsformen liegt eine Strömungsrate des H2-Gases des zweiten Ätzprozesses im Bereich von etwa 50 Standardkubikzentimetern pro Minute (sccm) bis etwa 250 sccm.

Claims (19)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung (30), umfassend: Bilden einer Materialschicht (40, 45, 50, 55, 60, 65, 70) über einer Trägerschicht (35); Bilden eines dreilagigen Fotolacks (90) über der Materialschicht (40, 45, 50, 55, 60, 65, 70), wobei der dreilagige Fotolack (90) eine Bodenschicht (91), eine Mittelschicht (92), die über der Bodenschicht (91) angeordnet ist, und eine lichtempfindliche Schicht (93), die über der Mittelschicht (92) angeordnet ist, enthält; Durchführen eines Lithografieprozesses (100) zum Strukturieren der lichtempfindlichen Schicht (93) zu einer Maske mit Segmenten (93A, 93B), die durch eine oder mehrere Öffnungen (110) getrennt sind, wobei ein Segment (93A) der Maske einen unerwünschten Teil (130) aufweist, der sich seitlich von dem Segment (93A) der Maske in eine Öffnung (110) erstreckt; Entfernen des unerwünschten Teils des Segments (93A) der Maske durch einen ersten Ätzprozess (140); und danach Strukturieren der Mittelschicht (92) durch einen zweiten Ätzprozess (160), wobei der zweite Ätzprozess (160) das Bilden einer Beschichtung (180) um die Maske enthält, während die Mittelschicht (92) geätzt wird.
  2. Verfahren nach Anspruch 1, des Weiteren umfassend: Strukturieren der Bodenschicht (91) durch einen dritten Ätzprozess (190), wobei die Maske und die Beschichtung (180) gemeinsam während des dritten Ätzprozesses (190) entfernt werden; und Verwenden der strukturierten Bodenschicht (91) zum Strukturieren der Materialschicht (40, 45, 50, 55, 60, 65, 70) .
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Ätzprozess (140) mit einem Ar-Gas und einem CF4-Gas durchgeführt wird; und der erste Ätzprozess (140) bei einem Druck von 0,27 Pa durchgeführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der zweite Ätzprozess (160) einen Plasmaätzprozess enthält und wobei der Plasmaätzprozess mit mindestens einem CXHyFZ-Gas und einem H2-Gas durchgeführt wird.
  5. Verfahren nach Anspruch 4, wobei das H2-Gas ein Beschichten der Maske mit einem Polymermaterial induziert, während die Mittelschicht (92) geätzt wird.
  6. Verfahren nach Anspruch 5, wobei eine Strömungsrate des H2-Gases im Bereich von 50 Standardkubikzentimetern pro Minute bis 250 Standardkubikzentimetern pro Minute ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei der Plasmaätzprozess einen kontinuierlichen Plasmaprozess enthält.
  8. Verfahren nach einem der Ansprüche 4 bis 7, wobei der Plasmaätzprozess bei einer Vorspannung im Bereich von 120 Volt bis 240 Volt ausgeführt wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei: die Bodenschicht (91) ein erstes CxHyOz-Material enthält; die Mittelschicht (92) ein SiCxHyOz-Material enthält; und die lichtempfindliche Schicht (93) ein zweites CxHyOz-Material und eine Komponente zur fotoinduzierten Säurebildung enthält.
  10. Verfahren zum Herstellen einer Halbleitervorrichtung (30), umfassend: Bilden einer Materialschicht (40, 45, 50, 55, 60, 65, 70) über einer Trägerschicht (35); Bilden eines dreilagigen Fotolacks (90) über der Materialschicht (40, 45, 50, 55, 60, 65, 70), wobei der dreilagige Fotolack (90) eine erste Schicht (91), eine zweite Schicht (92), die über der ersten Schicht (91) angeordnet ist, und eine dritte Schicht (93), die über der zweiten Schicht (92) angeordnet ist, enthält, wobei die dritte Schicht (93) ein lichtempfindliches Material enthält; Bilden einer strukturierten dritten Schicht (93) durch einen Lithografieprozess (100), wobei die strukturierte dritte Schicht (93) Segmente (93A, 93B) aufweist, die durch eine oder mehrere Öffnungen (110) , die die darunterliegende zweite Schicht (92) freilegen, getrennt sind, wobei ein Segment (93A) der strukturierten dritten Schicht einen unerwünschten Abschnitt (130) aufweist, der sich seitlich von dem Segment (93A) in eine Öffnung (110) erstreckt; Entfernen des unerwünschten Abschnitts (130) des Segments (93A) der strukturierten dritten Schicht (93) durch einen ersten Ätzprozess (140); nach dem Entfernen des unerwünschten Abschnitts (130), Bilden einer strukturierten zweiten Schicht (92) durch einen zweiten Ätzprozess (160); wobei der zweite Ätzprozess (160) ein kontinuierliches Auftragen einer Polymerschicht (180) um die strukturierte dritte Schicht (93) enthält, während die zweite Schicht (92) geätzt wird; Bilden einer strukturierten ersten Schicht (91) durch einen dritten Ätzprozess (190), wobei die strukturierte zweite Schicht (92) und die darauf aufgetragene Polymerschicht (180) gemeinsam während des dritten Ätzprozesses (190) entfernt werden; und Strukturieren der Materialschicht (40, 45, 50, 55, 60, 65, 70) unter Verwendung der strukturierten ersten Schicht (91).
  11. Verfahren nach Anspruch 10, wobei: die erste Schicht (91) ein erstes CxHyOz-Material enthält; die zweite Schicht (92) ein SiCxHyOz-Material enthält; und die dritte Schicht (93) ein zweites CxHyOz-Material und eine Komponente zur fotoinduzierten Säurebildung enthalt.
  12. Verfahren nach Anspruch 10 oder 11, wobei der erste Ätzprozess (140) unter Verwendung eines Ar-Gases und eines CF4-Gases durchgeführt wird; und der erste Ätzprozess bei einem Druck von 0,27 Pa durchgeführt wird.
  13. Verfahren nach einem der Ansprüche 10 bis 12, wobei der zweite Ätzprozess (160) einen Plasmaätzprozess enthält, der pulsfrei ist, und wobei der Plasmaätzprozess unter Verwendung mindestens eines CxHyFz-Gases und eines H2-Gases durchgeführt wird.
  14. Verfahren nach Anspruch 13, wobei eine Strömungsrate des H2-Gases im Bereich von 50 Standardkubikzentimetern pro Minute bis 250 Standardkubikzentimetern pro Minute liegt.
  15. Verfahren nach Anspruch 13 oder 14, wobei der Plasmaätzprozess einen induktiv gekoppelten Plasmaprozess enthält.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei der Plasmaätzprozess bei einer Vorspannung im Bereich von 120 Volt bis 240 Volt durchgeführt wird.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung (30), umfassend: Bilden einer Materialschicht (40, 45, 50, 55, 60, 65, 70) über einer Trägerschicht (35); Bilden eines dreilagigen Fotolacks (90) über der Materialschicht (40, 45, 50, 55, 60, 65, 70), wobei der dreilagige Fotolack (90) eine Bodenschicht (91), eine Mittelschicht (92), die über der Bodenschicht (91) angeordnet ist, und eine lichtempfindliche Deckschicht (93), die über der Mittelschicht (92) angeordnet ist, enthält, wobei die Bodenschicht (91) ein erstes CxHyOz-Material enthält, die Mittelschicht (92) ein SiCxHyOz-Material enthält und die lichtempfindliche Deckschicht (93) ein zweites CxHyOz-Material und ein lichtempfindliches Element enthält; Durchführen eines Lithografieprozesses (100) zum Strukturieren der lichtempfindlichen Deckschicht (93) zu einer Maske mit Segmenten (93A, 93B), die durch einer oder mehreren Öffnungen (110) getrennt sind, wobei ein Segment (93A) der Maske einen Rand (130) enthält, der sich seitlich von dem Segment (93A) der Maske nach außen in eine Öffnung (110) erstreckt; Entfernen des Randes (130) des Segments (93A) der Maske durch Durchführen eines ersten Ätzprozesses (140), wobei der erste Ätzprozess (140) unter Verwendung eines Ar-Gases und eines CF4-Gases durchgeführt wird; danach Strukturieren der Mittelschicht (92) durch einen zweiten Ätzprozess (160), wobei der zweite Ätzprozess (160) ein kontinuierliches Abscheiden einer Polymerbeschichtung (180) um die vom Rand (130) befreite Maske enthält, während die Mittelschicht (92) geätzt wird, und wobei der zweite Ätzprozess (160) unter Verwendung mindestens eines CxHyFz-Gases und eines H2-Gases durchgeführt wird; Strukturieren der Bodenschicht (91) durch einen dritten Ätzprozess (190), wobei die Maske und die Polymerbeschichtung (180) beide während des dritten Ätzprozesses (190) entfernt werden; und Strukturieren der Materialschicht (40, 45, 50, 55, 60, 65, 70) unter Verwendung der strukturierten Bodenschicht (91).
  18. Verfahren nach Anspruch 17, wobei der zweite Ätzprozess (160) einen induktiv gekoppelten Plasmaprozess mit einer Vorspannung im Bereich von 120 Volt bis 240 Volt enthält.
  19. Verfahren nach Anspruch 17 oder 18, wobei eine Strömungsrate des H2-Gases des zweiten Ätzprozesses (160) im Bereich von 50 Standardkubikzentimetern pro Minute bis 250 Standardkubikzentimetern pro Minute liegt.
DE102014118843.8A 2013-12-26 2014-12-17 Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks Active DE102014118843B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/140,675 2013-12-26
US14/140,675 US9159561B2 (en) 2013-12-26 2013-12-26 Method for overcoming broken line and photoresist scum issues in tri-layer photoresist patterning

Publications (2)

Publication Number Publication Date
DE102014118843A1 DE102014118843A1 (de) 2015-07-02
DE102014118843B4 true DE102014118843B4 (de) 2024-03-14

Family

ID=53372188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118843.8A Active DE102014118843B4 (de) 2013-12-26 2014-12-17 Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks

Country Status (3)

Country Link
US (2) US9159561B2 (de)
DE (1) DE102014118843B4 (de)
TW (1) TWI544517B (de)

Families Citing this family (268)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US20160013291A1 (en) * 2014-03-24 2016-01-14 Globalfoundries Inc. Methods of forming isolated channel regions for a finfet semiconductor device and the resulting device
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10079178B1 (en) 2017-03-17 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd Formation method of semiconductor device structure using multilayer resist layer
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) * 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10354874B2 (en) 2017-11-14 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Directional processing to remove a layer or a material formed over a substrate
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
KR20190085654A (ko) 2018-01-11 2019-07-19 삼성전자주식회사 반도체 소자의 제조 방법
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
WO2019158960A1 (en) 2018-02-14 2019-08-22 Asm Ip Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10978301B2 (en) * 2018-08-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Morphology of resist mask prior to etching
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11300881B2 (en) 2018-10-23 2022-04-12 International Business Machines Corporation Line break repairing layer for extreme ultraviolet patterning stacks
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11923295B2 (en) 2020-02-19 2024-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect level with high resistance layer and method of forming the same
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145080A (ko) 2020-05-22 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
CN113594026A (zh) * 2021-07-29 2021-11-02 上海华力微电子有限公司 光刻材料的返工方法及衬底的光刻方法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221619A1 (en) 2004-03-31 2005-10-06 Tokyo Electron Limited System and method for etching a mask
US20050266691A1 (en) 2004-05-11 2005-12-01 Applied Materials Inc. Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
US20060094230A1 (en) 2004-11-04 2006-05-04 International Business Machines Corporation Multiple Layer Resist Scheme Implementing Etch Recipe Particular to Each Layer
US20090101985A1 (en) 2006-08-18 2009-04-23 International Business Machines Corporation Trilayer resist scheme for gate etching applications
US20120156593A1 (en) 2010-12-21 2012-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning trenches with varying dimension

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4333793A (en) * 1980-10-20 1982-06-08 Bell Telephone Laboratories, Incorporated High-selectivity plasma-assisted etching of resist-masked layer
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US6524755B2 (en) * 2000-09-07 2003-02-25 Gray Scale Technologies, Inc. Phase-shift masks and methods of fabrication
US6596641B2 (en) * 2001-03-01 2003-07-22 Micron Technology, Inc. Chemical vapor deposition methods
US7390755B1 (en) * 2002-03-26 2008-06-24 Novellus Systems, Inc. Methods for post etch cleans
US6900139B1 (en) * 2002-04-30 2005-05-31 Advanced Micro Devices, Inc. Method for photoresist trim endpoint detection
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7238462B2 (en) * 2002-11-27 2007-07-03 Tokyo Ohka Kogyo Co., Ltd. Undercoating material for wiring, embedded material, and wiring formation method
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US20070193602A1 (en) * 2004-07-12 2007-08-23 Savas Stephen E Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing
US7539969B2 (en) * 2005-05-10 2009-05-26 Lam Research Corporation Computer readable mask shrink control processor
US7585613B2 (en) * 2006-01-25 2009-09-08 Shin-Etsu Chemical Co., Ltd. Antireflection film composition, substrate, and patterning process
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
US7745104B2 (en) * 2006-08-10 2010-06-29 Shin-Etsu Chemical Co., Ltd. Bottom resist layer composition and patterning process using the same
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US20080194109A1 (en) * 2007-02-14 2008-08-14 Renesas Technology Corp. Method of fabricating a semiconductor device
JP4813537B2 (ja) * 2008-11-07 2011-11-09 信越化学工業株式会社 熱酸発生剤を含有するレジスト下層材料、レジスト下層膜形成基板及びパターン形成方法
US8715515B2 (en) * 2009-03-23 2014-05-06 Intevac, Inc. Process for optimization of island to trench ratio in patterned media
US8404581B2 (en) * 2009-09-29 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect of a semiconductor device
JP5238781B2 (ja) * 2010-09-17 2013-07-17 株式会社東芝 磁気記録媒体の製造方法
JP5746005B2 (ja) * 2011-11-29 2015-07-08 信越化学工業株式会社 ケイ素含有レジスト下層膜形成用組成物及びパターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050221619A1 (en) 2004-03-31 2005-10-06 Tokyo Electron Limited System and method for etching a mask
US20050266691A1 (en) 2004-05-11 2005-12-01 Applied Materials Inc. Carbon-doped-Si oxide etch using H2 additive in fluorocarbon etch chemistry
US20060094230A1 (en) 2004-11-04 2006-05-04 International Business Machines Corporation Multiple Layer Resist Scheme Implementing Etch Recipe Particular to Each Layer
US20090101985A1 (en) 2006-08-18 2009-04-23 International Business Machines Corporation Trilayer resist scheme for gate etching applications
US20120156593A1 (en) 2010-12-21 2012-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for patterning trenches with varying dimension

Also Published As

Publication number Publication date
US20150187580A1 (en) 2015-07-02
US9583345B2 (en) 2017-02-28
TW201543546A (zh) 2015-11-16
DE102014118843A1 (de) 2015-07-02
US20160013059A1 (en) 2016-01-14
TWI544517B (zh) 2016-08-01
US9159561B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
DE102014118843B4 (de) Verfahren zum Beheben von Problemen eines Linienbruchs und eines Fotolackrandes beim Strukturieren eines dreilagigen Fotolacks
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE102011054757B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, die Metall-Gate-Elektroden aufweist
DE102018115204A1 (de) Strukturierungsverfahren für halbleiter-bauelemente und daraus resultierende strukturen
DE112006000308T5 (de) Verfahren zur Verringerung kritischer Abmessungen unter Verwendung mehrerer Maskenschritte
DE10224935A1 (de) Verfahren zum Ätzen von Öffnungen mit hohem Seitenverhältnis
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE102015106047A1 (de) Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel
DE102015115652A1 (de) Verfahren zum strukturieren integrierter schaltungen
DE112006000811T5 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102008049727A1 (de) Kontaktelemente und Kontaktdurchführungen eines Halbleiterbauelements, die durch eine Hartmaske und Doppelbelichtung hergestellt sind
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102014119641B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten
DE102007035898A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102007030020B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Ausbilden von mindestens einer Seitenwandabstandshalterstruktur
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
DE102019119716B4 (de) Isolation von source/drain-regionen zweier multi-gate-transistoren in dichter anordnung
DE10338292A1 (de) Verfahren zum Ätzen einer Metallschicht unter Verwendung einer Maske, Metallisierungsverfahren für eine Halbleitervorrichtung, Verfahren zum Ätzen einer Metallschicht und ein Ätzgas
DE112015006940T5 (de) Verfahren zum Invertieren lithographischer Muster und Halbleitervorrichtungen, die Strukturen mit hohem Aspektverhältnis beinhalten
DE102017127203A1 (de) Halbleiterbauelement mit verringertem grabenbeladungseffekt
DE102016114876B4 (de) Verfahren zur Herstellung einer Abstandshalterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021311000

Ipc: H01L0021308000

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021308000

Ipc: H01L0021311000

R018 Grant decision by examination section/examining division