DE102015106047A1 - Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel - Google Patents
Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel Download PDFInfo
- Publication number
- DE102015106047A1 DE102015106047A1 DE102015106047.7A DE102015106047A DE102015106047A1 DE 102015106047 A1 DE102015106047 A1 DE 102015106047A1 DE 102015106047 A DE102015106047 A DE 102015106047A DE 102015106047 A1 DE102015106047 A1 DE 102015106047A1
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- semiconductor substrate
- gate
- semiconductor device
- lower portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims description 80
- 238000005530 etching Methods 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000010410 layer Substances 0.000 description 93
- 239000000463 material Substances 0.000 description 12
- 239000003989 dielectric material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012295 chemical reaction liquid Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- QKQUUVZIDLJZIJ-UHFFFAOYSA-N hafnium tantalum Chemical compound [Hf].[Ta] QKQUUVZIDLJZIJ-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000951 Aluminide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910026551 ZrC Inorganic materials 0.000 description 1
- OTCHGXYCWNXDOA-UHFFFAOYSA-N [C].[Zr] Chemical compound [C].[Zr] OTCHGXYCWNXDOA-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- CAVCGVPGBKGDTG-UHFFFAOYSA-N alumanylidynemethyl(alumanylidynemethylalumanylidenemethylidene)alumane Chemical compound [Al]#C[Al]=C=[Al]C#[Al] CAVCGVPGBKGDTG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- WHJFNYXPKGDKBB-UHFFFAOYSA-N hafnium;methane Chemical compound C.[Hf] WHJFNYXPKGDKBB-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Eine Struktur und ein Verfahren zum Ausbilden eines Halbleiterbauelements sind bereitgestellt. Das Halbleiterbauelement umfasst ein Halbleitersubstrat und eine erste Gateelektrode über dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine erste Gatedielektrikumsschicht zwischen der ersten Gateelektrode und dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine zweite Gateelektrode über dem Halbleitersubstrat. Die zweite Gateelektrode weist einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat, und der obere Abschnitt ist breiter als der untere Abschnitt. Außerdem umfasst das Halbleiterbauelement eine zweite Gatedielektrikumsschicht zwischen der zweiten Gateelektrode und dem Halbleitersubstrat.
Description
- ALLGEMEINER STAND DER TECHNIK
- Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein sehr schnelles Wachstum erfahren. Technologische Fortschritte in IC-Materialien und -Design haben Generationen von ICs hervorgebracht. Jede Generation weist kleinere und komplexere Schaltungen auf als die vorangegangene Generation.
- Im Lauf der IC-Entwicklung ist die Funktionsdichte (d. h. die Anzahl miteinander verschalteter Bauelemente pro Chipfläche) grundsätzlich gestiegen, während die geometrische Größe (d. h. die kleinste Komponente (oder Leiterbahn), die unter Verwendung eines Fertigungsverfahrens erzeugt werden kann) kleiner geworden ist. Dieser Miniaturisierungsprozess (Skalierung) bringt grundsätzlich Vorteile, indem die Produktionseffizienz gesteigert und die damit verbundenen Kosten gesenkt werden. Diese Fortschritte führten jedoch zu einer Steigerung der Komplexität der Verarbeitung und Herstellung von ICs.
- Da Merkmalgrößen immer kleiner werden, wird die Durchführung der Fertigungsprozesse immer schwieriger. Daher besteht eine Herausforderung darin, zuverlässige Halbleiterbauelemente in zunehmend kleineren Größen auszubilden.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
-
1A bis1G sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden eines Halbleiterbauelements gemäß einigen Ausführungsformen. -
2A ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen. -
2B ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen. -
2C ist eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen. - AUSFÜHRLICHE BESCHREIBUNG
- Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
- Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z. B. „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen des verwendeten oder betriebenen Bauelements zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
- Einige Ausführungsformen der Offenbarung sind beschrieben.
1A bis1G sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden eines Halbleiterbauelements oder einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Zusätzliche Vorgänge können gemäß einigen Ausführungsformen vor, während und/oder nach den in1A bis1G beschriebenen Stufen vorgesehen werden. Einige der beschriebenen Stufen können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. Zusätzliche Merkmale können dem Halbleiterbauelement hinzugefügt werden. Einige der nachstehend beschriebenen Merkmale können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. - Wie in
1A dargestellt, wird ein Halbleitersubstrat100 bereitgestellt. In einigen Ausführungsformen ist das Halbleitersubstrat100 ein Bulk-Halbleitersubstrat. Das Bulk-Halbleitersubstrat kann ein Halbleiter-Wafer, wie z. B. ein Silizium-Wafer, sein. In einigen Ausführungsformen umfasst das Halbleitersubstrat100 ein Elementhalbleitermaterial, wie Silizium, oder andere Elementhalbleitermaterialien, wie z. B. Germanium. In einigen anderen Ausführungsformen umfasst das Halbleitersubstrat100 einen Verbindungshalbleiter. Der Verbindungshalbleiter kann Siliziumkarbid, Galliumarsenid, Indiumarsenid, Indiumphosphid, einen anderen geeigneten Verbindungshalbleiter oder eine Kombination davon umfassen. - In einigen Ausführungsformen ist das Halbleitersubstrat
100 ein SOI-Substrat (Halbleiter auf einem Isolator). Das SOI-Substrat kann unter Verwendung eines SIMOX-Prozesses (Trennung durch Sauerstoffimplantation), eines Waferbondprozesses, eines anderen geeigneten Verfahrens oder einer Kombination davon gefertigt werden. - In einigen Ausführungsformen umfasst das Halbleitersubstrat
100 je nach Designanforderungen des Halbleiterbauelements verschiedene dotierte Gebiete (nicht dargestellt). Die dotierten Gebiete umfassen zum Beispiel p-Typ-Wannen und/oder n-Typ-Wannen. In einigen Ausführungsformen werden die dotierten Gebiete mit p-Typ-Dotierstoffen dotiert. Zum Beispiel werden die dotierten Gebiete mit Bor oder BF2 dotiert. In einigen Ausführungsformen werden die dotierten Gebiete mit n-Typ-Dotierstoffen dotiert. Zum Beispiel werden die dotierten Gebiete mit Phosphor oder Arsen dotiert. In einigen Ausführungsformen sind einige der dotierten Gebiete p-Typ-dotiert, und die anderen dotierten Gebiete sind n-Typ-dotiert. - In einigen Ausführungsformen werden ein oder mehrere Isolationsmerkmale (nicht dargestellt) in dem Halbleitersubstrat
100 ausgebildet, um verschiedene in dem Halbleitersubstrat100 ausgebildete Bauelemente (nicht dargestellt) zu definieren und zu isolieren. Die Isolationsmerkmale umfassen zum Beispiel Grabenisolationsmerkmale (STI), LOCOS-Merkmale (lokale Oxidation von Silizium), ein anderes geeignetes Isolationsmerkmal oder eine Kombination davon. - Zu Beispielen der verschiedenen Bauelemente, die in dem Halbleitersubstrat
100 ausgebildet werden können, gehören Transistoren (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metall-Oxid-Halbleiter-Transistoren (CMOS-Transistoren), Bipolartransistoren (BJT), Hochvolt-Transistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs) usw.), Dioden, ein anderes geeignetes Element oder eine Kombination davon. Verschiedene Prozesse, wie z. B. Abscheiden, Ätzen, Implantation, Fotolithografie, Ausheilen, Planarisieren, ein anderer geeigneter Prozess oder eine Kombination davon, werden durchgeführt, um die verschiedenen Bauelemente auszubilden. - Wie in
1A dargestellt, wird gemäß einigen Ausführungsformen eine Gatedielektrikumsschicht102 über dem Halbleitersubstrat100 abgeschieden. In einigen Ausführungsformen wird die Gatedielektrikumsschicht102 aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, einem dielektrischen Material mit hoher Dielektrizitätskonstante (high-k), einem anderen geeigneten dielektrischen Material oder einer Kombination davon gefertigt. Zu Beispielen von High-k-Dielektrikumsmaterialien gehören Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, eine Legierung aus Hafniumdioxid-Alluminiumoxid, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, ein anderes geeignetes High-k-Material oder eine Kombination davon. - In einigen Ausführungsformen ist die Gatedielektrikumsschicht
102 eine Dummy-Gatedielektrikumsschicht, die durch ein anderes dielektrisches Material ersetzt wird. Die Dummy-Gatedielektrikumsschicht ist zum Beispiel eine Siliziumoxidschicht. In einigen Ausführungsformen wird die Gatedielektrikumsschicht102 unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses), eines Atomlagenabscheidungsprozesses (ALD-Prozesses), eines thermischen Oxidationsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden. - Wie in
1A dargestellt, wird gemäß einigen Ausführungsformen eine Gateelektrodenschicht104 über der Gatedielektrikumsschicht102 abgeschieden. In einigen Ausführungsformen umfasst die Gateelektrodenschicht104 Polysilizium, ein Metallmaterial, ein anderes geeignetes leitfähiges Material oder eine Kombination davon. In einigen Ausführungsformen ist die Gateelektrodenschicht104 eine Dummy-Gateelektrodenschicht und wird durch ein anderes dielektrisches Material, wie z. B. ein Metallmaterial, ersetzt. Die Dummy-Gateelektrodenschicht wird zum Beispiel aus Polysilizium gefertigt. In einigen Ausführungsformen wird die Gateelektrodenschicht104 unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses), eines Atomlagenabscheidungsprozesses (ALD-Prozesses), eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden. - Viele Abwandlungen und Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. In einigen Ausführungsformen ist die Gateelektrodenschicht
104 eine Dummy-Gateelektrodenschicht, und die Gatedielektrikumsschicht102 wird nicht ausgebildet. In einigen anderen Ausführungsformen werden die Gateelektrodenschicht104 und die Gatedielektrikumsschicht102 über Halbleiterfinnen (nicht dargestellt) ausgebildet, die über dem Halbleitersubstrat100 ausgebildet sind. Die Gateelektrodenschicht104 und die Gatedielektrikumsschicht102 werden verwendet, um Gatestapel eines FinFET-Bauelements auszubilden. - In einigen Ausführungsformen werden die Gateelektrodenschicht
104 und die Gatedielektrikumsschicht102 zu mehreren Gateleitungen strukturiert. Die Gateleitungen können im Wesentlichen parallel zueinander sein. Fotolithografie und Ätzprozesse können zum Ausbilden der Gateleitungen verwendet werden. Danach wird gemäß einigen Ausführungsformen jede der Gateleitungen weiter zu mehreren Gatestapeln strukturiert. Es versteht sich jedoch, dass Ausführungsformen der Offenbarung nicht darauf beschränkt sind. In einigen anderen Ausführungsformen werden die Gateelektrodenschicht104 und die Gatedielektrikumsschicht102 derart strukturiert, dass die Gatestapel ausgebildet werden, ohne vorher die Gateleitungen auszubilden. - Wie in
1B dargestellt, wird gemäß einigen Ausführungsformen eine Hartmaske106 über der Gateelektrodenschicht104 ausgebildet, um den anschließenden Strukturierungsprozess zum Ausbilden von Gatestapeln zu unterstützen. In einigen Ausführungsformen wird die Hartmaske106 aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, einem anderen geeigneten Material oder einer Kombination davon gefertigt. In einigen Ausführungsformen weist die Hartmaske106 eine mehrschichtige Struktur auf. In einigen Ausführungsformen werden eine oder mehrere strukturierte Fotolackschichten (nicht dargestellt) über der Hartmaskenschicht ausgebildet. Danach werden ein oder mehrere Ätzprozesse durchgeführt, um die Struktur der Fotolackschichten auf die Hartmaskenschicht zu übertragen, was zum Ausbilden der Hartmaske106 führt. - In einigen Ausführungsformen wird ein Ätzprozess, der mehrere Ätzvorgänge umfasst, verwendet, um die Gateelektrodenschicht
104 und die Gatedielektrikumsschicht102 zu strukturieren, damit mehrere Gatestapel ausgebildet werden. Zum Beispiel wird ein Ätzvorgang durchgeführt, um einen oberen Abschnitt105U der Gateelektrodenschicht104 teilweise zu entfernen. Danach wird ein anderer Ätzvorgang durchgeführt, um einen unteren Abschnitt105L der Gateelektrodenschicht104 teilweise zu entfernen. - Wie in
1C dargestellt, wird gemäß einigen Ausführungsformen der obere Abschnitt105U der Gateelektrodenschicht104 mithilfe eines ersten Ätzvorgangs108a teilweise entfernt. In einigen Ausführungsformen werden Abschnitte des oberen Abschnitts105U , die nicht durch die Hartmaske106 abgedeckt sind, entfernt. Der erste Ätzvorgang108a kann in einer Prozesskammer durchgeführt werden. In einigen Ausführungsformen umfasst das in dem ersten Ätzvorgang verwendete Reaktionsgas und/oder die verwendete Reaktionsflüssigkeit Cl2, SF6, N2, CF4, CHF3, CH2F2, N2H2, O2, He, eine andere geeignete Verbindung oder eine Kombination davon. Der Druck der Prozesskammer kann in einem Bereich von ungefähr 1 mTorr bis ungefähr 40 mTorr aufrechterhalten werden. Die Temperatur des ersten Ätzvorgangs108a kann bei einer Temperatur in einem Bereich von ungefähr 10 Grad C bis ungefähr 50 Grad C aufrechterhalten werden. Die Leistung der Biasspannung, die in dem ersten Ätzvorgang108a verwendet wird, kann in einem Bereich von ungefähr 100 W bis ungefähr 1000 W liegen. - Wie in
1D dargestellt, wird gemäß einigen Ausführungsformen der untere Abschnitt105L der Gateelektrodenschicht104 mithilfe eines zweiten Ätzvorgangs108b teilweise entfernt. In einigen Ausführungsformen wird die Gatedielektrikumsschicht102 auch strukturiert. Ein anderer Ätzvorgang kann dann durchgeführt werden, um die Gatedielektrikumsschicht102 zu strukturieren. Folglich werden mehrere Gatestapel, die Gateelektroden110A 1,110A 2,110B 1 und110B 2 und die Gatedielektrikumsschicht102 umfassen, gebildet. In einigen Ausführungsformen werden die Gateelektroden110A 1 und110A 2 in einem Gebiet des Halbleitersubstrats100 gebildet, wo die Dichte der Gateelektroden verhältnismäßig hoch ist. Die Gateelektroden110B 1 und110B 2 werden in einem anderen Gebiet des Halbleitersubstrats100 gebildet, wo die Dichte der Gateelektroden verhältnismäßig niedrig ist. - Wie in
1D dargestellt, ist die Gateelektrode110A 2 durch einen Abstand D1 von der Gateelektrode110A 1 getrennt. In einigen Ausführungsformen liegt der Abstand D1 in einem Bereich von ungefähr 5 nm bis ungefähr 100 nm. Wie in1D dargestellt, ist die Gateelektrode110A2 von der Gateelektrode110B1 durch einen Abstand D2 getrennt. In einigen Ausführungsformen ist auch die Gateelektrode110B1 von der Gateelektrode110B2 durch einen Abstand getrennt, der im Wesentlichen dem Abstand D2 gleich ist. Der Abstand zwischen den Gateelektroden110B1 und110B2 ist ebenfalls als D2 gekennzeichnet. In einigen Ausführungsformen ist der Abstand D2 größer als der Abstand D1. Der Abstand D2 kann in einem Bereich von ungefähr 150 nm bis ungefähr 5000 nm liegen. - In einigen Ausführungsformen werden der zweite Ätzvorgang
108b und der erste Ätzvorgang108a in derselben Prozesskammer durchgeführt. Die Prozesskammer kann evakuiert werden, um das Reaktionsgas und/oder die Reaktionsflüssigkeit, das/die im ersten Ätzvorgang108a verwendet wurde, zu entfernen, bevor der zweite Ätzvorgang108b durchgeführt wird. - In einigen Ausführungsformen umfasst das im zweiten Ätzvorgang
108b verwendete Reaktionsgas oder die im zweiten Ätzvorgang108b verwendete Reaktionsflüssigkeit Cl2, BCl3, N2, CF4, CHF3, CH2F2, N2H2, O2, eine andere geeignete Verbindung oder eine Kombination davon. Der Druck der Prozesskammer kann in einem Bereich von ungefähr 1 mTorr bis ungefähr 10 mTorr aufrechterhalten werden. Die Temperatur des zweiten Ätzvorgangs108b kann bei einer Temperatur in einem Bereich von ungefähr 10 Grad C bis ungefähr 50 Grad C aufrechterhalten werden. Die Leistung der Biasspannung, die in dem zweiten Ätzvorgang108b verwendet wird, kann in einem Bereich von ungefähr 100 W bis ungefähr 1000 W liegen. - In einigen Ausführungsformen wird während des zweiten Ätzvorgangs
108b eine Spannung an das Halbleitersubstrat100 angelegt, wie in1D dargestellt. Daher kann das in dem zweiten Ätzvorgang108b verwendete Ätzmittel derart angezogen oder gesteuert werden, dass es hauptsächlich den unteren Abschnitt105L der Gateelektrodenschicht104 ätzt. Der obere Abschnitt105U der Gateelektrodenschicht104 kann im Wesentlichen das Profil beibehalten, das in dem ersten Ätzvorgang108a ausgebildet wurde. - In einigen Ausführungsformen ist die an das Halbleitersubstrat
100 angelegte Spannung eine Wechselspannung. In einigen anderen Ausführungsformen ist die an das Halbleitersubstrat100 angelegte Spannung eine Gleichspannung. In einigen Ausführungsformen wird die Spannung intermittierend an das Halbleitersubstrat100 angelegt. In einigen Ausführungsformen wird das Anlegen der Spannung vorübergehend angehalten, um zu ermöglichen, dass eine Schutzschicht (nicht dargestellt) über Seitenwänden der oberen Abschnitte der Gateelektroden ausgebildet wird. In einigen Ausführungsformen kann ein Reaktionsgas und/oder eine Reaktionsflüssigkeit, das/die im zweiten Ätzvorgang108b verwendet wird, das Ausbilden der Schutzschicht veranlassen. Da das Anlegen der Spannung vorübergehend angehalten wird, gibt es genügend Zeit, damit sich das Ätzmittel gleichmäßiger um die Gateelektroden verteilt. Der Ätzratenunterschied zwischen verschiedenen Gateelektroden wird reduziert. Danach wird die Spannung erneut angelegt, um die unteren Abschnitte der Gateelektroden weiter zu entfernen. Während des Entfernens der unteren Abschnitte der Gateelektroden kann die Schutzschicht die oberen Abschnitte der Gateelektroden schützen, um die Gateprofile beizubehalten. - Da die oberen Abschnitte der Gateelektroden geschützt sind, ist es in einigen Ausführungsformen einfacher, den Ätzvorgang zu regulieren, um sicherzustellen, dass die Gateelektrodenschicht
104 zwischen benachbarten Gateelektroden vollständig entfernt wird. Wie in1D dargestellt, werden gemäß einigen Ausführungsformen die unteren Abschnitte einiger der Gateelektroden, wie z. B. der Gateelektroden110A2 ,110B1 und110B2 ausgespart. Daher werden Kurzschlüsse zwischen den benachbarten Gateelektroden deutlich verhindert. Es wird ebenfalls verhindert, dass sich Reste zwischen den benachbarten Gateelektroden bilden. Die Qualität und Zuverlässigkeit des Halbleiterbauelements sind verbessert. - In dem zweiten Ätzvorgang
108b können verschiedene Prozessparameter eingestellt werden, um die Profile der Gateelektroden zu regulieren. In einigen Ausführungsformen werden verschiedene Ätzmittel in dem zweiten Ätzvorgang108b zusammen verwendet. Zum Beispiel wird Cl2 als erstes Ätzmittel verwendet, und CHF3 und/oder CH2F2 werden/wird als ein zweites Ätzmittel verwendet. Durch Einstellen des Verhältnisses der Menge des ersten Ätzmittels zum zweiten Ätzmittel werden in einigen Ausführungsformen die Profile der Gateelektroden reguliert. Zum Beispiel kann durch Erhöhen des Bestandteils des ersten Ätzmittels die laterale Ätzrate erhöht werden. Folglich kann der untere Abschnitt der Gateelektroden stärker ausgespart werden. Andere Prozessparameter, wie z. B. die angelegte Spannung, können ebenfalls eingestellt werden, um das Profil der Gateelektroden zu regulieren. - Wie in
1D dargestellt, weist die Gateelektrode110B 1 einen oberen Abschnitt111U und einen unteren Abschnitt111L auf. In einigen Ausführungsformen ist der obere Abschnitt111U breiter als der untere Abschnitt111L . Wie in1D dargestellt, weist die Gateelektrode110B 1 eine Breite W1 in der Nähe der Oberseite der Gateelektrode110B 1 auf. Die Gateelektrode110B 1 weist außerdem eine Breite W3 in der Nähe der Unterseite der Gateelektrode110B 1 auf. Die Gateelektrode110B 1 weist außerdem einen Abschnitt zwischen dem oberen Abschnitt111U und dem unteren Abschnitt111L auf, der eine Breite W2 aufweist. In einigen Ausführungsformen ist die Breite W1 größer als die Breite W3. Die Breite W2 ist größer als die Breite W3. - In einigen Ausführungsformen weist der untere Abschnitt
111L der Gateelektrode110B , eine Seitenwand114 auf, die eine geneigte Seitenwand ist. In einigen Ausführungsformen schrumpft der untere Abschnitt111L der Gateelektrode110B 1 allmählich entlang einer Richtung zum Halbleitersubstrat100 hin, wie in1D dargestellt. Wie in1D dargestellt, liegt ein Winkel θ3 zwischen der Seitenwand114 des unteren Abschnitts111L und der Unterseite der Gateelektrode110B1 . In einigen Ausführungsformen liegt der Winkel θ3 in einem Bereich von ungefähr 90 Grad bis ungefähr 130 Grad. - Wie in
1D dargestellt, weist die Gateelektrode110A 1 einen oberen Abschnitt113U und einen unteren Abschnitt113L auf. In einigen Ausführungsformen ist der obere Abschnitt113U im Wesentlichen so breit wie der untere Abschnitt113L . Der untere Abschnitt113L weist eine Breite W4 in der Nähe der Unterseite der Gateelektrode110A 1 auf. In einigen Ausführungsformen ist die Breite W4 im Wesentlichen der Breite W1 gleich. In einigen Ausführungsformen ist die Breite W4 des unteren Abschnitts113L der Gateelektrode110A 1 größer als die Breite W3 des unteren Abschnitts111L der Gateelektrode110B 1. - Wie in
1D dargestellt, weist der untere Abschnitt113L eine Seitenwand116 auf. Ein Winkel θ1 liegt zwischen der Seitenwand116 und der Unterseite der Gateelektrode110A 1. In einigen Ausführungsformen ist der Winkel θ3 zwischen der Seitenwand114 und der Unterseite der Gateelektrode110B 1 größer als der Winkel θ1 zwischen der Seitenwand116 und der Unterseite der Gateelektrode110A 1. Da der Abstand D2 größer ist als der Abstand D1, kann das in dem Ätzprozess zum Ausbilden der Gateelektroden verwendete Ätzmittel den unteren Abschnitt der Gateelektrode110B 1 leichter erreichen und ätzen. Folglich wird der untere Abschnitt111L der Gateelektrode110B 1 im Vergleich zu jenem der Gateelektrode110A1 tiefer ausgespart. In einigen Ausführungsformen liegt der Winkel θ1 in einem Bereich von ungefähr 90 Grad bis ungefähr 125 Grad. In einigen Ausführungsformen ist die Seitenwand116 der Gateelektrode110A1 eine im Wesentlichen vertikale Seitenwand. In diesen Fällen beträgt der Winkel θ1 im Wesentlichen ungefähr 90 Grad. - In einigen Ausführungsformen weist jede der Gateelektroden
110A 1,110B 1 und110B 2 symmetrische Seitenwände auf. In einigen Ausführungsformen weist die Gateelektrode110B 1 zwei symmetrische Seitenwände114 auf, die geneigt sind. Die Winkel zwischen der Unterseite der Gateelektrode110B 1 und den einander gegenüberliegenden Seitenwänden114 sind im Wesentlichen gleich. Gleichermaßen weist die Gateelektrode110A 1 zwei symmetrische Seitenwände116 auf, die im Wesentlichen vertikale Seitenwände sind. - Jedoch sind Ausführungsformen der Offenbarung nicht darauf beschränkt. In einigen Ausführungsformen weist die Gateelektrode symmetrische Seitenwände auf. Wie in
1D dargestellt, weist die Gateelektrode110A 2 einen oberen Abschnitt115U und einen unteren Abschnitt115L auf. Der untere Abschnitt115L weist eine erste Seitenwand118a und eine zweite Seitenwand118b auf. Die erste Seitenwand118a liegt zwischen der zweiten Seitenwand118b und der Gateelektrode110A 1. In einigen Ausführungsformen sind die erste Seitenwand118a und die zweite Seitenwand118b symmetrische Seitenwände, wie in1D dargestellt. Wie in1D dargestellt, weist der untere Abschnitt115L eine Breite W5 in der Nähe der Unterseite der Gateelektrode110A 2 auf. In einigen Ausführungsformen ist die Breite W5 größer als die Breite W3 der Gateelektrode110B 1 und kleiner als die Breite W4 der Gateelektrode110A 1. - Wie in
1D dargestellt, liegt ein Winkel θ2 zwischen der ersten Seitenwand118a und der Unterseite der Gateelektrode110A 2, und eine Winkel θ4 befindet sich zwischen der zweiten Seitenwand118b und der Unterseite der Gateelektrode110A 2. In einigen Ausführungsformen ist der Winkel θ4 größer als der Winkel θ2, wie in1D dargestellt. In einigen Ausführungsformen ist der Winkel θ2 im Wesentlichen dem Winkel θ1 der Gateelektrode110A 1 gleich. In einigen Ausführungsformen ist der Winkel θ4 im Wesentlichen dem Winkel θ3 der Gateelektrode110B 1 gleich. - In einigen Ausführungsformen sind die Gateelektroden und die Gatedielektrikumsschicht
102 Dummy-Gateelektroden und eine Dummy-Gatedielektrikumsschicht und werden in nachfolgenden Prozessen ersetzt. Wie in1E dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht140 über dem Halbleitersubstrat110 derart abgeschieden, dass sie die Gateelektroden110A 1,110A 2,110B 1 und110B 2 umgibt. Die dielektrische Schicht140 wird gemäß einigen Ausführungsformen aus Siliziumoxid, Siliziumoxinitrid, Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluoriertem Silikatglas (FSG), einem Low-k-Material, einem porösen dielektrischen Material, einem anderen geeigneten dielektrischen Material oder einer Kombination davon gefertigt. In einigen Ausführungsformen wird die dielektrische Schicht140 unter Verwendung eines CVD-Prozesses, eines Rotationsbeschichtungsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden. - In einigen Ausführungsformen werden Spacer (nicht dargestellt) über Seitenwänden der Gateelektroden vor dem Ausbilden der dielektrischen Schicht
140 ausgebildet. Die Spacer können verwendet werden, um die Gateelektroden zu schützen und das Ausbilden von Source-/Drainmerkmalen (nicht dargestellt) zu unterstützen. - In einigen Ausführungsformen deckt die dielektrische Schicht
140 zunächst die Gateelektroden und die Hartmaske106 über den Gateelektroden ab. Danach wird die dielektrische Schicht140 einem Planarisierungsprozess unterzogen, um die dielektrische Schicht140 zu dünnen, bis die Gateelektroden110A 1,110A 2,110B 1 und110B 2 freigelegt werden. Die Hartmaske106 kann außerdem während des Planarisierungsprozesses entfernt werden. Der Planarisierungsprozess kann einen chemisch-mechanischen Polierprozess (CMP-Prozess), einen Schleifprozess, einen Ätzprozess, einen anderen geeigneten Prozess oder eine Kombination davon umfassen. - Wie in
1F dargestellt, werden gemäß einigen Ausführungsformen die Gateelektroden110A 1,110A 2,110B 1 und110B 2 sowie die Gatedielektrikumsschicht102 entfernt, um eine Aussparung142 in der dielektrischen Schicht140 auszubilden. In einigen Ausführungsformen werden die Gateelektroden110A 1,110A 2,110B 1 und110B 2 sowie die Gatedielektrikumsschicht102 unter Verwendung eines Ätzprozesses entfernt. In einigen anderen Ausführungsformen wird die Gatedielektrikumsschicht102 nicht entfernt. - Wie in
1G dargestellt, werden gemäß einigen Ausführungsformen Gatedielektrikumsschichten144a ,144b ,144c und144d in der Aussparung142 ausgebildet, um die Gatedielektrikumsschicht102 zu ersetzen. In einigen Ausführungsformen werden die Gatedielektrikumsschichten144a ,144b ,144c und144d aus der gleichen dielektrischen Schicht strukturiert und werden daher aus demselben Material gefertigt. In einigen anderen Ausführungsformen werden einige der Gatedielektrikumsschichten144a ,144b ,144c und144d aus verschiedenen Materialien gefertigt. In einigen Ausführungsformen werden die Gatedielektrikumsschichten144a ,144b ,144c und144d aus einem dielektrischen Material mit einer hohen Dielektrizitätskonstante (high-k) gefertigt. Zu Beispielen des High-k-Dielektrikumsmaterials gehören Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, eine Legierung aus Hafniumdioxid-Alluminiumoxid, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, ein anderes geeignetes High-k-Material oder eine Kombination davon. - Wie in
1G dargestellt, werden gemäß einigen Ausführungsformen Metallgateelektroden146a ,146b ,146c und146d in der Aussparung142 ausgebildet, um jeweils die Gateelektroden110A 1,110A 2,110B 1 bzw.110B 2 zu ersetzen. Die Profile der Metallgateelektroden146a ,146b ,146c und146d sind im Wesentlichen jenen der Gateelektroden110A 1,110A 2,110B 1 bzw.110B 2 gleich. In einigen Ausführungsformen umfasst jede der Metallgateelektroden146a ,146b ,146c und146d mehrere Metallschichten. Jede der Metallgateelektroden146a ,146b ,146c und146d kann eine oder mehrere Austrittsarbeitsschichten (nicht dargestellt), eine oder mehrere Sperrschichten (nicht dargestellt) und eine oder mehrere Metallfillschichten umfassen. - Die Austrittsarbeitsschicht wird verwendet, um eine gewünschte Austrittsarbeit für Transistoren bereitzustellen, um die Bauelementleistung zu verbessern. In den Ausführungsformen zum Ausbilden eines NMOS-Transistors kann die Austrittsarbeitsschicht eine Schicht aus einem n-Typ-Metall sein, die in der Lage ist, einen für das Bauelement geeigneten Austrittsarbeitswert bereitzustellen, wie z. B. kleiner gleich ungefähr 4,5 eV. Die n-Typ-Metallschicht kann ein Metall, Metallkarbid, Metallnitrid oder eine Kombination davon umfassen. Zum Beispiel kann die n-Typ-Metallschicht Titannitrid, Tantal, Tantalnitrid, andere geeignete Materialien oder eine Kombination davon umfassen.
- In den Ausführungsformen zum Ausbilden eines PMOS-Transistors kann andererseits die Austrittsarbeitsschicht eine Schicht aus einem p-Typ-Metall sein, die in der Lage ist, einen für das Bauelement geeigneten Austrittsarbeitswert bereitzustellen, wie z. B. größer gleich ungefähr 4,8 eV. Die p-Typ-Metallschicht kann ein Metall, Metallkarbid, Metallnitrid, andere geeignete Materialien oder eine Kombination davon umfassen. Zum Beispiel umfasst das p-Typ-Metall Tantalnitrid, Wolframnitrid, Titan, Titannitrid, andere geeignete Materialien oder eine Kombination davon.
- Die Austrittsarbeitsschicht kann außerdem aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, Metallkarbiden (z. B. Hafniumcarbid, Zirkoniumcarbid, Titankarbid, Aluminiumcarbid), Aluminiden, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähigen Metalloxiden oder einer Kombination davon gefertigt werden. Die Dicke und/oder die Zusammensetzungen der Austrittsarbeitsschicht können angepasst werden, um die Höhe der Austrittsarbeit einzustellen. Zum Beispiel kann eine Titannitrid-Schicht je nach der Dicke und/oder den Zusammensetzungen der Titannitridschicht als eine p-Typ-Metallschicht oder eine n-Typ-Metallschicht verwendet werden.
- In einigen Ausführungsformen werden eine oder mehrere Gatedielektrikumsschichten und eine oder mehrere Metallschichten zum Ausbilden der Metallgateelektroden über der dielektrischen Schicht
140 und Seitenwänden und Böden der Aussparungen142 abgeschieden. Diese Schichten können unter Verwendung geeigneter Abscheidungsprozesse sequenziell abgeschieden werden. Die Abscheidungsprozesse können einen CVD-Prozess, einen ALD-Prozess, einen Elektroplattierungsprozess, einen stromlosen Plattierungsprozess, einen Rotationsbeschichtungsprozess, einen anderen geeigneten Prozess oder eine Kombination davon umfassen. - Wie in
1F dargestellt, sind die Seitenwände der unteren Abschnitte der Aussparungen142 geneigt oder vertikal. Die Profile der Aussparungen142 können es ermöglichen, dass das Abscheiden der Gatedielektrikumsschichten und der Metallschichten leichter durchgeführt wird. Danach wird ein Planarisierungsprozess durchgeführt, um die Gatedielektrikumsschichten und die Metallschichten außerhalb der Aussparungen142 zu entfernen, was zum Ausbilden der Metallgatestapel führt, wie in1G dargestellt. - Viele Abwandlungen und Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. Zum Beispiel kann die Bedingung des Ätzprozesses zum Ausbilden der Gateelektroden angepasst werden, um das Profil der Gateelektroden zu regulieren. Daher weisen die Profile der Gateelektroden
110A 1,110A 2,110B 1 und110B 2 und die jeweiligen Metallgateelektroden146a ,146b ,146c und146d viele Abwandlungen auf. -
2A bis2C sind Querschnittsansichten eines Halbleiterbauelements gemäß einigen Ausführungsformen. Wie in2A dargestellt, weist der untere Abschnitt113L der Gateelektrode110A 1 eine Seitenwand116' auf, die geneigt ist. Der Winkel θ1' zwischen der Seitenwand116' und der Unterseite der Gateelektrode110A 1' ist größer als 90 Grad. Zum Beispiel liegt der Winkel θ1' in einem Bereich von ungefähr 95 Grad bis ungefähr 125 Grad. In einigen Ausführungsformen ist die Breite W4 in der Nähe der Unterseite der Gateelektrode110A 1 kleiner als die Breite W1 in der Nähe der Oberseite der Gateelektrode110A 1, wie in2A dargestellt. Mit anderen Worten ist der obere Abschnitt113U in einigen Ausführungsformen breiter als der untere Abschnitt113L . - Wie in
2A dargestellt, weist die Gateelektrode110A 2 eine Seitenwand118a' auf, die geneigt ist. Ein Winkel θ2' liegt zwischen der Seitenwand118a' und der Unterseite der Gateelektrode110A 2. In einigen Ausführungsformen ist der Winkel θ2' größer als 90 Grad. Der Winkel θ2' kann in einem Bereich von ungefähr 95 Grad bis ungefähr 125 Grad liegen. In einigen Ausführungsformen ist der Winkel θ2' im Wesentlichen dem Winkel θ1' gleich und ist kleiner als der Winkel θ4 oder der Winkel θ3 der Gateelektrode110B 1. - Ausführungsformen der Offenbarung weisen viele Abwandlungen auf. Zum Beispiel ist die Seitenwand der Gateelektrode nicht darauf beschränkt, dass sie plan ist. In einigen Ausführungsformen ist die Seitenwand der Gateelektrode gekrümmt. Durch Einstellen der Ätzbedingung kann eine Gateelektrode ausgebildet werden, die gekrümmte Seitenwände aufweist. Wie in
2B dargestellt, weist der untere Abschnitt111L der Gateelektrode110B 1 eine Seitenwand114' auf. In einigen Auführungsformen ist die Seitenwand114' eine gekrümmte Seitenwand. In einigen Ausführungsformen weist der untere Abschnitt der Gateelektrode110B 2 ebenfalls eine gekrümmte Seitenwand auf. In einigen anderen Ausführungsformen ist der untere Abschnitt der Gateelektrode110B 2 nicht gekrümmt. In einigen anderen Ausführungsformen weist/weisen außerdem die Gateelektroden110A 1 und/oder110A 2, die durch einen kleinen Abstand voneinander getrennt sind, gekrümmte Seitenwände auf. - Ausführungsformen der Offenbarung weisen viele Abwandlungen auf. Die Seitenwände des ausgesparten unteren Abschnitts der Gateelektrode sind nicht darauf beschränkt, dass sie geneigt oder gekrümmt sind. In einigen Ausführungsformen sind die Seitenwände des ausgesparten unteren Abschnitts der Gateelektrode im Wesentlichen vertikale Seitenwände. Wie in
2C dargestellt, weist der untere Abschnitt111L der Gateelektrode110B 1 eine Seitenwand114'' auf. In einigen Ausführungsformen ist die Seitenwand114'' eine vertikale Seitenwand. In diesen Fällen gleicht der Winkel θ3' zwischen der Seitenwand114'' und der Unterseite der Gateelektrode110B 1 im Wesentlichen 90 Grad. Wie in2C dargestellt, ist gemäß einigen Ausführungsformen die Seitenwand118b der Gateelektrode110A 2 ebenfalls eine vertikale Seitenwand. In diesen Fällen gleicht der Winkel θ4' zwischen der Seitenwand118b und der Unterseite der Gateelektrode110A 2 im Wesentlichen 90 Grad. - Ausführungsformen der Offenbarung bilden ein Halbleiterbauelement mit mehreren Gateelektroden. Durch Einstellen der Bedingung des Ätzprozesses zum Ausbilden der Gateelektroden werden die unteren Abschnitte einiger der Gateelektroden ausgespart. Aufgrund der Gateprofile werden Kurzschlüsse zwischen benachbarten Gateelektroden deutlich verhindert. Es wird ebenfalls verhindert, dass sich Reste zwischen den benachbarten Gateelektroden bilden. Die Qualität und Zuverlässigkeit des Halbleiterbauelements sind verbessert.
- Gemäß einigen Ausführungsformen ist ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement umfasst ein Halbleitersubstrat und eine erste Gateelektrode über dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine erste Gatedielektrikumsschicht zwischen der ersten Gateelektrode und dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine zweite Gateelektrode über dem Halbleitersubstrat. Die zweite Gateelektrode weist einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat auf, und der obere Abschnitt ist breiter als der untere Abschnitt. Außerdem umfasst das Halbleiterbauelement eine zweite Gatedielektrikumsschicht zwischen der zweiten Gateelektrode und dem Halbleitersubstrat.
- Gemäß einigen Ausführungsformen ist ein Halbleiterbauelement bereitgestellt. Das Halbleiterbauelement umfasst ein Halbleitersubstrat und eine erste Gateelektrode über dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine erste Gatedielektrikumsschicht zwischen der ersten Gateelektrode und dem Halbleitersubstrat. Das Halbleiterbauelement umfasst außerdem eine zweite Gateelektrode über dem Halbleitersubstrat. Ein unterer Abschnitt der zweiten Gateelektrode schrumpft allmählich entlang einer Richtung zum Halbleitersubstrat hin. Außerdem umfasst das Halbleiterbauelement eine zweite Gatedielektrikumsschicht zwischen der zweiten Gateelektrode und dem Halbleitersubstrat.
- Gemäß einigen Ausführungsformen ist ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren umfasst ein Ausbilden einer Gateelektrodenschicht über einem Halbleitersubstrat. Das Verfahren umfasst außerdem ein teilweises Entfernen der Gateelektrodenschicht mithilfe eines Ätzprozesses, um mehrere Gateelektroden auszubilden. Ein unterer Abschnitt einer der Gateelektroden wird während des Ätzprozesses ausgespart.
- Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage für Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
Claims (20)
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat, eine erste Gateelektrode über dem Halbleitersubstrat, eine erste Gatedielektrikumsschicht zwischen der ersten Gateelektrode und dem Halbleitersubstrat, eine zweite Gateelektrode über dem Halbleitersubstrat, wobei die zweite Gateelektrode einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat aufweist und der obere Abschnitt breiter ist als der untere Abschnitt, und eine zweite Gatedielektrikumsschicht zwischen der zweiten Gateelektrode und dem Halbleitersubstrat.
- Halbleitervorrichtung nach Anspruch 1, wobei die erste Gateelektrode einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat aufweist und der untere Abschnitt der ersten Gateelektrode breiter ist als der untere Abschnitt der zweiten Gateelektrode.
- Halbleitervorrichtung nach Anspruch 2, wobei ein erster Winkel zwischen einer Seitenwand des unteren Abschnitts der ersten Gateelektrode und einer Unterseite der ersten Gateelektrode liegt, ein zweiter Winkel zwischen einer Seitenwand des unteren Abschnitts der zweiten Gateelektrode und einer Unterseite der zweiten Gateelektrode liegt, und der zweite Winkel größer ist als der erste Winkel.
- Halbleitervorrichtung nach Anspruch 3, wobei der zweite Winkel in einem Bereich von ungefähr 90 Grad bis ungefähr 130 Grad liegt.
- Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei der obere Abschnitt der ersten Gateelektrode im Wesentlichen so breit ist wie der untere Abschnitt der ersten Gateelektrode.
- Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, wobei der obere Abschnitt der ersten Gateelektrode breiter ist als der untere Abschnitt der ersten Gateelektrode.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der untere Abschnitt der zweiten Gateelektrode eine geneigte Seitenwand aufweist.
- Halbleitervorrichtung nach Anspruch 1, wobei die erste Gateelektrode einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat aufweist und der untere Abschnitt der ersten Gateelektrode eine im Wesentlichen vertikale Seitenwand aufweist.
- Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, das ferner eine dritte Gateelektrode über dem Halbleitersubstrat und zwischen der ersten Gateelektrode und der zweiten Gateelektrode umfasst, wobei: die dritte Gateelektrode von der ersten Gateelektrode durch einen ersten Abstand getrennt ist, die dritte Gateelektrode von der zweiten Gateelektrode durch einen zweiten Abstand getrennt ist, und der zweite Abstand größer ist als der erste Abstand.
- Halbleitervorrichtung nach Anspruch 9, wobei: die dritte Gateelektrode einen oberen Abschnitt und einen unteren Abschnitt zwischen dem oberen Abschnitt und dem Halbleitersubstrat aufweist, der untere Abschnitt der dritten Gateelektrode eine erste Seitenwand und eine zweite Seitenwand aufweist, die erste Seitenwand zwischen der zweiten Seitenwand und der ersten Gateelektrode liegt, ein dritter Winkel zwischen der ersten Seitenwand und einer Unterseite der dritten Gateelektrode liegt, ein vierter Winkel zwischen der zweiten Seitenwand und der Unterseite der dritten Gateelektrode liegt, und der vierte Winkel größer ist als der dritte Winkel.
- Halbleitervorrichtung, umfassend: ein Halbleitersubstrat, eine erste Gateelektrode über dem Halbleitersubstrat, eine erste Gatedielektrikumsschicht zwischen der ersten Gateelektrode und dem Halbleitersubstrat, eine zweite Gateelektrode über dem Halbleitersubstrat, wobei ein unterer Abschnitt der zweiten Gateelektrode entlang einer Richtung zum Halbleitersubstrat hin allmählich schrumpft, und eine zweite Gatedielektrikumsschicht zwischen der zweiten Gateelektrode und dem Halbleitersubstrat.
- Halbleitervorrichtung nach Anspruch 11, wobei die Breite des unteren Abschnitts der zweiten Gateelektrode kleiner ist als jene der ersten Gateelektrode.
- Halbleitervorrichtung nach Anspruch 11 oder 12, das ferner eine dritte Gateelektrode über dem Halbleitersubstrat und zwischen der ersten Gateelektrode und der zweiten Gateelektrode umfasst, wobei: die dritte Gateelektrode von der ersten Gateelektrode durch einen ersten Abstand getrennt ist, die dritte Gateelektrode von der zweiten Gateelektrode durch einen zweiten Abstand getrennt ist, und der zweite Abstand größer ist als der erste Abstand.
- Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei die erste Gateelektrode und die zweite Gateelektrode Metallgateelektroden sind.
- Halbleitervorrichtung nach Anspruch 14, wobei der untere Abschnitt der zweiten Gateelektrode eine gekrümmte Seitenwand aufweist.
- Verfahren zum Ausbilden einer Halbleitervorrichtung, umfassend: Ausbilden einer Gateelektrodenschicht über einem Halbleitersubstrat, und teilweises Entfernen der Gateelektrodenschicht mithilfe eines Ätzprozesses, um mehrere Gateelektroden auszubilden, wobei ein unterer Abschnitt einer der Gateelektroden während des Ätzprozesses ausgespart wird.
- Verfahren zum Ausbilden einer Halbleitervorrichtung nach Anspruch 16, wobei der Ätzprozess umfasst: teilweises Entfernen eines oberen Abschnitts der Gateelektrodenschicht mithilfe eines ersten Ätzvorgangs, und teilweises Entfernen eines unteren Abschnitts der Gateelektrodenschicht mithilfe eines zweiten Ätzvorgangs, wobei das Aussparen des unteren Abschnitts der Gateelektrode während des zweiten Ätzvorgangs stattfindet.
- Verfahren zum Ausbilden einer Halbleitervorrichtung nach Anspruch 17, die ferner das Anlegen einer Spannung an das Halbleitersubstrat während des zweiten Ätzvorgangs umfasst.
- Verfahren zum Ausbilden einer Halbleitervorrichtung nach Anspruch 18, wobei die Spannung intermittierend an das Halbleitersubstrat angelegt wird.
- Verfahren zum Ausbilden einer Halbleitervorrichtung nach einem der Ansprüche 16 bis 19, ferner umfassend: Ausbilden einer dielektrischen Schicht über dem Halbleitersubstrat, um die Gateelektroden zu umgeben, und Ersetzen der Gateelektroden durch Metallgateelektroden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/507,458 | 2014-10-06 | ||
US14/507,458 US10164049B2 (en) | 2014-10-06 | 2014-10-06 | Structure and formation method of semiconductor device with gate stack |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015106047A1 true DE102015106047A1 (de) | 2016-04-07 |
DE102015106047B4 DE102015106047B4 (de) | 2022-01-13 |
Family
ID=55531256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015106047.7A Active DE102015106047B4 (de) | 2014-10-06 | 2015-04-21 | Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel |
Country Status (5)
Country | Link |
---|---|
US (3) | US10164049B2 (de) |
KR (1) | KR101655617B1 (de) |
CN (1) | CN105789299B (de) |
DE (1) | DE102015106047B4 (de) |
TW (1) | TWI602295B (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10164049B2 (en) * | 2014-10-06 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of semiconductor device with gate stack |
US9748394B2 (en) * | 2015-05-20 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET having a multi-portioned gate stack |
US9627247B2 (en) * | 2015-06-03 | 2017-04-18 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating the same |
KR102292812B1 (ko) * | 2015-08-18 | 2021-08-23 | 삼성전자주식회사 | 반도체 장치 |
US9882013B2 (en) * | 2016-03-31 | 2018-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
TWI685061B (zh) * | 2016-05-04 | 2020-02-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US9964847B2 (en) * | 2016-06-20 | 2018-05-08 | Globalfoundries Inc. | Mask substrate structure |
US10374049B2 (en) * | 2016-09-15 | 2019-08-06 | Analog Devices, Inc. | Heat management in a multi-finger FET |
CN108400128B (zh) * | 2017-02-07 | 2020-10-16 | 旺宏电子股份有限公司 | 互连结构及其制造方法 |
US10515955B1 (en) | 2018-05-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier |
KR20210124731A (ko) | 2020-04-07 | 2021-10-15 | 삼성전자주식회사 | 게이트 스페이서를 갖는 반도체 소자들 |
US11302581B2 (en) * | 2020-05-05 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate profile control through sidewall protection during etching |
US11631745B2 (en) | 2020-05-15 | 2023-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure with uneven gate profile |
DE102021109147A1 (de) * | 2020-05-15 | 2021-11-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleitervorrichtungsstruktur mit ungleichmässigem gateprofil |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3361067B2 (ja) | 1998-12-21 | 2003-01-07 | 株式会社東芝 | 半導体装置の製造方法 |
TW429411B (en) * | 1998-12-21 | 2001-04-11 | Toshiba Corp | Semiconductor device and its manufacture |
US6835987B2 (en) * | 2001-01-31 | 2004-12-28 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device in which selection gate transistors and memory cells have different structures |
JP2006086467A (ja) * | 2004-09-17 | 2006-03-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006100599A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006237066A (ja) * | 2005-02-22 | 2006-09-07 | Toshiba Corp | 半導体装置 |
JP4659527B2 (ja) * | 2005-06-20 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100835278B1 (ko) * | 2006-06-28 | 2008-06-05 | 삼성전자주식회사 | 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법 |
JP5130834B2 (ja) * | 2007-09-05 | 2013-01-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
US8076735B2 (en) * | 2009-10-02 | 2011-12-13 | United Microelectronics Corp. | Semiconductor device with trench of various widths |
DE102009046250B4 (de) * | 2009-10-30 | 2015-11-26 | GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG | Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird |
US8598656B2 (en) | 2010-03-08 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of forming ESD protection device |
US20110241118A1 (en) | 2010-03-30 | 2011-10-06 | Globalfoundries Inc | Metal gate fill by optimizing etch in sacrificial gate profile |
DE102010029525B4 (de) | 2010-05-31 | 2014-12-18 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements |
CN102347227B (zh) * | 2010-07-30 | 2013-08-14 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极的形成方法 |
DE102010042229B4 (de) * | 2010-10-08 | 2012-10-25 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor |
CN102479693B (zh) * | 2010-11-30 | 2013-11-06 | 中芯国际集成电路制造(北京)有限公司 | 形成栅极的方法 |
US8384162B2 (en) | 2010-12-06 | 2013-02-26 | Institute of Microelectronics, Chinese Academy of Sciences | Device having adjustable channel stress and method thereof |
US8421132B2 (en) | 2011-05-09 | 2013-04-16 | International Business Machines Corporation | Post-planarization UV curing of stress inducing layers in replacement gate transistor fabrication |
US8541296B2 (en) | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
JP5847537B2 (ja) * | 2011-10-28 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
US20130178055A1 (en) * | 2012-01-09 | 2013-07-11 | Globalfoundries Inc. | Methods of Forming a Replacement Gate Electrode With a Reentrant Profile |
US8803241B2 (en) | 2012-06-29 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy gate electrode of semiconductor device |
US8803249B2 (en) * | 2012-08-09 | 2014-08-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Profile pre-shaping for replacement poly gate interlayer dielectric |
US8927406B2 (en) | 2013-01-10 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual damascene metal gate |
JP6081228B2 (ja) * | 2013-02-28 | 2017-02-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9040394B2 (en) | 2013-03-12 | 2015-05-26 | Samsung Electronics Co., Ltd. | Method for fabricating a semiconductor device |
US9337190B2 (en) * | 2013-03-12 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device including dummy isolation gate structure and method of fabricating thereof |
KR102056582B1 (ko) * | 2013-06-05 | 2020-01-22 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US9991285B2 (en) * | 2013-10-30 | 2018-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming FinFET device |
US9012319B1 (en) * | 2013-11-01 | 2015-04-21 | Globalfoundries Inc. | Methods of forming gate structures with multiple work functions and the resulting products |
US10164049B2 (en) * | 2014-10-06 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of semiconductor device with gate stack |
KR102292812B1 (ko) * | 2015-08-18 | 2021-08-23 | 삼성전자주식회사 | 반도체 장치 |
KR20170047953A (ko) * | 2015-10-26 | 2017-05-08 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US9893060B2 (en) * | 2015-12-17 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9985031B2 (en) * | 2016-01-21 | 2018-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit and manufacturing method thereof |
US9627379B1 (en) * | 2016-03-07 | 2017-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET devices and methods of forming the same |
KR102421730B1 (ko) * | 2016-04-05 | 2022-07-18 | 삼성전자주식회사 | 레이아웃 방법 및 반도체 소자 |
US10446662B2 (en) * | 2016-10-07 | 2019-10-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reducing metal gate overhang by forming a top-wide bottom-narrow dummy gate electrode |
US10658491B2 (en) * | 2018-06-15 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling profiles of replacement gates |
-
2014
- 2014-10-06 US US14/507,458 patent/US10164049B2/en active Active
- 2014-12-16 KR KR1020140181759A patent/KR101655617B1/ko active IP Right Grant
- 2014-12-23 CN CN201410811892.3A patent/CN105789299B/zh active Active
-
2015
- 2015-04-21 DE DE102015106047.7A patent/DE102015106047B4/de active Active
- 2015-09-25 TW TW104131731A patent/TWI602295B/zh active
-
2018
- 2018-07-31 US US16/050,420 patent/US10804371B2/en active Active
-
2020
- 2020-10-12 US US17/068,537 patent/US11264484B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11264484B2 (en) | 2022-03-01 |
KR101655617B1 (ko) | 2016-09-07 |
US20160099324A1 (en) | 2016-04-07 |
US10804371B2 (en) | 2020-10-13 |
CN105789299B (zh) | 2020-05-08 |
TW201614838A (en) | 2016-04-16 |
DE102015106047B4 (de) | 2022-01-13 |
US20210028296A1 (en) | 2021-01-28 |
US10164049B2 (en) | 2018-12-25 |
CN105789299A (zh) | 2016-07-20 |
TWI602295B (zh) | 2017-10-11 |
KR20160040979A (ko) | 2016-04-15 |
US20180350949A1 (en) | 2018-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015106047B4 (de) | Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel | |
DE102015114790B4 (de) | Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht | |
DE102015112832B4 (de) | Struktur und Ausbildungsverfahren einer Halbleiterbauelementstruktur mit Gatestapel | |
DE102016119017B4 (de) | Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie | |
DE102015113250B4 (de) | Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur | |
DE102017117971B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements | |
DE102015113184A1 (de) | Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen | |
DE102015114904A1 (de) | Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur | |
DE102016114705A1 (de) | Ätzstoppschicht für Halbleiter-Bauelemente | |
DE102015103264B4 (de) | Verfahren zum Ausbilden einer Halbleiterbauelementstrukur mit einem Gate | |
DE102013110023A1 (de) | Halbleitervorrichtung und Herstellung derselben | |
DE102017118475A1 (de) | Selbstjustierte abstandshalter und verfahren zu deren herstellung | |
DE102015116912A1 (de) | Halbleiterstruktur und Verfahren zum Herstellen von dieser | |
DE102018100114B4 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102017123948B4 (de) | Umschlossene epitaxiale struktur und verfahren | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102017113681A1 (de) | Halbleiter-bauelement mit luft-abstandshalter | |
DE112012004134T5 (de) | Anpassung von Schwellenspannungen für Thin-Body-Mosfets | |
DE102009006886A1 (de) | Verringerung von Dickenschwankungen einer schwellwerteinstellenden Halbleiterlegierung durch Verringern der Strukturierungsungleichmäßigkeiten vor dem Abscheiden der Halbleiterlegierung | |
DE102020111602A1 (de) | Gate-strukturierungsprozess für mehr-gate-vorrichtungen | |
DE102016100273A1 (de) | Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur | |
DE102017120571A1 (de) | Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung | |
DE102015116915B4 (de) | Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser | |
DE102014119340B4 (de) | Verfahren zum Fertigen von FinFETs mit verschiedenen Schwellenspannungen | |
DE102018124725A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit verbesserter epitaxialer Source/Drain-Abstandsregelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |