DE102015116915B4 - Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser - Google Patents

Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser Download PDF

Info

Publication number
DE102015116915B4
DE102015116915B4 DE102015116915.0A DE102015116915A DE102015116915B4 DE 102015116915 B4 DE102015116915 B4 DE 102015116915B4 DE 102015116915 A DE102015116915 A DE 102015116915A DE 102015116915 B4 DE102015116915 B4 DE 102015116915B4
Authority
DE
Germany
Prior art keywords
gate stack
forming
semiconductor device
dielectric layer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015116915.0A
Other languages
English (en)
Other versions
DE102015116915A1 (de
Inventor
Yi-Cheng Chao
Po-Chi WU
Chai-Wei Chang
Jung-Jui Li
Ya-Lan CHANG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015116915A1 publication Critical patent/DE102015116915A1/de
Application granted granted Critical
Publication of DE102015116915B4 publication Critical patent/DE102015116915B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur, umfassend:Ausbilden einer dielektrischen Schicht (170) über einem Substrat (110), wobei die dielektrische Schicht einen Graben (T1) aufweist, der durch die dielektrische Schicht hindurchführt,Ausbilden eines Gatestapels (G1) in dem Graben,Durchführen eines Plasmaprozesses (P) mit einem wasserstoffhaltigen Plasma über dem Gatestapel, um Kohlenstoffrückstände (R) über dem Gatestapel zu entfernen,Entfernen eines oberen Abschnitts des Gatestapels, um eine durch den Gatestapel und die dielektrische Schicht umgebende erste Aussparung auszubilden, undAusbilden einer Abdeckschicht (220) in der ersten Aussparung.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein sehr schnelles Wachstum erfahren. Technologische Fortschritte in IC-Materialien und -Design haben Generationen von ICs hervorgebracht. Jede Generation weist kleinere und komplexere Schaltungen als die vorangegangene Generation auf. Diese Fortschritte führten jedoch zu einer Steigerung der Komplexität der Verarbeitung und Herstellung von ICs.
  • Die Funktionsdichte (d.h. die Anzahl von miteinander verschalteten Bauelementen pro Chipfläche) ist im Laufe der IC-Entwicklung grundsätzlich gestiegen, während die geometrische Größe (d.h. die kleinste Komponente (oder Leiterbahn), die unter Verwendung eines Fertigungsverfahrens erzeugt werden kann) kleiner geworden ist. Dieser Miniaturisierungsprozess (Skalierung) bringt grundsätzlich Vorteile, indem die Produktionseffizienz gesteigert und die damit verbundenen Kosten gesenkt werden.
  • Da Merkmalgrößen immer kleiner werden, wird jedoch die Durchführung der Fertigungsprozesse immer schwieriger. Daher besteht eine Herausforderung darin, zuverlässige Halbleitervorrichtungen in zunehmend kleineren Größen auszubilden.
  • Aus US 2015 / 0 061 027 A1 ist eine Halbleitervorrichtungsstruktur bekannt, die eine dielektrische Schicht mit einem Graben, einen Gatestapel in dem Graben, und eine Abdeckschicht über dem Gatestapel aufweist, wobei eine Aussparung durch den Gatestapel und die dielektrische Schicht umgeben ist und die Abdeckschicht in der Aussparung ist.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
    • 1A ist eine perspektivische Ansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 1B ist eine Draufsicht auf die Halbleitervorrichtungsstruktur von 1A gemäß einigen Ausführungsformen.
    • 2A bis 2N sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 3 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur von 2N gemäß einigen Ausführungsformen.
    • 4 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden. Es versteht sich, dass zusätzliche Vorgänge vor, während und nach dem Verfahren vorgesehen werden können, und einige der beschriebenen Vorgänge für andere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können.
  • 1A ist eine perspektivische Ansicht einer Halbleitervorrichtungsstruktur 100 gemäß einigen Ausführungsformen. 1B ist eine Draufsicht auf die Halbleitervorrichtungsstruktur 100 von 1A gemäß einigen Ausführungsformen. 2A ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur 100 gemäß einigen Ausführungsformen entlang einer Schnittlinie I-I' in 1B darstellt.
  • Wie in 1A, 1B und 2A dargestellt, wird gemäß einigen Ausführungsformen ein Substrat 110 bereitgestellt. Das Substrat 110 umfasst einen Halbleiter-Wafer (wie z.B. einen Silizium-Wafer) oder einen Abschnitt eines Halbleiter-Wafers. In einigen Ausführungsformen wird das Substrat 110 aus einem Elementhalbleitermaterial, das Silizium oder Germanium umfasst, in einer einkristalliner, polykristalliner oder amorphen Struktur gefertigt.
  • In einigen anderen Ausführungsformen wird das Substrat 110 aus einem Verbindungshalbleiter, wie z.B. Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einem Legierungshalbleiter, wie z.B. SiGe oder GaAsP, oder einer Kombination davon gefertigt. Das Substrat 110 kann außerdem mehrschichtige Halbleiter, einen Halbleiter auf einem Isolator (SOI) (wie z.B. Silizium auf einem Isolator oder Germanium auf einem Isolator) oder eine Kombination davon umfassen.
  • Außerdem kann das Substrat 110 Strukturen, wie z.B. dotierte Gebiete, dielektrische Zwischenschichten (ILD) und/oder leitfähige Merkmale umfassen. Außerdem kann das Substrat 110 ferner einfache oder mehrfache Materialschichten umfassen. Zum Beispiel können die Materialschichten eine Siliziumschicht, eine dielektrische Schicht und/oder eine dotierte Polysiliziumschicht umfassen.
  • Wie in 1A, 1B und 2A dargestellt, weist das Substrat 110 gemäß einigen Ausführungsformen eine Finnenstruktur 112 auf. In einigen Ausführungsformen wird die Finnenstruktur 112 durch Strukturieren des Substrats 110 ausgebildet. Zum Beispiel umfasst das Ausbilden der Finnenstruktur 112 ein Ausbilden einer strukturierten Fotolackschicht mit Öffnungen (nicht dargestellt), die über dem Substrat 110 liegt; Durchführen eines Ätzprozesses, um einen Abschnitt des Substrats 110 über die Öffnungen zu entfernen; und Entfernen der strukturierten Fotolackschicht. Der Ätzprozess umfasst ein reaktives Ionenätzen (RIE) oder andere geeignete Prozesse.
  • Wie in 1A, 1B und 2A dargestellt, wird gemäß einigen Ausführungsformen eine Isolationsschicht 120 über dem Substrat 110 und benachbart zu der Finnenstruktur 112 ausgebildet. Die Isolationsschicht 120 umfasst gemäß einigen Ausführungsformen ein Isolationsmaterial. Das Isolationsmaterial umfasst Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, ein anderes geeignetes Material oder eine Kombination davon.
  • Das Ausbilden der Isolationsschicht 120 umfasst gemäß einigen Ausführungsformen ein Ausbilden einer Isolationsmaterialschicht (nicht dargestellt) über dem Substrat 110, und Durchführen eines Rückätzprozesses der Isolationsmaterialschicht, um obere Abschnitte der Finnenstruktur 112 freizulegen. Der Rückätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie in 1A, 1B und 2A dargestellt, wird gemäß einigen Ausführungsformen eine Dummy-Gatedielektrikumsschicht 130 über der Finnenstruktur 112 ausgebildet. Die Dummy-Gatedielektrikumsschicht 130 wird gemäß einigen Ausführungsformen aus Siliziumoxid gefertigt. Das Dummy-Gate 140 wird gemäß einigen Ausführungsformen über der Dummy-Gatedielektrikumsschicht 130 ausgebildet. Das Dummy-Gate 140 wird gemäß einigen Ausführungsformen aus Polysilizium gefertigt.
  • Das Ausbilden der Dummy-Gatedielektrikumsschicht 130 und des Dummy-Gates 140 umfasst gemäß einigen Ausführungsformen ein Abscheiden einer Dummy-Gatedielektrikumsmaterialschicht (nicht dargestellt) über der Isolationsschicht 120 und der Finnenstruktur 112; Abscheiden einer Dummy-Gatematerialschicht (nicht dargestellt) über der Dummy-Gatedielektrikumsmaterialschicht; und Strukturieren der Dummy-Gatematerialschicht und der Dummy-Gatedielektrikumsmaterialschicht mithilfe eines fotolithografischen Prozesses und eines Ätzprozesses.
  • Die Dummy-Gatedielektrikumsmaterialschicht wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses) abgeschieden. Die Dummy-Gatematerialschicht wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses ausgebildet.
  • 2A bis 2N sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden einer Halbleitervorrichtungsstruktur 100 gemäß einigen Ausführungsformen. 3 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur 100 von 2N gemäß einigen Ausführungsformen.
  • Nach der Fertigungsstufe von 2A wird gemäß einigen Ausführungsformen, wie in 2B dargestellt, eine Spacerschicht 150a über der Isolationsschicht 120 abgeschieden, um die Dummy-Gatedielektrikumsschicht 130 und das Dummy-Gate 140 abzudecken. Die Spacerschicht 150a umfasst ein Isolationsmaterial, wie z.B. Siliziumoxid oder Siliziumnitrid. Die Spacerschicht 150a wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses ausgebildet.
  • Wie in 2B und 2C dargestellt, wird gemäß einigen Ausführungsformen ein anisotroper Ätzprozess durchgeführt, um einen Abschnitt der Spacerschicht 150a zu entfernen. Die über den Seitenwänden des Dummy-Gates 140 und der Dummy-Gatedielektrikumsschicht 130 verbleibende Spacerschicht 150a bildet gemäß einigen Ausführungsformen Spacer 150.
  • Die Spacer 150 werden gemäß einigen Ausführungsformen derart ausgelegt, dass sie ein anschließend ausgebildetes Gate von anderen Bauelementen elektrisch isolieren, und sie werden derart ausgelegt, dass sie als eine Maskenschicht in einem nachfolgenden Ionenimplantationsprozess fungieren. Der anisotrope Ätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie in 2C dargestellt, werden gemäß einigen Ausführungsformen stark dotierte Gebiete 114 in der Finnenstruktur 112 ausgebildet. Die stark dotierten Gebiete 114 werden gemäß einigen Ausführungsformen in der Finnenstruktur 112 ausgebildet, die durch das Dummy-Gate 140 und die Spacer 150 freigelegt ist.
  • Die stark dotierten Gebiete 114 werden gemäß einigen Ausführungsformen unter Verwendung eines Ionenimplantationsprozesses ausgebildet. Der Ionenimplantationsprozess verwendet gemäß einigen Ausführungsformen das Dummy-Gate 140 und die Spacer 150 als eine Ionenimplantationsmaske. Der Ionenimplantationsprozess wird gemäß einigen Ausführungsformen durchgeführt, um p-Typ-Verunreinigungen (z.B. Bor) oder n-Typ-Verunreinigungen (z.B. Phosphor) in die Finnenstruktur 112 einzubringen.
  • Zwei benachbarte stark dotierte Gebiete 114 sind gemäß einigen Ausführungsformen ein stark dotiertes Sourcegebiet und ein stark dotiertes Draingebiet. Die stark dotierten Gebiete 114 werden gemäß einigen Ausführungsformen an zwei gegenüberliegenden Seiten des Dummy-Gates 140 angeordnet.
  • Danach werden in einigen Ausführungsformen (nicht dargestellt) Stressoren in den stark dotierten Gebieten 114 unter Verwendung geeigneter Prozesse gemäß einigen Ausführungsformen ausgebildet. Die geeigneten Prozesse umfassen zum Beispiel einen Ätzprozess zum Entfernen eines Abschnitts der Finnenstruktur 112 und einen selektiven epitaktischen Aufwachsprozess (Selective Epitaxial Growth, SEG). Je nach der gewünschten Art der resultierenden Fin-FET-Vorrichtung werden entweder Stressoren, die eine kompressive Verspannung an das Kanalgebiet anlegen (wie z.B. SiGe-Stressoren), oder Stressoren, die eine tensile Verspannung das Kanalgebiet anlegen (wie z.B. SiC-Stressoren), ausgebildet.
  • Wie in 2C dargestellt, wird gemäß einigen Ausführungsformen eine Ätzstoppschicht 160 über dem Substrat 110 ausgebildet, um die stark dotierten Gebiete 114 abzudecken. Die Ätzstoppschicht 160 deckt gemäß einigen Ausführungsformen ferner das Dummy-Gate 140, die Spacer 150 und die Isolationsschicht 120 ab. Die Ätzstoppschicht 160 umfasst gemäß einigen Ausführungsformen ein dielektrisches Material. Die Ätzstoppschicht 160 umfasst gemäß einigen Ausführungsformen Siliziumnitrid.
  • Wie in 2D dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 170 über der Ätzstoppschicht 160 abgeschieden. Die dielektrische Schicht 170 deckt gemäß einigen Ausführungsformen die Isolationsschicht 120, die Finnenstruktur 112, das Dummy-Gate 140 und die Spacer 150 ab.
  • Die dielektrische Schicht 170 umfasst gemäß einigen Ausführungsformen Siliziumoxid, Siliziumoxinitrid, Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluoriertes Silikatglas (FSG), ein Low-k-Material, ein poröses dielektrisches Material oder eine Kombination davon. Die dielektrische Schicht 170 wird gemäß einigen Ausführungsformen unter Verwendung eines CVD-Prozesses, eines HDPCVD-Prozesses, eines Rotationsbeschichtungsprozesses, eines Sputterprozesses oder einer Kombination davon abgeschieden.
  • Danach wird gemäß einigen Ausführungsformen, wie in 2E dargestellt, ein Planarisierungsprozess der dielektrischen Schicht 170 durchgeführt, bis eine obere Fläche 142 des Dummy-Gates 140 freigelegt wird. Der Planarisierungsprozess umfasst gemäß einigen Ausführungsformen einen chemisch-mechanischen Polierprozess (CMP-Prozess). Nachdem der Planarisierungsprozess durchgeführt wurde, weist die dielektrische Schicht 170 eine im Wesentlichen plane Fläche auf, um nachfolgende Prozessschritte zu erleichtern.
  • Wie in 2F dargestellt, wird gemäß einigen Ausführungsformen das Dummy-Gate 140 entfernt. Der Entfernungsprozess zum Entfernen des Dummy-Gates 140 umfasst gemäß einigen Ausführungsformen einen Nassätzprozess, einen Trockenätzprozess oder eine Kombination davon. In einigen Ausführungsformen wird die Dummy-Gatedielektrikumsschicht 130 ebenfalls entfernt.
  • Nachdem das Dummy-Gate 140 und die Dummy-Gatedielektrikumsschicht 130 entfernt wurden, wird gemäß einigen Ausführungsformen ein Graben T1 zwischen den Spacern 150 ausgebildet. Der Graben T1 legt gemäß einigen Ausführungsformen einen Abschnitt der Finnenstruktur 112 frei. Der Graben T1 weist gemäß einigen Ausführungsformen eine Breite W1 auf, die in einem Bereich von ungefähr 10 nm bis ungefähr 35 nm liegt. Die Breite W1 liegt gemäß einigen Ausführungsformen in einem Bereich von ungefähr 15 nm bis ungefähr 35 nm.
  • Wie in 2G dargestellt, wird gemäß einigen Ausführungsformen eine Gatedielektrikumsschicht 180 über einer unteren Fläche B1 des Grabens T1 ausgebildet. Die Gatedielektrikumsschicht 180 wird gemäß einigen Ausführungsformen ferner über einer Innenwand S1 des Grabens T1, einer oberen Fläche 172 der dielektrischen Schicht 170 und den Spacern 150 ausgebildet.
  • Die Gatedielektrikumsschicht 180 umfasst ein dielektrisches Material, wie z.B. ein Material mit einer hohen Dielektrizitätskonstante (high-k). Das High-k-Material umfasst Hafniumoxid (HfO2), Hafnium-Siliziumoxid (HfSiO), Hafnium-Siliziumoxinitrid (HfSiON), Hafnium-Tantaloxid (HfTaO), Hafnium-Titanoxid (HfTiO), Hafnium-Zirkoniumoxid (HfZrO), andere geeignete High-k-Dielektrikumsmaterialien oder eine Kombination davon.
  • Das High-k-Material wird gemäß einigen Ausführungsformen aus Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxinitriden von Metallen, Aluminiumoxid, einer Legierung aus Hafniumdioxid-Aluminiumoxid (HfO2-Al2O3), anderen geeigneten Materialien oder einer Kombination davon gefertigt.
  • Die Gatedielektrikumsschicht 180 wird gemäß einigen Ausführungsformen mithilfe eines beliebigen geeigneten Prozesses, wie z.B. einer Atomlagenabscheidung (ALD), einer chemischen Gasphasenabscheidung (CVD), einer physikalischen Gasphasenabscheidung (PVD), eines Sputterns, eines Plattierens, anderer geeigneter Prozesse oder einer Kombination davon abgeschieden. In einigen Ausführungsformen muss die Gatedielektrikumsschicht 180 ferner ausgeheilt werden.
  • Eine dielektrische Zwischenschicht (nicht dargestellt) kann über der Finnenstruktur 112 ausgebildet werden, bevor die Gatedielektrikumsschicht 180 ausgebildet wird. Die dielektrische Zwischenschicht umfasst ein geeignetes dielektrisches Material, wie z.B. Siliziumoxid, Hafniumsilikat, Siliziumoxinitrid oder eine Kombination davon.
  • Wie in 2G dargestellt, wird gemäß einigen Ausführungsformen eine Austrittsarbeitsschicht 190 über der Gatedielektrikumsschicht 180 abgeschieden. Die Austrittsarbeitsschicht 190 stellt eine gewünschte Austrittsarbeit für Transistoren bereit, um die Vorrichtungsleistung, die eine verbesserte Schwellenspannung umfasst, zu verbessern.
  • In den Ausführungsformen zum Ausbilden eines n-Kanal-FinFET kann die Austrittsarbeitsschicht 190 ein n-Typ-Metall sein, das in der Lage ist, einen für die Vorrichtung geeigneten Austrittsarbeitswert bereitzustellen, wie z.B. kleiner gleich ungefähr 4,5 eV. Das n-Typ-Metall umfasst gemäß einigen Ausführungsformen ein Metall, ein Metallkarbid, ein Metallnitrid oder eine Kombination davon. Zum Beispiel kann das n-Typ-Metall aus Tantal, Tantalnitrid oder einer Kombination davon gefertigt werden.
  • In den Ausführungsformen zum Ausbilden eines p-Kanal-FinFET kann andererseits die Austrittsarbeitsschicht 190 ein p-Typ-Metall sein, das in der Lage ist, einen für die Vorrichtung geeigneten Austrittsarbeitswert bereitzustellen, wie z.B. größer gleich ungefähr 4,8 eV. Das p-Typ-Metall umfasst gemäß einigen Ausführungsformen ein Metall, ein Metallkarbid, ein Metallnitrid, andere geeignete Materialien oder eine Kombination davon.
  • Zum Beispiel wird das p-Typ-Metall aus Titan, Titannitrid, anderen geeigneten Materialien oder eine Kombination davon gefertigt. Die Austrittsarbeitsschicht 190 umfasst gemäß einigen Ausführungsformen Aluminium, Titan oder eine Kombination davon. Die Austrittsarbeitsschicht 190 wird gemäß einigen Ausführungsformen unter Verwendung eines PVD-Prozesses, eines CVD-Prozesses, eines ALD-Prozesses, eines Plattierungsprozesses, eines anderen geeigneten Verfahrens oder einer Kombination davon abgeschieden.
  • Wie in 2H dargestellt, wird gemäß einigen Ausführungsformen eine Gateelektrodenschicht 210 (auch eine Metallgateelektrodenschicht genannt) über der Austrittsarbeitsschicht 190 abgeschieden, um den Graben T1 zu füllen. In einigen Ausführungsformen weist die Gateelektrodenschicht 210 einen Hohlraum 212 in dem Graben T1 auf. Der Hohlraum 212 ist gemäß einigen Ausführungsformen ein geschlossener Hohlraum. Die Gateelektrodenschicht 210 umfasst gemäß einigen Ausführungsformen ein geeignetes Metallmaterial, wie z.B. Aluminium, Wolfram, Gold, Platin, Kobalt, ein anderes geeignetes Metall, eine Legierung davon oder ein Kombination davon.
  • Der Abscheidungsprozess umfasst gemäß einigen Ausführungsformen einen Atomlagenabscheidungsprozess (ALD-Prozess) und einen chemischen Gasphasenabscheidungsprozess (CVD-Prozess). In einigen anderen Ausführungsformen wird die Gateelektrodenschicht 210 unter Verwendung eines PVD-Prozesses, eines Plattierungsprozesses, dergleichen oder einer Kombination davon abgeschieden.
  • Wie in 2I dargestellt, werden gemäß einigen Ausführungsformen die Gateelektrodenschicht 210, die Austrittsarbeitsschicht 190 und die Gatedielektrikumsschicht 180 außerhalb des Grabens T1 entfernt. Die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190, die in dem Graben T1 verbleiben, bilden zusammen gemäß einigen Ausführungsformen einen Gatestapel G1.
  • Der Hohlraum 212 wird gemäß einigen Ausführungsformen mithilfe des Entfernungsprozesses geöffnet. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen ein Durchführen eines Planarisierungsprozesses. Der Planarisierungsprozess umfasst gemäß einigen Ausführungsformen einen chemisch-mechanischen Polierprozess (CMP-Prozess).
  • Nach dem Planarisierungsprozess werden gemäß einigen Ausführungsformen Rückstände R von dem Planarisierungsprozess über oberen Flächen 214, 192, 182, 162 und 172 der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190, der Gatedielektrikumsschicht 180, der Ätzstoppschicht 160 und der dielektrischen Schicht 170 gebildet. Die Rückstände R werden gemäß einigen Ausführungsformen aus der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190, der Gatedielektrikumsschicht 180 und der in dem Planarisierungsprozess verwendeten Poliersuspension gebildet.
  • Die Rückstände R umfassen gemäß einigen Ausführungsformen ein Material der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190, der Gatedielektrikumsschicht 180 und der Poliersuspension. Die Poliersuspension umfasst gemäß einigen Ausführungsformen Kohlenstoff, wie z.B. ein Polymermaterial. Die Rückstände R umfassen gemäß einigen Ausführungsformen Wolfram, Aluminium, Gold, Platin, Kobalt und/oder Kohlenstoff (von der Poliersuspension).
  • Ein Teil der Rückstände R befindet sich gemäß einigen Ausführungsformen in dem Hohlraum 212. Ein Teil der Rückstände R diffundiert gemäß einigen Ausführungsformen in die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190 ein. Da das Ätzselektivitätsverhältnis zwischen einem Metall und Kohlenstoff hoch ist, können die Kohlenstoffrückstände R den Ätzprozess, dem die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190 anschließend unterzogen werden, behindern.
  • Wie in 2J dargestellt, wird gemäß einigen Ausführungsformen ein Reinigungsprozess durchgeführt, um die Rückstände R, obere Abschnitte der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190 und der Gatedielektrikumsschicht 180 zu entfernen. Nach dem Reinigungsprozess wird gemäß einigen Ausführungsformen eine Aussparung 152 zwischen den Spacern 150 und dem Gatestapel G1 ausgebildet. Die Aussparung 152 ist gemäß einigen Ausführungsformen von den Spacern 150 (oder der dielektrischen Schicht 170) und dem Gatestapel G1 umgeben. Die Aussparung 152 wird gemäß einigen Ausführungsformen mit dem Hohlraum 212 verbunden.
  • Der Reinigungsprozess entfernt gemäß einigen Ausführungsformen die Rückstände R über den oberen Flächen 214, 192, 182, 162 und 172 und die Rückstände in dem Hohlraum 212. Daher hilft gemäß einigen Ausführungsformen der Reinigungsprozess bei einem nachfolgend durchgeführten Entfernungsprozess zum Entfernen der Rückstände R in der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190. Nach dem Reinigungsprozess können die in die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190 eindiffundierenden Rückstände R und/oder ein Teil der Rückstände R in dem Hohlraum 212 verbleiben.
  • Da der Reinigungsprozess den oberen Abschnitt der Gateelektrodenschicht 210 entfernt, kann der Reinigungsprozess die Öffnung 212a des Hohlraums 212 vergrößern und die Tiefe D3 des Hohlraums reduzieren. Daher hilft gemäß einigen Ausführungsformen der Reinigungsprozess bei einem nachfolgend durchgeführten Entfernungsprozess zum Entfernen der Rückstände R in dem Hohlraum 212.
  • Die Aussparung 152 weist gemäß einigen Ausführungsformen eine Tiefe D1 auf, die in einem Bereich von ungefähr 5 nm bis ungefähr 30 nm liegt. Ein Verhältnis der Tiefe D1 zu einer Tiefe D2 des Grabens T1 liegt gemäß einigen Ausführungsformen in einem Bereich von ungefähr 0,08 bis ungefähr 0,5. Wenn das Verhältnis (D1/D2) weniger als 0,08 beträgt, kann die Öffnung 212a des Hohlraums 212 zu klein sein, um die Rückstände R in dem Hohlraum 212 zu entfernen. Wenn das Verhältnis (D1/D2) größer als 0,5 ist, kann die Dicke des Gatestapels G1 zu klein sein, um den nachfolgenden Prozess durchzuführen.
  • Der Reinigungsprozess umfasst gemäß einigen Ausführungsformen einen Rückätzprozess. Der Rückätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess. Der Trockenätzprozess umfasst gemäß einigen Ausführungsformen einen Plasmaätzprozess. Der Plasmaätzprozess verwendet gemäß einigen Ausführungsformen ein Prozessgas, das Fluor und/oder Chlor umfasst.
  • Wie in 2K dargestellt, werden gemäß einigen Ausführungsformen die Gateelektrodenschicht 210, die Austrittsarbeitsschicht 190, die Gatedielektrikumsschicht 180, die Spacer 150, der Ätzstoppschicht 160 und die dielektrische Schicht 170 einem Plasmaprozess mit einem wasserstoffhaltigen Plasma unterzogen. Der Plasmaprozess P mit dem wasserstoffhaltigen Plasma verwendet gemäß einigen Ausführungsformen ein Prozessgas, das H2 umfasst.
  • Daher sind gemäß einigen Ausführungsformen nach dem Plasmaprozess P mit dem wasserstoffhaltigen Plasma Wasserstoffatome H in obere Abschnitte 216, 194, 184, 154, 164 und 174 der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190, der Gatedielektrikumsschicht 180, der Spacer 150, der Ätzstoppschicht 160 und der dielektrischen Schicht 170 implantiert. Die oberen Abschnitte 216, 194, 184, 154, 164 und 174 werden gemäß einigen Ausführungsformen auch als wasserstoffhaltige Abschnitte 216, 194, 184, 154, 164 und 174 der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190, der Gatedielektrikumsschicht 180, der Spacer 150, der Ätzstoppschicht 160 und der dielektrischen Schicht 170 bezeichnet.
  • Das Prozessgas umfasst ferner gemäß einigen Ausführungsformen N2. Nach dem Prozess P mit dem wasserstoffhaltigen Plasma werden daher gemäß einigen Ausführungsformen ferner Stickstoffatome in die wasserstoffhaltigen Abschnitte 216, 194, 184, 154, 164 und 174 implantiert.
  • In dem Prozess P mit dem wasserstoffhaltigen Plasma dringen gemäß einigen Ausführungsformen die Wasserstoffatome H in die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190 ein und werden in den Hohlraum 212 implantiert. Daher reagieren die Wasserstoffatome H mit den Kohlenstoffrückständen R in der Gateelektrodenschicht 210, der Austrittsarbeitsschicht 190 und dem Hohlraum 212, um die Kohlenstoffrückstände R zu einer gasförmigen Kohlenwasserstoffverbindung (wie z.B. CH4) zu verflüchtigen.
  • Folglich werden gemäß einigen Ausführungsformen die Kohlenstoffrückstände R in dem Hohlraum 212, der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190 mithilfe des Plasmaprozesses P mit dem wasserstoffhaltigen Plasma reduziert. Daher hilft der Plasmaprozess P mit dem wasserstoffhaltigen Plasma bei dem Ätzprozess, dem anschließend die Gateelektrodenschicht 210 und die Austrittsarbeitsschicht 190 unterzogen werden.
  • Da der Reinigungsprozess von 2J ein Prozessgas verwendet, das Chlor umfasst, können sich außerdem die Chloratome (nicht dargestellt) in der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190 befinden. Die Wasserstoffatome H reagieren mit den Chloratomen, um die Chloratome zu einer gasförmigen Chlorverbindung (wie z.B. HCl) zu verflüchtigen, was die von den Chloratomen resultierenden Defekte in der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190 reduziert. Daher verbessert gemäß einigen Ausführungsformen der Plasmaprozess P mit dem wasserstoffhaltigen Plasma die elektrischen Eigenschaften und die Zuverlässigkeit der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190.
  • Der Plasmaprozess P mit dem wasserstoffhaltigen Plasma wird gemäß einigen Ausführungsformen bei einer Prozesstemperatur durchgeführt, die in einem Bereich von ungefähr 200 °C bis ungefähr 400 °C liegt. Wenn die Prozesstemperatur niedriger ist als 200 °C, sind die Wasserstoffatome H möglicherweise nicht in der Lage, die Kohlenstoffrückstände R zu der gasförmigen Kohlenwasserstoffverbindung zu verflüchtigen. Wenn die Prozesstemperatur höher als 400 °C ist, kann die Prozesstemperatur die Schichten der Halbleitervorrichtungsstruktur 100 beeinflussen (oder beschädigen).
  • Wie in 2L dargestellt, werden gemäß einigen Ausführungsformen obere Abschnitte der Gatedielektrikumsschicht 180, der Austrittsarbeitsschicht 190 und der Gateelektrodenschicht 210 in dem Graben T1 entfernt. Der Gatestapel G1 weist gemäß einigen Ausführungsformen eine Dicke TH1 auf.
  • Die wasserstoffhaltigen Abschnitte 216 und 194 der Gateelektrodenschicht 210 und der Austrittsarbeitsschicht 190 bilden zusammen gemäß einigen Ausführungsformen einen wasserstoffhaltigen Abschnitt U des Gatestapels G1. Der wasserstoffhaltige Abschnitt U weist gemäß einigen Ausführungsformen eine Dicke TH2 auf. In einigen Ausführungsformen liegt ein Verhältnis der Dicke TH2 zu der Dicke TH1 in einem Bereich von ungefähr 0,3 bis ungefähr 0,5.
  • In einigen Ausführungsformen ist die erste Konzentration der Wasserstoffatome H in dem wasserstoffhaltigen Abschnitt U höher als die zweite Konzentration der Wasserstoffatome H in einem unteren Abschnitt L des Gatestapels G1. In einigen Ausführungsformen liegt ein Verhältnis der ersten Konzentration zu der zweiten Konzentration in einem Bereich von ungefähr 2 bis ungefähr 100.
  • Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Ätzprozess. Der Ätzprozess umfasst gemäß einigen Ausführungsformen einen anisotropen Ätzprozess, wie z.B. einen Trockenätzprozess. Der Trockenätzprozess umfasst gemäß einigen Ausführungsformen einen Plasmaätzprozess. Der Plasmaätzprozess verwendet gemäß einigen Ausführungsformen ein Prozessgas, das Fluor und/oder Chlor umfasst.
  • Da der Reinigungsprozess gemäß einigen Ausführungsformen die Rückstände R entfernt (wie in 2J dargestellt), verbessert der Reinigungsprozess die Ausbeute des Entfernungsprozesses von 2L. Da die Kohlenstoffrückstände R in dem Gatestapel G1 mithilfe des Plasmaprozess P mit dem wasserstoffhaltigen Plasma (wie in 2K dargestellt) entfernt werden, kann der Plasmaprozess P mit dem wasserstoffhaltigen Plasma die elektrischen Eigenschaften des Gatestapels G1 und das Ätzen der Austrittsarbeitsschicht 190 und/oder der Gateelektrodenschicht 210 von 2L verbessern.
  • Wie in 2M dargestellt, wird gemäß einigen Ausführungsformen eine Abdeckschicht 220 über dem Gatestapel G1 ausgebildet, um die Aussparung 152 und den Hohlraum 212 zu füllen. Die Abdeckschicht 220 deckt gemäß einigen Ausführungsformen den Gatestapel G1, die Spacer 150, die Ätzstoppschicht 160 und die dielektrische Schicht 170 ab. Die Abdeckschicht 220 umfasst gemäß einigen Ausführungsformen ein Isolationsmaterial.
  • Die Abdeckschicht 220 und die dielektrische Schicht 170 werden gemäß einigen Ausführungsformen aus verschiedenen Materialien gefertigt. Die Abdeckschicht 220 umfasst gemäß einigen Ausführungsformen Siliziumnitrid. Die Abdeckschicht 220 wird mithilfe eines CVD-Prozesses, eines PVD-Prozesses oder eines anderen geeigneten Prozesses ausgebildet. Die Abdeckschicht 220 wird gemäß einigen Ausführungsformen ausgelegt, um zu verhindern, dass Kontakte mit dem Gatestapel G1 kurzgeschlossen werden.
  • Wie in 2N und 3 dargestellt, wird gemäß einigen Ausführungsformen die Abdeckschicht 220 außerhalb der Aussparung 152 entfernt. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen ein Durchführen eines Planarisierungsprozesses. Der Planarisierungsprozess umfasst gemäß einigen Ausführungsformen einen chemisch-mechanischen Polierprozess (CMP-Prozess). Nach dem Planarisierungsprozess sind gemäß einigen Ausführungsformen eine obere Fläche 222 der Abdeckschicht 220, eine obere Fläche 162 der Ätzstoppschicht und die obere Fläche 172 der dielektrischen Schicht 170 aufeinander ausgerichtet.
  • Der wasserstoffhaltige Abschnitt U des Gatestapels G1 befindet sich gemäß einigen Ausführungsformen unterhalb der Abdeckschicht 220 und benachbart zu ihr. Der wasserstoffhaltige Abschnitt U befindet sich gemäß einigen Ausführungsformen zwischen dem unteren Abschnitt L und der Abdeckschicht 220. Der Hohlraum 212 befindet sich gemäß einigen Ausführungsformen in dem wasserstoffhaltigen Abschnitt U. Die Abdeckschicht 220 ist gemäß einigen Ausführungsformen in den Hohlraum 212 eingefüllt. Der wasserstoffhaltige Abschnitt 174 der dielektrischen Schicht 170 umgibt gemäß einigen Ausführungsformen die Abdeckschicht 220. Die wasserstoffhaltigen Abschnitte U und 174 enthalten beide gemäß einigen Ausführungsformen Stickstoffatome und Wasserstoffatome.
  • Der Gatestapel G1 enthält gemäß einigen Ausführungsformen weniger als 10 Mol-% Kohlenstoff. Der Gatestapel G1 enthält gemäß einigen Ausführungsformen von ungefähr 0,01 Mol-% Kohlenstoff bis ungefähr 9 Mol-% Kohlenstoff. Wenn der Gatestapel mehr als 10 Mol-% Kohlenstoff enthält, können die elektrischen Eigenschaften des Gatestapels negativ beeinflusst werden.
  • Der Gatestapel G1 enthält gemäß einigen Ausführungsformen weniger als 2 Mol-% Chlor. Der Gatestapel G1 enthält gemäß einigen Ausführungsformen von ungefähr 0,01 Mol-% Chlor bis ungefähr 1,5 Mol-% Chlor. Wenn der Gatestapel mehr als 2 Mol-% Chlor enthält, können die elektrischen Eigenschaften des Gatestapels negativ beeinflusst werden.
  • 4 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Die Verfahren von 1A bis 3 können mehr als einen Gatestapel über dem Substrat 110 ausbilden. Zum Beispiel wird gemäß einigen Ausführungsformen, wie in 4 dargestellt, ein Gatestapel G2 benachbart zu dem Gatestapel G1 ausgebildet.
  • In einigen Ausführungsformen umgeben Spacer 150 den Gatestapel G2. In einigen Ausführungsformen wird eine Gatedielektrikumsschicht 180 zwischen dem Gatestapel G2 und dem Substrat 110 sowie zwischen dem Gatestapel G2 und den Spacern 150 ausgebildet. In einigen Ausführungsformen deckt die Ätzstoppschicht 160 die Spacer 150 ab. In einigen Ausführungsformen wird ein Graben T2 zwischen den Spacern 150 ausgebildet, und der Gatestapel G2 befindet sich in dem Graben T2. In einigen Ausführungsformen ist eine Breite W2 des Grabens T2 größer als die Breite W1 des Grabens T1. In einigen Ausführungsformen liegt ein Unterschied zwischen der Breite W2 und der Breite W1 in einem Bereich von ungefähr 2 nm bis ungefähr 10 nm.
  • Der Reinigungsprozess und der Plasmaprozess mit dem wasserstoffhaltigen Plasma reduzieren die Kohlenstoffrückstände, was verhindert, dass die Kohlenstoffrückstände den schmalen Graben T1 blockieren und den Ätzprozess an dem Gatestapel G1 behindern. Daher entfernt gemäß einigen Ausführungsformen der Entfernungsprozess von 2L obere Abschnitte der Gatedielektrikumsschicht 180, der Austrittsarbeitsschicht 190 und der Gateelektrodenschicht 210 im Wesentlichen gleichmäßig in dem schmalen Graben T1 und dem breiten Graben T2 von 4. Folglich weist die Abdeckschicht 220 in dem schmalen Graben T1 eine ausreichende Dicke auf, um zu verhindern, dass Kontakte mit dem Gatestapel G1 kurzgeschlossen werden.
  • Gemäß einigen Ausführungsformen sind Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden von diesen bereitgestellt. Nach einem Planarisierungsprozess zum Ausbilden eines Gatestapels führen die Verfahren (zum Ausbilden der Halbleitervorrichtungsstruktur) einen Reinigungsprozess durch, um aus dem Planarisierungsprozess resultierende Rückstände zu entfernen und einen oberen Abschnitt des Gatestapels zu entfernen. Der Reinigungsprozess kann eine Öffnung eines in dem Gatestapel ausgebildeten Hohlraums vergrößern und die Tiefe des Hohlraums reduzieren, um bei der Entfernung der Rückstände in dem Hohlraum im nachfolgenden Prozess zu helfen.
  • Danach führen die Verfahren einen Plasmaprozess mit einem wasserstoffhaltigen Plasma durch, um die Kohlenstoffrückstände zu einer gasförmigen Kohlenwasserstoffverbindung zu verflüchtigen, so dass die Kohlenstoffrückstände, insbesondere die Rückstände in dem Hohlraum und dem Gatestapel, reduziert werden. Daher hilft der Plasmaprozess mit dem wasserstoffhaltigen Plasma bei dem Ätzprozess, dem anschließend der Gatestapel unterzogen wird.
  • Gemäß einigen Ausführungsformen ist ein Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur bereitgestellt. Das Verfahren umfasst ein Ausbilden einer dielektrischen Schicht über einem Substrat. Die dielektrische Schicht weist einen Graben auf, der durch die dielektrische Schicht hindurchführt. Das Verfahren umfasst ein Ausbilden eines Gatestapels in dem Graben. Das Verfahren umfasst ein Durchführen eines Plasmaprozesses mit einem wasserstoffhaltigen Plasma über dem Gatestapel, um Kohlenstoffrückstände über dem Gatestapel zu entfernen. Das Verfahren umfasst ein Entfernen eines oberen Abschnitts des Gatestapels, um eine durch den Gatestapel und die dielektrische Schicht umgebende erste Aussparung auszubilden. Das Verfahren umfasst ein Ausbilden einer Abdeckschicht in der ersten Aussparung.
  • Gemäß einigen Ausführungsformen ist ein Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur bereitgestellt. Das Verfahren umfasst ein Ausbilden einer dielektrischen Schicht über einem Substrat. Die dielektrische Schicht weist einen Graben auf, der durch die dielektrische Schicht hindurchführt. Das Verfahren umfasst ein Ausbilden eines Gatestapels in dem Graben. Der Gatestapel weist einen Hohlraum auf. Das Verfahren umfasst ein Durchführen eines Plasmaprozesses mit einem wasserstoffhaltigen Plasma über dem Gatestapel, um Kohlenstoffrückstände über dem Gatestapel und in dem Hohlraum zu entfernen. Das Verfahren umfasst ein Entfernen eines oberen Abschnitts des Gatestapels, um eine durch den Gatestapel und die dielektrische Schicht umgebende erste Aussparung auszubilden. Das Verfahren umfasst ein Ausbilden einer Abdeckschicht in der ersten Aussparung, um die erste Aussparung und den Hohlraum zu füllen.
  • Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst ein Substrat. Die Halbleitervorrichtungsstruktur umfasst eine dielektrische Schicht über dem Substrat. Die dielektrische Schicht weist einen Graben auf, der durch die dielektrische Schicht hindurchführt. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel in dem Graben. Eine Aussparung ist durch den Gatestapel und die dielektrische Schicht umgeben. Die Halbleitervorrichtungsstruktur umfasst eine Abdeckschicht in der Aussparung. Der Gatestapel weist einen ersten wasserstoffhaltigen Abschnitt, der zu der Abdeckschicht benachbart ist.

Claims (20)

  1. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur, umfassend: Ausbilden einer dielektrischen Schicht (170) über einem Substrat (110), wobei die dielektrische Schicht einen Graben (T1) aufweist, der durch die dielektrische Schicht hindurchführt, Ausbilden eines Gatestapels (G1) in dem Graben, Durchführen eines Plasmaprozesses (P) mit einem wasserstoffhaltigen Plasma über dem Gatestapel, um Kohlenstoffrückstände (R) über dem Gatestapel zu entfernen, Entfernen eines oberen Abschnitts des Gatestapels, um eine durch den Gatestapel und die dielektrische Schicht umgebende erste Aussparung auszubilden, und Ausbilden einer Abdeckschicht (220) in der ersten Aussparung.
  2. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 1, ferner umfassend: Durchführen, vor dem Plasmaprozess (P) mit dem wasserstoffhaltigen Plasma, eines Reinigungsprozesses, um einen Abschnitt des Gatestapels (G1) zu entfernen, so dass eine durch den Gatestapel und die dielektrische Schicht umgebende zweite Aussparung (152) ausgebildet wird.
  3. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 2, wobei der Reinigungsprozess einen Trockenätzprozess umfasst.
  4. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei das Ausbilden des Gatestapels (G1) umfasst: Ausbilden einer Austrittsarbeitsschicht (190) über der dielektrischen Schicht (170) und in dem Graben (T1), Ausbilden einer Gateelektrodenschicht (210) über der Austrittsarbeitsschicht, und Durchführen eines Planarisierungsprozesses, um die Austrittsarbeitsschicht (190) und die Gateelektrodenschicht (210) außerhalb des Grabens (T1) zu entfernen.
  5. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma (P) Wasserstoffatome in einen oberen Abschnitt des Gatestapels (G1) implantiert.
  6. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 5, wobei die Wasserstoffatome während des Plasmaprozesses mit dem wasserstoffhaltigen Plasma mit Kohlenstoffrückständen über oder in dem Gatestapel (G1) reagieren, um die Rückstände zu einer gasförmigen Kohlenwasserstoffverbindung zu verflüchtigen.
  7. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma Wasserstoffatome in einen oberen Abschnitt (184) der dielektrischen Schicht (170) implantiert.
  8. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma (P) ein Prozessgas verwendet, das Stickstoff umfasst, und Stickstoffatome während des Plasmaprozesses mit dem wasserstoffhaltigen Plasma in einen oberen Abschnitt des Gatestapels (G1) implantiert werden.
  9. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur, umfassend: Ausbilden einer dielektrischen Schicht (170) über einem Substrat (110), wobei die dielektrische Schicht einen Graben (T1) aufweist, der durch die dielektrische Schicht hindurchführt, Ausbilden eines Gatestapels (G1) in dem Graben, wobei der Gatestapel einen Hohlraum (212) aufweist, Durchführen eines Plasmaprozesses mit einem wasserstoffhaltigen Plasma (P) über dem Gatestapel (G1), um Kohlenstoffrückstände (R) über dem Gatestapel und in dem Hohlraum zu entfernen, Entfernen eines oberen Abschnitts des Gatestapels, um eine durch den Gatestapel und die dielektrische Schicht umgebende erste Aussparung auszubilden, und Ausbilden einer Abdeckschicht (220) in der ersten Aussparung, um die erste Aussparung und den Hohlraum zu füllen.
  10. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 9, ferner umfassend: Durchführen, vor dem Plasmaprozess mit dem wasserstoffhaltigen Plasma (P), eines Reinigungsprozesses, um einen Abschnitt des Gatestapels zu entfernen, so dass eine durch den Gatestapel und die dielektrische Schicht umgebende zweite Aussparung (152) ausgebildet wird, wobei die zweite Aussparung mit dem Hohlraum (212) verbunden wird.
  11. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach Anspruch 10, wobei der Reinigungsprozess eine Öffnung (212a) des Hohlraums (212) vergrößert.
  12. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 11, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma Wasserstoffatome in einen oberen Abschnitt (216, 194) des Gatestapels implantiert, und sich der Hohlraum (212) in dem oberen Abschnitt befindet.
  13. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 12, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma Wasserstoffatome in einen oberen Abschnitt (174) der dielektrischen Schicht implantiert.
  14. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 13, wobei der Plasmaprozess mit dem wasserstoffhaltigen Plasma ein Prozessgas verwendet, das Stickstoff umfasst, und Stickstoffatome während des Plasmaprozesses mit dem wasserstoffhaltigen Plasma in einen oberen Abschnitt (216, 194) des Gatestapels implantiert werden.
  15. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 9 bis 14, wobei die Abdeckschicht (220) und die dielektrische Schicht (170) aus verschiedenen Materialien gefertigt werden.
  16. Halbleitervorrichtungsstruktur, umfassend: ein Substrat (110), eine dielektrische Schicht (170) über dem Substrat, wobei die dielektrische Schicht einen Graben (T1) aufweist, der durch die dielektrische Schicht hindurchführt, einen Gatestapel (G1) in dem Graben, wobei eine Aussparung (152) durch den Gatestapel und die dielektrische Schicht umgeben ist, und eine Abdeckschicht (220) in der Aussparung, wobei der Gatestapel einen ersten wasserstoffhaltigen Abschnitt (216, 194) aufweist, der zu der Abdeckschicht benachbart ist.
  17. Halbleitervorrichtungsstruktur nach Anspruch 16, wobei die dielektrische Schicht (170) einen zweiten wasserstoffhaltigen Abschnitt (174) aufweist, der die Abdeckschicht umgibt.
  18. Halbleitervorrichtungsstruktur nach Anspruch 16 oder 17, wobei der erste wasserstoffhaltige Abschnitt (216, 194) einen Hohlraum (212) aufweist, und die Abdeckschicht (220) in den Hohlraum eingefüllt ist.
  19. Halbleitervorrichtungsstruktur nach einem der Ansprüche 16 bis 18, wobei der Gatestapel (G1) weniger als 10 Mol-% Kohlenstoff enthält.
  20. Halbleitervorrichtungsstruktur nach einem der Ansprüche 16 bis 19, wobei der erste wasserstoffhaltige Abschnitt (216, 194) Stickstoffatome enthält.
DE102015116915.0A 2015-07-01 2015-10-06 Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser Active DE102015116915B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562187625P 2015-07-01 2015-07-01
US62/187,625 2015-07-01
US14/851,485 2015-09-11
US14/851,485 US9660084B2 (en) 2015-07-01 2015-09-11 Semiconductor device structure and method for forming the same

Publications (2)

Publication Number Publication Date
DE102015116915A1 DE102015116915A1 (de) 2017-01-05
DE102015116915B4 true DE102015116915B4 (de) 2022-01-20

Family

ID=57582422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015116915.0A Active DE102015116915B4 (de) 2015-07-01 2015-10-06 Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser

Country Status (5)

Country Link
US (5) US9660084B2 (de)
KR (1) KR101785807B1 (de)
CN (1) CN106328540B (de)
DE (1) DE102015116915B4 (de)
TW (1) TWI611471B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US10714621B2 (en) * 2016-12-14 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
US10522358B2 (en) * 2017-08-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and methods of forming same
KR102295721B1 (ko) * 2017-09-08 2021-08-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10847636B2 (en) * 2018-08-30 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Methods for forming semiconductor structure
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061027A1 (en) 2013-09-04 2015-03-05 Globalfoundries Inc. Methods of forming gate structures for transistor devices for cmos applications and the resulting products
DE102014222562A1 (de) 2013-11-13 2015-05-13 Globalfoundries Inc. Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2002110966A (ja) * 2000-09-26 2002-04-12 Seiko Epson Corp 半導体装置の製造方法および半導体装置
US6586809B2 (en) * 2001-03-15 2003-07-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6667246B2 (en) * 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
JPWO2003056622A1 (ja) * 2001-12-26 2005-05-12 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
JP2003332426A (ja) 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2005093910A (ja) * 2003-09-19 2005-04-07 Toshiba Corp 半導体記憶装置とその製造方法
US7144783B2 (en) * 2004-04-30 2006-12-05 Intel Corporation Reducing gate dielectric material to form a metal gate electrode extension
US7087507B2 (en) * 2004-05-17 2006-08-08 Pdf Solutions, Inc. Implantation of deuterium in MOS and DRAM devices
JP5286664B2 (ja) * 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US8394694B2 (en) * 2007-03-19 2013-03-12 Intel Corporation Reliability of high-K gate dielectric layers
US8536640B2 (en) * 2007-07-20 2013-09-17 Cypress Semiconductor Corporation Deuterated film encapsulation of nonvolatile charge trap memory device
DE102007046849B4 (de) 2007-09-29 2014-11-06 Advanced Micro Devices, Inc. Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
KR101354661B1 (ko) * 2007-10-18 2014-01-24 삼성전자주식회사 반도체 소자의 제조 방법
US8871587B2 (en) * 2008-07-21 2014-10-28 Texas Instruments Incorporated Complementary stress memorization technique layer method
US8039381B2 (en) * 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
US7960802B2 (en) * 2008-11-21 2011-06-14 Texas Instruments Incorporated Methods to enhance effective work function of mid-gap metal by incorporating oxygen and hydrogen at a low thermal budget
US7763510B1 (en) * 2009-01-07 2010-07-27 Freescale Semiconductor, Inc. Method for PFET enhancement
US8609495B2 (en) 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
CN102646590B (zh) * 2011-02-21 2015-05-13 中芯国际集成电路制造(上海)有限公司 Nmos晶体管的形成方法
US8431453B2 (en) * 2011-03-31 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma doping to reduce dielectric loss during removal of dummy layers in a gate structure
US9076889B2 (en) 2011-09-26 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Replacement gate semiconductor device
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
KR20140032238A (ko) 2012-09-06 2014-03-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8809139B2 (en) 2012-11-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-last FinFET and methods of forming same
US8835244B2 (en) 2013-02-21 2014-09-16 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes
US10854472B2 (en) * 2014-03-19 2020-12-01 Globalfoundries Inc. Method for forming a metal gate including de-oxidation of an oxidized surface of the metal gate utilizing a reducing agent
US9236258B2 (en) * 2014-04-23 2016-01-12 Globalfoundries Inc. Methods of forming gate structures for semiconductor devices using a replacement gate technique and the resulting devices
US9384985B2 (en) * 2014-07-18 2016-07-05 United Microelectronics Corp. Semiconductor structure including silicon and oxygen-containing metal layer and process thereof
KR102262887B1 (ko) * 2014-07-21 2021-06-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10763209B2 (en) * 2014-08-19 2020-09-01 Intel Corporation MOS antifuse with void-accelerated breakdown
KR102293862B1 (ko) * 2014-09-15 2021-08-25 삼성전자주식회사 반도체 소자의 제조 방법
US10134861B2 (en) * 2014-10-08 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US9502302B2 (en) * 2014-10-13 2016-11-22 Stmicroelectronics, Inc. Process for integrated circuit fabrication including a uniform depth tungsten recess technique
US9425103B2 (en) * 2014-12-04 2016-08-23 Globalfoundries Inc. Methods of using a metal protection layer to form replacement gate structures for semiconductor devices
US9379221B1 (en) * 2015-01-08 2016-06-28 International Business Machines Corporation Bottom-up metal gate formation on replacement metal gate finFET devices
US9685532B2 (en) * 2015-03-24 2017-06-20 International Business Machines Corporation Replacement metal gate structures
KR102342847B1 (ko) * 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9660084B2 (en) * 2015-07-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US9613959B2 (en) * 2015-07-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming metal gate to mitigate antenna defect
US20170345912A1 (en) * 2016-05-26 2017-11-30 Globalfoundries Inc. Methods of recessing a gate structure using oxidizing treatments during a recessing etch process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150061027A1 (en) 2013-09-04 2015-03-05 Globalfoundries Inc. Methods of forming gate structures for transistor devices for cmos applications and the resulting products
DE102014222562A1 (de) 2013-11-13 2015-05-13 Globalfoundries Inc. Verfahren zum bilden von austauschgatestrukturen und von fins auf finfet-vorrichtungen und die resultierenden vorrichtungen

Also Published As

Publication number Publication date
US20190252539A1 (en) 2019-08-15
US20210013338A1 (en) 2021-01-14
US20170256640A1 (en) 2017-09-07
KR20170004806A (ko) 2017-01-11
US20230119022A1 (en) 2023-04-20
CN106328540B (zh) 2019-09-06
KR101785807B1 (ko) 2017-10-16
DE102015116915A1 (de) 2017-01-05
US11532748B2 (en) 2022-12-20
TW201703125A (zh) 2017-01-16
US10269963B2 (en) 2019-04-23
US20170005191A1 (en) 2017-01-05
US10790394B2 (en) 2020-09-29
CN106328540A (zh) 2017-01-11
TWI611471B (zh) 2018-01-11
US9660084B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
DE102018115901B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015116915B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102019201354B4 (de) Verfahren für eine Gate-Schnitt-Struktur mit Liner-Abstandshalter
DE102013100414B4 (de) Verfahren zur Herstellung von Hybrid-High-k/Metall-Gate-Stapeln
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102015106047B4 (de) Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel
DE102017127095B4 (de) Gesteuerte luftspalte unter kontaktmerkmalen zwischen finnen von finfets
DE102015103264B4 (de) Verfahren zum Ausbilden einer Halbleiterbauelementstrukur mit einem Gate
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102015113184A1 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102015116912A1 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE102015106574A1 (de) Halbleiterstruktur und fertigungsverfahren dafür
DE102014119648B4 (de) METALL-GATE-STAPEL MIT TaAlCN-SCHICHT
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102016100273A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102015117230A1 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102016100008A1 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823400

Ipc: H01L0021336000

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final