DE102020104621A1 - Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren - Google Patents

Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren Download PDF

Info

Publication number
DE102020104621A1
DE102020104621A1 DE102020104621.9A DE102020104621A DE102020104621A1 DE 102020104621 A1 DE102020104621 A1 DE 102020104621A1 DE 102020104621 A DE102020104621 A DE 102020104621A DE 102020104621 A1 DE102020104621 A1 DE 102020104621A1
Authority
DE
Germany
Prior art keywords
metal gate
semiconductor substrate
layer
over
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020104621.9A
Other languages
English (en)
Inventor
Yi-Chun Chen
Ryan Chia-Jen Chen
Shu-Yuan Ku
Ya-Yi Tsai
I-Wei Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020104621A1 publication Critical patent/DE102020104621A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es werden hier ein verankerter Cut-Metallgate-Stecker (CMG-Stecker), eine Halbleitervorrichtung, die einen verankerten CMG-Stecker aufweist, und Verfahren zum Ausbilden der Halbleitervorrichtung offenbart. Das Verfahren umfasst ein Durchführen einer Reihe von Ätzprozessen, um einen Graben durch eine Metallgateelektrode, durch ein Isolationsgebiet und in ein Halbleitersubstrat auszubilden. Der Graben schneidet durch die Metallgateelektrode und trennt sie in ein erstes Metallgate und ein zweites Metallgate und bildet eine Aussparung im Halbleitersubstrat aus. Nachdem der Graben ausgebildet wurde, wird ein dielektrischer Steckermaterial im Graben abgeschieden, um einen CMG-Stecker auszubilden, der innerhalb der Aussparung des Halbleitersubstrats verankert ist und das erste und das zweite Metallgate trennt. Von daher stellt der verankerte CMG-Stecker einen hohen Widerstand bereit, um einen Leckstrom innerhalb der Halbleitervorrichtung beim Betrieb zu reduzieren und eine verbesserte V-Trigger-Leistungsfähigkeit der Halbleitervorrichtung zu ermöglichen.

Description

  • STAND DER TECHNIK
  • Halbleitervorrichtungen werden in einer Vielfalt von elektronischen Anwendungen, wie zum Beispiel Personal Computern, Mobiltelefonen, Digitalkameras und anderen elektronischen Geräten, verwendet. Halbleitervorrichtungen werden in der Regel hergestellt, indem sequenziell isolierende oder dielektrische Schichten, leitfähige Schichten und Halbleitermaterialschichten über einem Halbleitersubstrat abgeschieden werden, und die verschiedenen Materialschichten unter Verwendung von Lithografie strukturiert werden, um Schaltungskomponenten und - elemente darauf auszubilden.
  • Die Halbleiterindustrie verbessert beständig die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.), indem die minimale Merkmalgröße fortlaufend reduziert wird, was ermöglicht, dass mehr Komponenten in eine bestimmte Fläche integriert werden. Mit der Reduzierung der kleinsten Merkmalgrößen treten jedoch zusätzliche Probleme zutage, die angegangen werden müssen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein
    • 1A-1B bis 8A-8B zeigen perspektivische Ansichten von Querschnitten resultierender Strukturen bei Zwischenschritten des Ausbildens einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 9 zeigt eine Querschnittsansicht eines verankerten Cut-Metallsteckers, der zu Source-/Draingebieten benachbart ist, gemäß einigen Ausführungsformen.
    • 10A-10B zeigen Querschnittsansichten verankerter Cut-Metallstecker zwischen Vorrichtungen gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z.B. „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Ausführungsformen werden nachstehend in Bezug auf einen Prozess beschrieben, der zum Ausbilden eines verankerten Cut-Metallgate-Steckers (CMG-Steckers) im Rahmen eines Cut-Metallgate-Prozesses verwendet wird. Jedoch können die Ausführungsformen auf eine größere Vielfalt von Anwendungen angewendet werden und sind nicht auf jene hier beschriebenen Ausführungsformen beschränkt.
  • Unter Bezugnahme auf 1A und 1B sind perspektivische Querschnittsansichten von Metallgates über Halbleiterfinnen für eine Halbleitervorrichtung 100, wie z.B. eine FinFET-Vorrichtung, dargestellt. In einer Ausführungsform weist die Halbleitervorrichtung 100 ein Substrat 101 mit darin ausgebildeten ersten Gräben 103 auf. Das Substrat 101 kann ein Siliziumsubstrat sein, obwohl andere Substrate, wie z.B. Halbleiter auf einem Isolator (SOI), ein Verspannungs-SOI und Siliziumgermanium auf einem Isolator, verwendet werden könnten. Das Substrat 101 kann ein p-Halbleiter sein, obwohl es in anderen Ausführungsformen ein n-Halbleiter sein könnte.
  • 1A und 1B zeigen außerdem, dass das Substrat 101 in ein erstes Vorrichtungsgebiet 106 und ein zweites Vorrichtungsgebiet 108 zum Ausbilden verschiedener Typen von Vorrichtungen getrennt werden kann. Zum Beispiel kann das erste Vorrichtungsgebiet 106 zum Ausbilden von n-Vorrichtungen, wie z.B. NMOS-Transistoren (z.B. n-Gate-All-Around-Transistoren), verwendet werden, und das zweite Vorrichtungsgebiet 108 kann zum Ausbilden von p-Vorrichtungen, wie z.B. PMOS-Transistoren (z.B. p-Gate-All-Around-Transistoren), verwendet werden. Jedoch können p-Vorrichtungen oder n-Vorrichtungen in jedem von dem ersten Vorrichtungsgebiet 106 und dem zweiten Vorrichtungsgebiet 108 auf der Grundlage einer gewünschten Anwendung ausgebildet werden. Um das erste Vorrichtungsgebiet 106 und das zweite Vorrichtungsgebiet 108 zu trennen, können Wannen (nicht separat in 1B dargestellt) innerhalb des Substrats 101 mit n-Dotierstoffen und p-Dotierstoffen ausgebildet werden. Um die gewünschten Wannen auszubilden, werden die n-Dotierstoffe und die p-Dotierstoffe in Abhängigkeit von den Vorrichtungen, die wunschgemäß ausgebildet werden sollen, in das Substrat 101 implantiert. Zum Beispiel können n-Dotierstoffe, wie z.B. Phosphor oder Arsen, implantiert werden, um n-Wannen auszubilden, während p-Dotierstoffe, wie z.B. Bor, implantiert werden können, um p-Wannen auszubilden. Die n-Wannen und p-Wannen können unter Verwendung einer oder mehrerer Implantationstechniken, wie z.B. Diffusionsimplantationen, Ionenimplantationen (z.B. Plasma-Dotierung, Dotierung mit Strahllinienimplantaten), selektiven Implantationen, Tiefwannen-Implantationen und dergleichen oder Kombinationen davon, ausgebildet werden. Maskierungstechniken können ebenfalls verwendet werden, um manche Gebiete (z.B. zweite Vorrichtungsgebiete 108) des Substrats zu maskieren, während andere Gebiete (z.B. erste Vorrichtungsgebiete 106) des Substrats 101 während eines ersten Wannenimplantationsprozesses (z.B. n-Wannen) freigelegt sind.
  • Nachdem der erste Wannenimplantationsprozess abgeschlossen wurde, wird die Maske entfernt, um die zuvor maskierten Gebiete (z.B. das zweite Vorrichtungsgebiet 108) freizulegen, und eine andere Maske kann über den zuvor freigelegten Gebieten (z.B. dem ersten Vorrichtungsgebiet 106) während eines zweiten Wannenimplantationsprozesses (z.B. p-Wannen) angeordnet werden. In einigen Ausführungsformen können weitere Dotierungsimplantationen durchgeführt werden, um tiefe Wannenimplantatgebiete innerhalb des Substrats 101 auszubilden.
  • Die ersten Gräben 103 können als ein Anfangsschritt in der letztendlichen Ausbildung erster Isolationsgebiete 105 ausgebildet werden. Die ersten Gräben 103 können unter Verwendung einer Maskierungsschicht mit einem geeigneten Ätzprozess ausgebildet werden. Zum Beispiel kann die Maskierungsschicht eine Hartmaske sein, die Siliziumnitrid aufweist, das mithilfe eines Prozesses, wie z.B. einer chemischen Gasphasenabscheidung (CVD), ausgebildet wird, obwohl andere Materialien, wie z.B. Oxide, Oxinitride, Siliziumkarbid, Kombinationen von diesen oder dergleichen, und andere Prozesse, wie z.B. eine Plasma-unterstützte chemische Gasphasenabscheidung (PECVD), eine chemische Niederdruck-Gasphasenabscheidung (LPCVD) oder sogar eine Siliziumoxidausbildung, auf die eine Nitrierung folgt, verwendet werden können. Nachdem sie ausgebildet wurde, kann die Maskierungsschicht mithilfe eines geeigneten fotolithografischen Prozesses strukturiert werden, um jene Abschnitte des Substrats 101 freizulegen, die entfernt werden, um die ersten Gräben 103 auszubilden.
  • Wie ein Fachmann erkennen wird, sind jedoch die vorstehend beschriebenen Prozesse und Materialien zum Ausbilden der Maskierungsschicht nicht das einzige Verfahren, das verwendet werden kann, um Abschnitte des Substrats 101 zu schützen, während andere Abschnitte des Substrats 101 für die Ausbildung der ersten Gräben 103 freigelegt werden. Ein beliebiger geeigneter Prozess, wie z.B. ein strukturierter und entwickelter Fotolack, kann verwendet werden, um Abschnitte des Substrats 101 freizulegen, die zu entfernen sind, damit die ersten Gräben 103 ausgebildet werden. Alle derartigen Verfahren sollen im Umfang der vorliegenden Ausführungsformen vollständig aufgenommen sein.
  • Nachdem eine Maskierungsschicht ausgebildet und strukturiert wurde, werden die ersten Gräben 103 im Substrat 101 ausgebildet. Das freigelegte Substrat 101 kann mithilfe eines geeigneten Prozesses, wie z.B. eines reaktiven Ionenätzens (RIE), entfernt werden, um die ersten Gräben 103 im Substrat 101 auszubilden, obwohl ein beliebiger geeigneter Prozess verwendet werden kann. In einer Ausführungsform können die ersten Gräben 103 derart ausgebildet werden, dass sie eine erste Tiefe von weniger als ungefähr 5000 Å von der Fläche des Substrats 101, wie z.B. ungefähr 2500 Å, aufweisen.
  • Wie jedoch ein Durchschnittsfachmann erkennen wird, stellt der vorstehend beschriebene Prozess zum Ausbilden der ersten Gräben 103 lediglich einen möglichen Prozess dar, und ist nicht als die einzige Ausführungsform gedacht. Vielmehr kann ein beliebiger geeigneter Prozess, mit dem die ersten Gräben 103 ausgebildet werden können, verwendet werden, und ein beliebiger geeigneter Prozess, der eine beliebige Anzahl von Maskierungs- und Entfernungsschritten umfasst, kann verwendet werden.
  • Zusätzlich zum Ausbilden der ersten Gräben 103 bildet der Maskierung- und Ätzprozess außerdem Finnen 107 aus jenen Abschnitten des Substrats 101, die in einem nicht entfernten Zustand verbleiben. Diese Finnen 107 können, wie nachstehend besprochen, verwendet werden, um das Kanalgebiet von Merfachgate-FinFET-Transistoren auszubilden. Obwohl 1A und 1B lediglich sechs Finnen darstellen, die vom Substrat 101 ausgebildet sind, kann eine beliebige Anzahl von Finnen 107 verwendet werden.
  • Die Finnen 107 können derart ausgebildet werden, dass sie eine Breite an der Fläche des Substrats 101 von zwischen ungefähr 5 nm und ungefähr 80 nm, wie z.B. ungefähr 30 nm, aufweisen. Außerdem können die Finnen 107 voneinander um einen Abstand von zwischen ungefähr 10 nm und ungefähr 100 nm, wie z.B. ungefähr 50 nm, beabstandet sein. Durch derartiges Beabstanden der Finnen 107 können die Finnen 107 jeweils ein separates Kanalgebiet bilden, während sie weiterhin nahe genug liegen, um ein gemeinsames Gate (weiter unten besprochen) zu nutzen.
  • Obwohl die vorstehende Beschreibung ein Ausführungsbeispiel bereitstellt, können außerdem die Finnen 107 durch ein beliebiges geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnen 107 mithilfe eines beliebigen geeigneten Verfahrens strukturiert werden. Zum Beispiel können die Finnen 107 unter Verwendung eines oder mehrerer fotolithografischer Prozesse, die Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse umfassen, strukturiert werden. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierende Prozesse, wodurch ermöglicht wird, dass Strukturen erzeugt werden, die zum Beispiel kleinere Pitches aufweisen als dies ansonsten unter Verwendung eines einzelnen direkten fotolithografischen Prozesses erzielbar ist. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat ausgebildet und unter Verwendung eines fotolithografischen Prozesses strukturiert. Spacer werden entlang der strukturierten Opferschicht unter Verwendung eines Selbstjustierungsprozesses ausgebildet. Die Opferschicht wird dann entfernt und die verbleibenden Spacer können dann zum Strukturieren der Finnen 107 verwendet werden.
  • Nachdem die ersten Gräben 103 und die Finnen 107 ausgebildet wurden, können die ersten Gräben 103 mit einem dielektrischen Material gefüllt werden, und das dielektrische Material kann innerhalb der ersten Gräben 103 ausgespart werden, um die ersten Isolationsgebiete 105 auszubilden. Das dielektrische Material kann ein Oxidmaterial, ein HDP-Oxid (hochdichtes Plasma) oder dergleichen sein. Das dielektrische Material kann nach einer fakultativen Reinigung und Auskleidung der ersten Gräben 103 unter Verwendung entweder eines chemischen Gasphasenabscheidungsverfahrens (CVD) (z.B. des HARP-Prozesses), eines CVD-Verfahrens mit Verwendung von hochdichtem Plasma, oder eines anderen geeigneten Verfahrens zum Ausbilden, wie der Technik bekannt, ausgebildet werden.
  • Die ersten Gräben 103 können gefüllt werden, indem die ersten Gräben 103 und das Substrat 101 mit dem dielektrischen Material überfüllt werden und anschließend das überschüssige Material außerhalb der Gräben 103 und der Finnen 107 mithilfe eines geeigneten Prozesses, wie z.B. eines chemisch-mechanischen Polierens (CMP), eines Ätzens, einer Kombinationen von diesen oder dergleichen, entfernt wird. In einer Ausführungsform entfernt der Entfernungsprozess ebenfalls jegliches dielektrische Material, das über den Finnen 107 angeordnet ist, so dass das Entfernen des dielektrischen Materials die Fläche der Finnen 107 für weitere Verarbeitungsschritte freilegt.
  • Nachdem die ersten Gräben 103 mit dem dielektrischen Material gefüllt wurden, kann dann das dielektrische Material von der Fläche der Finnen 107 weg ausgespart werden. Das Aussparen kann durchgeführt werden, um mindestens einen Abschnitt der Seitenwände der Finnen 107, der zur oberen Fläche der Finnen 107 benachbart ist, freizulegen. Das dielektrische Material kann unter Verwendung eines Nassätzens ausgespart werden, indem die obere Fläche der Finnen 107 in ein Ätzmittel, wie z.B. HF, eingetaucht wird, obwohl andere Ätzmittel, wie z.B. H2, und andere Verfahren, wie z.B. ein reaktives Ionenätzen, ein Trockenätzen mit Ätzmitteln wie NH3/NF3, ein chemisches Oxidentfernen oder eine chemische Trockenreinigung, verwendet werden können. Das dielektrische Material kann von der Fläche der Finnen 107 bis zu einer Distanz von zwischen ungefähr 50 Å und ungefähr 1000 Å wie z.B. ungefähr 540 Å, ausgespart werden. Außerdem kann das Aussparen auch jegliches zurückgebliebene dielektrische Material, das über den Finnen 107 angeordnet ist, entfernen, um zu gewährleisten, dass sie Finnen 107 für eine weitere Verarbeitung freigelegt sind.
  • Wie jedoch ein Fachmann erkennen wird, können die vorstehend beschriebenen Schritte lediglich ein Teil des gesamten Prozessablaufs sein, der zum Füllen und Aussparen des dielektrischen Materials verwendet wird. Zum Beispiel können Auskleidungsschritte, Reinigungsschritte, Temperierungsschritte, Lückenfüllschritte, Kombinationen von diesen und dergleichen ebenfalls verwendet werden, um die ersten Gräben 103 auszubilden und sie mit dem dielektrischen Material zu füllen. Alle der möglichen Prozessschritte sollen vollständig im Umfang der vorliegenden Ausführungsform aufgenommen sein.
  • Nachdem die ersten Isolationsgebiete 105 ausgebildet wurden, können ein Dummy-Gatedielektrikum (oder Grenzflächenoxid), eine Dummy-Gateelektrode über dem Dummy-Gatedielektrikum, Gateversiegelungsspacer 80 und Gatespacer 86 über jeder der Finnen 107 ausgebildet werden. In einer Ausführungsform kann das Dummy-Gatedielektrikum durch eine thermische Oxidation, eine chemische Gasphasenabscheidung, ein Sputtern oder beliebige andere Verfahren ausgebildet werden, die im Stand der Technik zum Ausbilden eines Gatedielektrikums bekannt sind und verwendet werden. Je nach der Technik zum Ausbilden des Gatedielektrikums kann eine Dicke des Dummy-Gatedielektrikums auf der Oberseite der Finnen 107 von der Dicke des Gatedielektrikums auf der Seitenwand der Finnen 107 verschieden sein.
  • Das Dummy-Gatedielektrikum kann ein Material aufweisen, wie z.B. Siliziumdioxid oder Siliziumoxinitrid, das eine Dicke im Bereich von ungefähr 3 Ångström bis ungefähr 100 Ångström, wie z.B. ungefähr 10 Ångström, aufweist. Das Dummy-Gatedielektrikum kann aus einem Material mit einer hohen Permittivität (High-k) (z.B. mit einer relativen Dielektrizitätskonstante größer als ungefähr 5), wie z.B. Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Hafniumoxinitrid (HfON) oder Zirconiumoxid (ZrO2) oder Kombinationen davon, mit einer äquivalenten Oxiddicke von ungefähr 0,5 Ångström bis ungefähr 100 Ångström, wie z.B. ungefähr 10 Ångström oder weniger, ausgebildet werden. Außerdem kann eine Kombination aus Siliziumdioxid, Siliziumoxinitrid und/oder High-k-Materialien ebenfalls für das Dummy-Gatedielektrikum verwendet werden.
  • Die Dummy-Gateelektrode kann ein leitfähiges Material aufweisen und kann aus einer Gruppe ausgewählt werden, die z.B. Polysilizium (ein Dummy-Polysilizium (DPO)), W, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, Ta, TaN, Co, Ni, Kombinationen von diesen oder dergleichen umfasst. Die Dummy-Gateelektrode kann mithilfe einer chemischen Gasphasenabscheidung (CVD), einer Sputter-Abscheidung oder anderer Techniken abgeschieden werden, die in der Technik bekannt sind und zum Abscheiden leitfähiger Materialien verwendet werden. Die Dicke der Dummy-Gateelektrode kann im Bereich von ungefähr 5 Å bis ungefähr 200 Å liegen. Die obere Fläche der Dummy-Gateelektrode kann eine nicht plane obere Fläche aufweisen, und kann vor dem Strukturieren der Dummy-Gateelektrode oder einem Gateätzen planarisiert werden. Zu diesem Zeitpunkt können Ionen in die Dummy-Gateelektrode eingeführt werden oder nicht. Ionen können zum Beispiel durch Ionenimplantationstechniken eingeführt werden.
  • Nachdem das Dummy-Gatedielektrikum und die Dummy-Gateelektrode ausgebildet wurden, können sie strukturiert werden, um eine Reihe von Dummy-Gatestapeln über den Finnen 107 auszubilden. Die Dummy-Gatestapel definieren mehrere Kanalgebiete, die auf jeder Seite der Finnen 107 unterhalb des Dummy-Gatedielektrikums angeordnet sind. Die Dummy-Gatestapel können durch Abscheiden und Strukturieren einer Gatemaske (nicht separat in 1A und 1B dargestellt) auf der Dummy-Gateelektrode zum Beispiel unter Verwendung von Abscheidungs- und Fotolithografietechniken, die im Stand der Technik bekannt sind, ausgebildet werden. Die Gatemaske kann herkömmlicherweise verwendete Maskierungs- und Opfermaterialien, wie z.B. Siliziumoxid, Siliziumoxinitrid, SiCON, SiC, SiOC und/oder Siliziumnitrid, jedoch nicht darauf beschränkt, aufnehmen, und kann bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 200 Å abgeschieden werden. Die Materialschichten der Dummy-Gateelektrode und des Dummy-Gatedielektrikums können unter Verwendung eines Trockenätzprozesses geätzt werden, um die Materialien in die Dummy-Gatestapel zu strukturieren.
  • Nachdem die Materialien in die Dummy-Gatestapel strukturiert wurden, können die Gateversiegelungsspacer 80 und die Gatespacer 86 über den Dummy-Gatestapeln ausgebildet werden. Die Gateversiegelungsspacer 80 und die Gatespacer 86 werden auf gegenüberliegenden Seiten der Dummy-Gatestapel ausgebildet.
  • Die Gateversiegelungsspacer 80 können auf freigelegten Flächen der Dummy-Gatestapel, der Maske und/oder der Finnen 107 ausgebildet werden. Zum Beispiel können die Gateversiegelungsspacer 80 entlang von Seitenwänden der Dummy-Gatestapel ausgebildet werden. Eine thermische Oxidation oder eine Abscheidung, auf die ein anisotropes Ätzen folgt, kann verwendet werden, um die Gateversiegelungsspacer 80 auszubilden. Die Gateversiegelungsspacer 80 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid oder dergleichen ausgebildet werden.
  • Nach dem Ausbilden der Gateversiegelungsspacer 80, können Implantationen für schwach dotierte Source-/Draingebiete (LDD) (nicht explizite dargestellt) durchgeführt werden. Geeignete lithografische Techniken (z.B. Maskieren) und Materialien (z.B. Fotolack) können verwendet werden, um ausgewählte Gebiete der aktuellen Struktur als Vorbereitung auf eine Implantation von Verunreinigungen innerhalb von LDD-Gebieten freizulegen. Geeignete Typen von Verunreinigungen (z.B. p-Typ und n-Typ) können in die freigelegten Finnen 107 in den ausgewählten Gebieten implantiert werden, während die nicht ausgewählten Gebiete bei Implantationen maskiert und geschützt werden. Nach der Implantation können die Masken entfernt werden. Von daher können ein oder mehrere Gebiete mit einem oder mehreren Typen von Verunreinigungen unter Verwendung einer Reihe geeigneter lithografischer Techniken und geeigneter Implantationstechniken schwach dotiert werden. Gemäß einigen Ausführungsformen können die schwach dotierten Source-/Draingebiete eine Konzentration von Verunreinigungen von ungefähr 1015 cm-3 bis ungefähr 1019 cm-3 aufweisen. Ein Temperierungsprozess kann verwendet werden, um Implantationsschäden zu reparieren, um die implantierten Verunreinigungen zu aktivieren.
  • Die Gatespacer 86 werden entlang der Seitenwände der Gateversiegelungsspacer 80 gegenüber den Dummy-Gatestapeln ausgebildet. Die Gatespacer 86 können durch konformes Abscheiden eines Isolationsmaterials und anschließendes anisotropes Ätzen des Isolationsmaterials ausgebildet werden. Das Isolationsmaterial der Gatespacer 86 kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkohlenstoffnitrid, SiCON, SiN, Oxinitrid, SiC, SiOC, eine Kombination davon oder dergleichen sein und kann durch Verfahren ausgebildet werden, die zum Ausbilden einer solchen Spacerschicht verendet werden (z.B. eine chemische Gasphasenabscheidung (CVD), eine Plasma-unterstützte chemische Gasphasenabscheidung (PECVD), ein Sputtern und beliebige andere geeignete Verfahren, die im Stand der Technik an sich bekannt sind).
  • In einer Ausführungsform können die Gatespacer 86 derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 10 Å und ungefähr 100 Å aufweisen. Außerdem können Gatespacer 86 benachbarter Dummy-Gatestapel durch einen ersten Abstand von zwischen ungefähr 50 Å und ungefähr 500 Å, wie z.B. ungefähr 200 Å, getrennt sein. Jedoch können beliebige geeignete Dicken und beliebige geeignete Abstände verwendet werden.
  • Nachdem die Gatespacer 86 ausgebildet wurden, können ein Entfernen und erneutes Aufwachsen der Finnen 107 von jenen Bereichen, die durch die Dummy-Gatestapel und die Gatespacer 86 nicht geschützt werden, fakultativ durchgeführt werden. Das Entfernen der Finnen 107 von jenen Bereichen, die nicht durch die Stapel und die Gatespacer 86 geschützt werden, kann durch ein reaktives Ionenätzen (RIE) unter Verwendung der Dummy-Gatestapel und der Gatespacer 86 als Hartmasken, oder mithilfe eines beliebigen anderen geeigneten Entfernungsprozesses durchgeführt werden. Das Entfernen kann fortgesetzt werden, bis die Finnen 107 entweder mit der Fläche der ersten Isolationsgebiete 105 plan sind oder unterhalb dieser liegen.
  • Nachdem diese Abschnitte der Finnen 107 entfernt wurden, wird eine Hartmaske (nicht separat dargestellt) angeordnet und strukturiert, um die Dummy-Gateelektrode abzudecken, um ein Wachstum darauf während des erneuten Wachstums der Source-/Draingebiete 901 zu verhindern (in 1A-1B nicht dargestellt, aber nachstehend in 9 zu sehen). In einigen Ausführungsformen werden die Source-/Draingebiete 901 in Kontakt mit jeder der Finnen 107 erneut aufgewachsen. In einigen Ausführungsformen können die Source-/Draingebiete 901 wieder aufgewachsen werden, um einen Stressor auszubilden, der eine Verspannung den Kanalgebieten der Finnen 107, die unterhalb der Dummy-Gatestapel angeordnet sind, verleihen wird. In einer Ausführungsform, in der die Finnen 107 Silizium aufweisen und der FinFET eine p-Vorrichtung ist, können die Source-/Draingebiete 901 mithilfe eines selektiven epitaktischen Prozesses mit einem Material, (z.B. Silizium, Siliziumgermanium, Silizium-Phosphor und dergleichen), das eine andere Gitterkonstante aufweist als das Material der Kanalgebiete, wieder aufgewachsen werden. Der epitaktische Aufwachsprozess kann Vorstufen, wie z.B. Silan, Dichlorsilan, German und dergleichen, verwenden und kann zwischen ungefähr 5 Minuten und ungefähr 120 Minuten lang, wie z.B. ungefähr 30 Minuten lang, fortgesetzt werden. In anderen Ausführungsformen können die Source-/Draingebiete 901 Materialien aufweisen, wie z.B. GaAs, GaP, GaN, InP, InAs, InSb, GaAsP, AlGaN, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen oder dergleichen. Jedoch können beliebige geeignete Materialien verwendet werden. Je nach einer gewünschten Anwendung können die epitaktischen Wachstumsmaterialien der Source-/Draingebiete 901 einer Vorrichtung über jeder der Finnen 107 als separate unterschiedliche epitaktische Wachstumsgebiete ausgebildet werden oder die separaten unterschiedlichen epitaktischen Wachstumsgebiete können zusammen zu einer vereinigten epitaktischen Wachstumsstruktur aufgewachsen werden.
  • Nachdem die Source-/Draingebiete 901 ausgebildet wurden, können Dotierstoffe in die Source-/Draingebiete 901 implantiert werden, indem geeignete Dotierstoffe implantiert werden, um die Dotierstoffe in den Finnen 107 zu komplementieren. Zum Beispiel können p-Dotierstoffe, wie z.B. Bor, Gallium, Indium oder dergleichen, implantiert werden, um eine PMOS-Vorrichtung auszubilden. In einer anderen Ausführungsform können n-Dotierstoffe, wie z.B. Phosphor, Arsen, Antimon oder dergleichen, implantiert werden, um eine NMOS-Vorrichtung auszubilden. Diese Dotierstoffe können unter Verwendung der Dummy-Gatestapel, der Gateversiegelungsspacer 80 und der Gatespacer 86 als Masken implantiert werden. Es ist zu beachten, dass ein Durchschnittsfachmann erkennen wird, dass viele andere Prozesse, Schritte oder dergleichen verwendet werden können, um die Dotierstoffe zu implantieren. Zum Beispiel wird ein Durchschnittsfachmann erkennen, dass mehrere Implantationsprozesse unter Verwendung verschiedener Kombinationen von Spacern und Linern durchgeführt werden können, um die Source-/Draingebiete 901 auszubilden, die eine bestimmte, für einen konkreten Zweck geeignete Form oder Charakteristik aufweisen. Beliebige solche Prozesse oder ein beliebiger anderer geeigneter Prozess können verwendet werden, um die Dotierstoffe zu implantieren, und die vorstehende Beschreibung soll die vorliegenden Ausführungsformen nicht auf die vorstehend präsentierten Schritte beschränken.
  • Zu diesem Zeitpunkt wird außerdem die Hartmaske, die die Dummy-Gateelektrode während des Ausbildens der Source-/Draingebiete 901 abdeckte, entfernt. In einer Ausführungsform kann die Hartmaske z.B. unter Verwendung eines Nass- oder eines Trockenätzprozesses entfernt werden, der gegenüber dem Material der Hartmaske selektiv ist. Jedoch kann ein beliebiger geeigneter Entfernungsprozess verwendet werden.
  • Nachdem die Source-/Draingebiete 901 aufgewachsen wurden und LDD-Gebiete geeignet implantiert wurden, wird eine Kontaktätzstoppschicht (CESL) 87 über den Source-/Draingebieten 901 ausgebildet. Das dielektrische Material der CESL 87 kann über freigelegten Flächen in den Source-/Draingebieten 901 und entlang freigelegter Seitenwände der Gatespacer 86 und freigelegter Seitenwände der Gateversiegelungsspacer 80, die den Source-/Draingebieten 901 zugewandt sind, und über planen Flächen der Gateversiegelungsspacer 80 und der Dummy-Gatemaske an der oberen Fläche der Dummy-Gatestapel konform abgeschieden werden. Gemäß einigen Ausführungsformen kann die CESL 87 unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses) ausgebildet werden, um die Struktur einer oder mehreren Vorstufen und einem Plasmaaktivierungsprozess, der in einer Abscheidungskammer durchgeführt wird, auszusetzen. Der CVD-Prozess kann eine Atomlagenabscheidung (ALD), eine Plasma-unterstützte chemische Gasphasenabscheidung (PECVD), eine chemische Niederdruck-Gasphasenabscheidung (LPCVD) oder dergleichen sein.
  • Gemäß einigen Ausführungsformen wird das dielektrische Material der CESL 87 als eine komplexe Verbindung, die SiN (z.B. SiCN, SiOCN oder dergleichen) oder andere geeignete Verbindungen, wie z.B. SiOC aufweist, konform abgeschieden und wird bis zu einer Dicke zwischen ungefähr 20 Å und ungefähr 60 Å, wie z.B. ungefähr 40 Å, ausgebildet. Jedoch können beliebige geeignete Materialien, Verbindungen und/oder Dicken verwendet werden.
  • Eine dielektrische Zwischenschicht (ILD) 119 (z.B. eine ILDo-Schicht) wird dann über der CESL 87 ausgebildet. Die ILD-Schicht 119 kann ein Material, wie z.B. Siliziumoxid (SiO2) oder Borphosphorsilikatglas (BPSG), aufweisen, obwohl beliebige geeignete Dielektrika verwendet werden können. Die ILD-Schicht 119 kann unter Verwendung eines Prozesses, wie z.B. einer PECVD, obwohl andere Prozesse, wie z.B. LPCVD, ebenfalls verwendet werden können, über der CESL 87 und den Source-/Draingebieten 901 ausgebildet werden. Die ILD-Schicht 119 kann bis zu einer Dicke von zwischen ungefähr 100 Å und ungefähr 3.000 Å ausgebildet werden. Jedoch kann eine beliebige geeignete Dicke verwendet werden.
  • Nachdem die ILD-Schicht 119 ausgebildet wurde, kann die ILD-Schicht 119 planarisiert werden, um die ILD-Schicht 119 auf eine weitere Verarbeitung vorzubereiten. In einer Ausführungsform können die ILD-Schicht 119 und die CESL 87 unter Verwendung eines Planarisierungsprozesses, wie z.B. eines chemisch-mechanischen Polierens (CMP), planarisiert werden, so dass die ILD-Schicht 119 und die CESL 87 mit den Dummy-Gatestapeln komplanar sind. Von daher sind obere Flächen der Dummy-Gateelektroden, der Gateversiegelungsspacer 80, der Gatespacer 86, der CESL 87 und der ILD-Schicht 119 komplanar. Dementsprechend werden die oberen Flächen der Dummy-Gateelektroden durch die ILD 119 freigelegt. In einigen Ausführungsformen können Dummy-Gatemasken oder Abschnitte davon verbleiben, wobei in diesem Fall der Planarisierungsprozess die obere Fläche der ILD-Schicht 119, der CESL 87, der Gateversiegelungsspacer 80 und der Gatespacer 86 mit den oberen Flächen der Dummy-Gatemasken ebnet. Jedoch kann ein beliebiges anderes geeignetes Verfahren, wie z.B. ein oder mehrere Ätzprozesse, ebenfalls verwendet werden.
  • Nachdem die ILD-Schicht 119 planarisiert wurde, können dann Komponenten des Dummy-Gatestapels (z.B. ein verbleibender Abschnitt der Dummy-Gatemaske, der Dummy-Gateelektrode und des Dummy-Gatedielektrikums) entfernt werden. In einer Ausführungsform können eine oder mehrere Ätzungen, wie z.B. ein oder mehrere Nassätzprozesse, verwendet werden, um diese Komponenten des Dummy-Gatestapels zu entfernen. Jedoch kann ein beliebiger geeigneter Entfernungsprozess verwendet werden.
  • Nachdem der Dummy-Gatestapel entfernt wurde, können die zurückgelassenen Öffnungen wieder gefüllt werden, um einen Metallgatestapel 95 auszubilden. Gemäß einigen Ausführungsformen weist der Metallgatestapel 95 eine Gatedielektrikumsschicht 92, eine Liner-Schicht 94A, eine beliebige Anzahl von Austrittsarbeits-Einstellschichten 94B und ein Füllmaterial 94C auf.
  • In einigen Ausführungsformen ist die Gatedielektrikumsschicht 92 ein High-k-Material, wie z.B. HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, LaO, ZrO, Ta2O5, Kombinationen von diesen oder dergleichen, das mithilfe eines Prozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, oder dergleichen, abgeschieden wird. Die Gatedielektrikumsschicht 92 kann bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 200 Å abgeschieden werden, obwohl ein beliebiges geeignetes Material und eine beliebige geeignete Dicke verwendet werden können.
  • Die Liner-Schicht 94A kann benachbart zur Gatedielektrikumsschicht 92 ausgebildet werden und kann aus einem metallischen Material, wie z.B. TiSi, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxinitriden von Metallen, Metallaluminaten, Zirkonsilikat, Zirkoniumaluminat, Kombinationen von diesen oder dergleichen, ausgebildet werden. Die Liner-Schicht 94A kann unter Verwendung eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, eines Sputterns oder dergleichen, bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 200 Å abgeschieden werden, obwohl ein beliebiger geeigneter Abscheidungsprozess oder eine beliebige geeignete Dicke verwendet werden können. Gemäß einigen Ausführungsformen können mehrere Liner-Schichten benachbart zur Gatedielektrikumsschicht 92 ausgebildet werden.
  • Die erste Austrittsarbeits-Einstellschicht 94B1 kann benachbart zur Liner-Schicht 94A ausgebildet werden und sie kann in einigen Ausführungsformen der Liner-Schicht 94A ähnlich sein. Zum Beispiel kann die erste Austrittsarbeits-Einstellschicht 94B1 aus einem metallischen Material, wie z.B. TaN, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxinitriden von Metallen, Metallaluminaten, Zirkonsilikat, Zirkoniumaluminat, Kombinationen von diesen oder dergleichen, ausgebildet werden. Außerdem kann die erste Austrittsarbeits-Einstellschicht 94B1 unter Verwendung eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, eines Sputterns oder dergleichen, bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 200 Å abgeschieden werden, obwohl ein beliebiger geeigneter Abscheidungsprozess und eine beliebige geeignete Dicke verwendet werden können.
  • Die zweite Austrittsarbeits-Einstellschicht 94B2 kann benachbart zur ersten Austrittsarbeits-Einstellschicht 94B1 ausgebildet werden. Gemäß einigen Ausführungsformen kann die zweite Austrittsarbeits-Einstellschicht 94B2 der Liner-Schicht 94A ähnlich sein. Zum Beispiel kann die zweite Austrittsarbeits-Einstellschicht 94B2 aus einem metallischen Material, wie z.B. TiAlC, TaN, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxinitriden von Metallen, Metallaluminaten, Zirkonsilikat, Zirkoniumaluminat, Kombinationen von diesen oder dergleichen, ausgebildet werden. Außerdem kann die zweite Austrittsarbeits-Einstellschicht 94B2 unter Verwendung eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, eines Sputterns oder dergleichen, bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 200 Å abgeschieden werden, obwohl ein beliebiger geeigneter Abscheidungsprozess oder eine beliebige geeignete Dicke verwendet werden können.
  • Das Füllmaterial 94C füllt einen Überrest der Öffnung, der durch das Entfernen der Dummy-Gateelektrode zurückgeblieben wurde. In einer Ausführungsform ist das Füllmaterial 94C ein metallisches Material, wie z.B. W, TiN, Al, Cu, AlCu, W, Ti, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, Ta, TaN, Co, Ni, Kombinationen von diesen oder dergleichen, und kann unter Verwendung eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, eines Sputterns oder dergleichen abgeschieden werden, um die durch das Entfernen der Dummy-Gateelektrode zurückgebliebene Öffnung zu füllen und/oder zu überfüllen. In einer bestimmten Ausführungsform kann das Füllmaterial 94C bis zu einer Dicke von zwischen ungefähr 5 Å und ungefähr 500 Å abgeschieden werden, obwohl ein beliebiges geeignetes Material, ein beliebiger geeigneter Abscheidungsprozess und eine beliebige geeignete Dicke verwendet werden können.
  • Nachdem die durch das Entfernen der Dummy-Gateelektrode zurückgebliebene Öffnung gefüllt wurde, können die Materialien planarisiert werden, um jegliches Material, das sich außerhalb der durch das Entfernen der Dummy-Gateelektrode zurückgebliebene Öffnung befindet, zu entfernen. In einer bestimmten Ausführungsform kann das Entfernen unter Verwendung eines Planarisierungsprozesses, wie z.B. einer chemisch-mechanischen Planarisierung (CMP), durchgeführt werden, bis der Metallgatestapel 95 erste Höhen H1 über den Finnen 107 von zwischen ungefähr 400 Å und ungefähr 600 Å, wie z.B. ungefähr 490 Å, aufweist. Jedoch können ein beliebiger geeigneter Planarisierungs- und Entfernungsprozess und eine beliebige geeignete Höhe verwendet werden, um den Metallgatestapel 95 auszubilden.
  • Nachdem der Metallgatestapel 95 planarisiert wurde, kann eine erste Hartmaske 301 über der Struktur ausgebildet werden. In einer Ausführungsform ist die erste Hartmaske 301 ein Material, wie z.B. Titannitrid oder Tantalnitrid, das mithilfe eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung (ALD), einer chemischen Gasphasenabscheidung (CVD) oder einer physikalischen Gasphasenabscheidung (PVD), ausgebildet wird. Die erste Hartmaske 301 kann bis zu einer Dicke von zwischen ungefähr 3 nm und ungefähr 10 nm, wie z.B. 5 nm, ausgebildet werden. Jedoch können ein beliebiges geeignetes Material, ein beliebiger geeigneter Abscheidungsprozess und eine beliebige geeignete Dicke verwendet werden.
  • Nach der Abscheidung der ersten Hartmaske 301 kann ein Rückseitenreinigungsprozess durchgeführt werden. Der Rückseitenreinigungsprozess kann ein oder mehrere Reinigungsverfahren (z.B. eine Oberflächenreinigung, einen Deoxidierungsprozess und/oder eine Oberflächenaktivierung) umfassen, um jegliche verbleibende CMP-Suspension und native Oxidschichten von Flächen der ersten Hartmaske 301 zu entfernen. Ein Deoxidierungsprozess kann auch verwendet werden, um native Oxidschichten zu entfernen. Eine Kombinationen von diesen Reinigungsverfahren oder beliebige andere geeignete Reinigungsverfahren können ebenfalls verwendet werden.
  • 1A zeigt insbesondere eine Querschnittsansicht (X-Schnitt) der Halbleitervorrichtung 100, die durch die Metallgatestapel 95 benachbarter Vorrichtungsgebiete in einem Gebiet zwischen benachbarten Finnen 107 des ersten Vorrichtungsgebiets 106 und des zweiten Vorrichtungsgebiets 108 in einer Richtung entlang der Länge der Finnen 107 im Substrat 101 gezeichnet ist. In einer Ausführungsform weist der Metallgatestapel 95 eine erste Gatelänge von zwischen ungefähr 400 Å und ungefähr 3.000 Å, wie z.B. ungefähr 1000 Å, auf. Jedoch kann eine beliebige geeignete Gatelänge verwendet werden. Außerdem kann der Metallgatestapel 95 im ersten Vorrichtungsgebiet 106 unter Verwendung von Materialien (z.B. der Gatedielektrikumsschicht 92, der Liner-Schicht 94A, der Austrittsarbeits-Einstellschichten 94B und des Füllmaterials 94C), die zum Ausbilden von z.B. der n-Vorrichtung geeignet sind, ausgebildet werden, und kann im zweiten Vorrichtungsgebiet 108 unter Verwendung von Materialien (z.B. der Gatedielektrikumsschicht 92, der Liner-Schicht 94A, der Austrittsarbeits-Einstellschichten 94B und des Füllmaterials 94C), die zum Ausbilden von z.B. der p-Vorrichtung geeignet sind, ausgebildet werden. 1A zeigt außerdem eine Schnittlinie Y-Y durch den Metallgatestapel 95 des zweiten Vorrichtungsgebiets 108.
  • 1B zeigt insbesondere eine Querschnittsansicht (Y-Schnitt) der Halbleitervorrichtung 100, die entlang der Länge des Metallgatestapels 95 des zweiten Vorrichtungsgebiets 108 von 1A gezeichnet ist. 1B zeigt ferner, dass sich der Metallgatestapel 95 über die Finnen 107 benachbarter Vorrichtungsgebiete (z.B. des zweiten Vorrichtungsgebiets 108 und eines anderen der ersten Vorrichtungsgebiete 106) erstrecken kann. Wie zu sehen, erstreckt sich der Metallgatestapel 95 über mehrere der Finnen 107. Obwohl sechs Finnen dargestellt sind, soll außerdem diese Anzahl veranschaulichend sein, und soll in keiner Weise beschränkend sein. 1B zeigt außerdem eine Schnittlinie X-X durch den Metallgatestapel 95 zwischen benachbarten Vorrichtungsgebieten.
  • 2A und 2B zeigen ein Ausbilden einer zweiten Hartmaske 303 über der ersten Hartmaske 301. In einer Ausführungsform kann die zweite Hartmaske 303 eine einzelne Materialschicht sein oder sie kann ansonsten eine zusammengesetzte Schicht aus mehreren Materialien, wie z.B. eine Doppelschicht aus Materialien, sein. Gemäß einigen Ausführungsformen weisen die Materialien der zweiten Hartmaske 303 dielektrische Materialien, wie z.B. Siliziumnitrid (SiN) oder Siliziumkohlenstoffnitrid (SiCN), auf. Jedoch kann ein beliebiges geeignetes Material oder eine Kombination von Materialien verwendet werden.
  • In Ausführungsformen, in denen die zweite Hartmaske 303 eine Doppelmaterialschicht aufweist, kann eine erste Teilschicht der Doppelmaterialschicht aus einem ersten dielektrischen Material (z.B. Siliziumnitrid (SiN)) unter Verwendung eines Abscheidungsprozesses, wie z.B. einer ALD, einer CVD oder einer PVD, bis zu einer Dicke von zwischen ungefähr 30 nm und ungefähr 40 nm, wie z.B. ungefähr 34 nm, ausgebildet werden. Eine zweite Teilschicht der Doppelmaterialschicht kann mit einem zweiten dielektrischen Material oder entweder demselben Material (z.B. Siliziumnitrid (SiN)) oder einem anderen Material (z.B. Siliziumkohlenstoffnitrid (SiCN)) unter Verwendung eines Abscheidungsprozesses, wie z.B. einer ALD, einer CVD oder einer PVD, bis zu einer Dicke von zwischen ungefähr 30 nm und ungefähr 40 nm, wie z.B. ungefähr 34 nm, ausgebildet werden. Jedoch können ein beliebiger geeigneter Abscheidungsprozess und beliebige geeignete Dicken verwendet werden.
  • Nachdem die zweite Hartmaske 303 ausgebildet wurde, kann eine fakultative Oberflächenbehandlung an der zweiten Hartmaske 303 durchgeführt werden, um dabei zu helfen, die zweite Hartmaske 303 zu schützen und die zweite Hartmaske 303 auf zusätzliche Verarbeitung vorzubereiten. In einer Ausführungsform kann die fakultative Oberflächenbehandlung eine Descum-Behandlung, wie z.B. eine Plasmabehandlung, sein, wobei die Oberfläche der zweiten Hartmaske 303 einem Plasma von z.B. Argon, Stickstoff, Sauerstoff oder einer gemischten Ar/N2/O2-Umgebung ausgesetzt wird. Ein fakultativer Schrubb-Reinigungsprozess kann ebenfalls durchgeführt werden. Jedoch können eine beliebige geeignete Oberflächenbehandlung, ein beliebiger geeigneter Reinigungsprozess und eine beliebige geeignete Kombination davon ebenfalls verwendet werden.
  • 3A-3B zeigen ein Anordnen eines ersten Fotolacks 401 über der zweiten Hartmaske 303 und anschließendes Belichten und Entwickeln des ersten Fotolack 401, um den ersten Fotolack 401 zu strukturieren, um eine Maske auszubilden, die zum anschließenden Strukturieren der zweiten Hartmaske 303 verwendet wird. In einer Ausführungsform ist der erste Fotolack 401 ein dreilagiger Fotolack, der eine untere Antireflexbeschichtungsschicht (BARC-Schicht) 403, eine Maskenzwischenschicht 405 und eine obere Fotolackschicht 407 aufweist. 3A-3B zeigen außerdem in Ausführungsformen, in denen der erste Fotolack 401 ein dreilagiger Fotolack ist, dass eine erste Struktur 350 in der oberen Fotolackschicht 407 zum Beispiel unter Verwendung von extremem Ultraviolettlicht (EUV-Licht) ausgebildet wird. Jedoch können ein beliebiger geeigneter Typ eines lichtempfindlichen Materials, einer Kombination von Materialien und ein beliebiger geeigneter Strukturierungsprozess verwendet werden.
  • 4A-4B zeigen, dass nach der Strukturierung die erste Struktur 350 des ersten Fotolacks 401 dann auf die zweite Hartmaske 303 übertragen wird, wobei die erste Hartmaske 301 durch die erste Struktur 350 der zweiten Hartmaske 303 freigelegt wird. In einer Ausführungsform kann die Übertragung der ersten Struktur 350 z.B. unter Verwendung eines oder mehrerer anisotroper Ätzprozesse, wie z.B. eines oder mehrerer reaktiver Ionenätzprozesse, stattfinden, um sequenziell die Maskenzwischenschicht 405, die BARC-Schicht 403 und die zweite Hartmaske 303 durchzuätzen. Gemäß einigen Ausführungsformen kann die Struktur der zweiten Hartmaske 303 eine erste Länge L1 von zwischen ungefähr 70 nm und ungefähr 150 nm, wie z.B. ungefähr 125 nm, und eine erste Breite W1 von zwischen ungefähr 16 nm und ungefähr 30 nm, wie z.B. ungefähr 21 nm, aufweisen. Jedoch können ein beliebiger geeigneter Prozess, beliebige geeignete Breiten und beliebige geeignete Längen verwendet werden.
  • Nachdem die zweite Hartmaske 303 strukturiert wurde, kann außerdem der erste Fotolack 401 entfernt werden, wenn er nicht bereits während des einen oder der mehreren Ätzprozesse entfernt wurde. In einer Ausführungsform kann die obere Fotolackschicht 407 unter Verwendung eines thermischen Prozesses, wie z.B. einer Veraschung, entfernt werden, in dem die Temperatur der oberen Fotolackschicht 407 erhöht wird, bis die obere Fotolackschicht 407 thermisch zersetzt wird und leicht entfernt werden kann. Nachdem die obere Fotolackschicht 407 entfernt wurde, können die Maskenzwischenschicht 405 und die untere Antireflexionsbeschichtungsschicht (BARC-Schicht) 403. unter Verwendung eines oder mehrerer Ätzprozesse entfernt werden.
  • Falls gewünscht, kann eine Nassreinigung während oder nach dem Entfernen des ersten Fotolacks 401 durchgeführt werden. In einer Ausführungsform kann eine Lösung, wie z.B. eine SC-1 oder SC-2-Reinigungslösung, verwendet werden, obwohl andere Lösungen, wie z.B. eine Mischung aus H2SO4 und H2O2 (z.B. Schwefelperoxidgemisch (SPM)), oder eine Flusssäure-Lösung (HF-Lösung), ebenfalls verwendet werden kann. Ein Ladungsprozess (z.B. Stickstoffladung (N2-Ladung)) kann verwendet werden, um jegliche unerwünschte Kontaminationsstoffe oder Reaktanten zu spülen. Jedoch können eine beliebige geeignete Lösung oder beliebige geeignete Prozesse verwendet werden und sollen vollständig im Umfang der Ausführungsformen aufgenommen sein.
  • Übergehend zu 5A-5B zeigen diese Figuren die Anfangsschritte eines mehrstufigen Ätz- und Abscheidungsprozesses, der zum Ausbilden eines Grabens 701 verwendet wird (in 5A-5B nicht dargestellt, aber in 6A-6B gezeigt). In einem solchen Prozess wird eine anfängliche Maskierungsschicht 601 entlang von Seitenwänden der zweiten Struktur 550 abgeschieden, und auf die Abscheidung folgt ein Dielektrikumsdurchbruchsprozess, um das darunterliegende Material freizulegen, während die Maskierungsschicht 601 entlang der Seitenwände zurückgelassen wird. Wenn die Seitenwände durch die Maskierungsschicht 601 geschützt werden und das darunterliegende Material freigelegt wird, wird ein anderer Ätzprozess verwendet, um den Graben 701 nach unten zu erweitern, ohne den Graben 701 seitlich zu verbreitern. Da ein Teil der Maskierungsschicht 601 durch den Ätzprozess aufgebraucht werden kann, kann außerdem der mehrstufige Prozess (z.B. Abscheiden der Maskierungsschicht, Dielektrikumsdurchbruchsätzen, und Erweiterung des Grabens 701) wiederholt werden, um den Graben 701 weiter bei jeder Wiederholung zu erweitern, ohne die Breite des Grabens 701 zu verbreitern, wie in den nachstehenden Abschnitten ausführlich diskutiert.
  • Wenn zuerst die Abscheidung der Maskierungsschicht betrachtet wird, kann in einer Ausführungsform die Maskierungsschicht 601 ein Material aufweisen, das dem Material der zweiten Hartmaske 303 ähnlich ist. Von daher kann in einer Ausführungsform, in der die zweite Hartmaske 303 aus Siliziumnitrid (SiN) ausgebildet wird, die Maskierungsschicht 601 ebenfalls aus Siliziumnitrid (SiN) ausgebildet werden. Jedoch kann die Maskierungsschicht 601 auch andere Materialien oder andere Zusammensetzungen, die von jenen der zweiten Hartmaske 303 verschieden sind, aufweisen.
  • In einer Ausführungsform kann die Maskierungsschicht 601 unter Verwendung eines Abscheidungsprozesses, wie z.B. einer Atomlagenabscheidung, einer chemischen Gasphasenabscheidung, eines Sputterns, Kombinationen von diesen oder dergleichen, abgeschieden werden. Gemäß einigen Ausführungsformen kann die Maskierungsschicht 601 als eine konforme Schicht über der zweiten Hartmaske 303, entlang von vertikalen Seitenwänden der ersten Struktur 350, die in der zweiten Hartmaske 303 ausgebildet wird, und über der ersten Hartmaske 301 innerhalb der ersten Struktur 350 ausgebildet werden. In einigen Ausführungsformen wird die Maskierungsschicht 601 bis zu einer ersten Dicke Th1 von zwischen ungefähr 1,5 nm und ungefähr 7 nm, wie z.B. ungefähr 5 nm, ausgebildet. Zum Beispiel wird in einer bestimmten Ausführungsform die Maskierungsschicht 601 bis zur ersten Dicke Th1 zwischen ungefähr 1,5 nm und ungefähr 7 nm, wie z.B. 5 nm, ausgebildet. Jedoch können ein beliebiger geeigneter Abscheidungsprozess und eine beliebige geeignete Dicke verwendet werden.
  • 5A-5B zeigen ferner eine Fortsetzung des Cut-Metallgate-Prozesses, der durchgeführt werden kann, nachdem die Maskierungsschicht 601 abgeschieden wurde. In einer Ausführungsform kann der untere Abschnitt der Maskierungsschicht 601 in einem anisotropen Ätzprozess entfernt werden, während die vertikalen Abschnitte der Maskierungsschicht 601 entlang vertikaler Seitenwände der ersten Struktur 350 in der zweiten Hartmaske 303 verbleiben. Von daher wird die Größe der ersten Struktur 350 um die Dicke der verbleibenden Abschnitte der Maskierungsschicht 601 reduziert, wodurch eine zweite Struktur 550 in der zweiten Hartmaske 303 ausgebildet wird und die erste Hartmaske 301 durch die zweite Struktur 550 freigelegt wird. Gemäß einigen Ausführungsformen weist die zweite Struktur 550 in der zweiten Hartmaske 303 eine zweite Länge L2 von zwischen ungefähr 60 nm und ungefähr 140 nm, wie z.B. ungefähr 115 nm, und eine zweite Breite W2 von zwischen ungefähr 6 nm und ungefähr 20 nm, wie z.B. ungefähr 11 nm, auf. Jedoch können ein beliebiger geeigneter Prozess, beliebige geeignete Breiten und beliebige geeignete Längen verwendet werden.
  • 6A bis 6C zeigen das Ätzen eines Grabens 701 durch die darunterliegende erste Hartmaske 301 und den Metallgatestapel 95 zum Beispiel unter Verwendung eines Zyklus aus wiederholten Abscheidungs- und Ätzprozessen (wobei die Abscheidung der Maskierungsschicht 601 den anfänglichen Abscheidungsschritt dieser zyklischen Abscheidungs- und Ätzprozesse darstellt). In diesen Figuren zeigen 6A und 6C die Querschnittsansichten am Ende des Prozesses, während 6B einen Zwischenschritt während des Prozesses vor dem Entfernen einer zweiten Maskierungsschicht 703 (weiter unten beschrieben) darstellt.
  • Als eine anfängliche Ätzung wird die zweite Struktur 550 (siehe 5B) zuerst durch die erste Hartmaske 301 erweitert. In einer Ausführungsform wird die zweite Struktur 550 durch die erste Hartmaske 301 unter Verwendung eines oder mehrerer richtungsabhängiger Ätzprozesse, wie z.B. eines reaktiven Ionenätzprozesses, erweitert, um den Metallgatestapel 95 freizulegen. Jedoch kann ein beliebiges geeignetes Verfahren, wie z.B. ein Nassätzdurchbruch, verwendet werden, um die erste Hartmaske 301 zu strukturieren.
  • Nachdem die erste Hartmaske 301 strukturiert wurde, wird dann der mehrstufige Ätz- und Abscheidungsprozess verwendet, um den Metallgatestapel 95 durchzuätzen und die zweite Struktur 550 in das Substrat 101 zu erweitern. Zum Beispiel kann der mehrstufige Ätz- und Abscheidungsprozess nach der Abscheidung der Maskierungsschicht 601 mit einem Dielektrikumsdurchbruchsprozess fortgesetzt werden, um das darunterliegende Material des Metallgatestapels 95 freizulegen. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann der mehrstufige Ätz- und Abscheidungsprozess (nach der anfänglichen Abscheidung der Maskierungsschicht 601) mit einer anfänglichen Ätzung unter Verwendung von Prozessgasen, die aus Cl2, BCl3, Ar, CH4, CF4 und Kombinationen davon gewählt werden, und nicht darauf beschränkt sind, fortgesetzt werden. Das anfängliche Ätzen des Metallgatestapels 95 kann mit einem Druck im Bereich zwischen ungefähr 2,5 mTorr und ungefähr 25 mTorr durchgeführt werden. Eine HF-Leistung wird im anfänglichen Ätzen angewendet, und die HF-Leistung kann im Bereich zwischen ungefähr 250 Watt und ungefähr 2.500 Watt liegen. Eine Vorspannung im Bereich zwischen ungefähr 25 Volt und ungefähr 750 Volt kann ebenfalls angewendet werden. Der anfängliche Ätzprozess kann angehalten werden, wenn der anfängliche Ätzprozess die zweite Struktur 550 teilweise, aber nicht vollständig durch den Metallgatestapel 95 erweitert hat.
  • Da der anfängliche Ätzprozess auch dahingehend arbeitet, dass die Maskierungsschicht 601 entfernt wird (jedoch mit einer niedrigeren Entfernungsrate), wird anschließend ein zweiter Abscheidungsprozess verwendet, um die Maske durch Ausbilden einer zweiten Maskierungsschicht 703 umzuformen, bevor weiteres Ätzen (weiter unten beschrieben) die zweite Struktur 550 verbreitert. In einer Ausführungsform umfasst der zweite Abscheidungsprozess zum Ausbilden der zweiten Maskierungsschicht 703 Seitenwandabschnitte auf den Seitenwänden des Grabens 701, um die Seitenwände zu schützen, so dass die oberen Abschnitte des Grabens 701 nicht seitlich erweitert werden, wenn der Graben 701 nach unten erweitert wird. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird der zweite Abscheidungsprozess zum Ausbilden der zweiten Maskierungsschicht 703 unter Verwendung von Prozessgasen durchgeführt, die SiCl2, O2, Ar und dergleichen aufweisen. Von daher weist die resultierende zweite Maskierungsschicht 703 darin SiO2 anstelle von z.B. Siliziumnitrid, das mit zusätzlichen Elementen, wie z.B. Kohlenstoff, verbunden sein kann oder nicht. Jedoch kann in anderen Ausführungsformen die zweite Maskierungsschicht 701 auch dem Material der Maskierungsschicht 601 ähnlich sein, indem sie z.B. Siliziumnitrid ist. Die resultierende zweite Maskierungsschicht 703 kann derart ausgebildet werden, dass sie eine Dicke von zwischen ungefähr 2 nm und ungefähr 4 nm, wie z.B. ungefähr 3 nm, aufweist.
  • Als Nächstes wird ein anderer Dielektrikumsdurchbruchsprozess durchgeführt, so dass der untere Abschnitt der ausgebildeten zweiten Maskierungsschicht 703 an der Unterseite des Grabens 701 in einem anisotropen Ätz-/Beschussprozess entfernt wird, der auch die zweite Maskierungsschicht 73 von anderen horizontal Flächen entfernt. Gemäß einigen Ausführungsformen wird ein Kohlenstoff-und-Fluor-Gas (wie z.B. C4F6) verwendet, um den unteren Abschnitt der zweiten Maskierungsschicht zu ätzen. Gemäß einigen Ausführungsformen kann die Dicke des Abschnitts der zweiten Maskierungsschicht 703 auf der oberen Fläche der zweiten Maskierungsschicht 703 und/oder die Dicke der Abschnitte der zweiten Maskierungsschicht 703 auf den Seitenwänden des Grabens 701 während des Ätzprozesses ebenfalls reduziert werden.
  • Nachdem die zweite Maskierungsschicht 703 ausgebildet wurde, wird ein weiterer Ätzprozess durchgeführt, um den Graben 701 tiefer in den Metallgatestapel 95 zu erweitern. In einer Ausführungsform kann der nächste Ätzprozess durchgeführt werden, wie vorstehend in Bezug auf den anfänglichen Ätzprozess beschrieben. Jedoch kann ein beliebiger geeigneter Ätzprozess verwendet werden.
  • Gemäß einigen Ausführungsformen verwendet das Ätzen des Metallgatestapels 95 die mehreren Abscheidungs-Ätz-Zyklen, wobei jeder Zyklus einen Dielektrikumsabscheidungsprozess, einen Dielektrikumsdurchbruchsprozess und einen Ätzprozess umfasst, um den Graben 701 nach unten zu erweitern. Jeder der Abscheidungs-Ätz-Zyklen führt zur Erweiterung des Grabens 701 weiter nach unten, bis der Metallgatestapel 95 durchgeätzt wird. In einigen Ausführungsformen kann der Prozess zum Beispiel zwei bis zwanzig Mal, wie z.B. 10-mal, wiederholt werden, obwohl eine beliebige geeignete Anzahl von Wiederholungen verwendet werden kann.
  • Nachdem der Metallgatestapel 96 durchgeätzt wurde, wird außerdem die zweite Struktur 550 weiter in das erste Isolationsgebiet 105 und durch dieses erweitert. In einer Ausführungsform wird die zweite Struktur 550 unter Verwendung der Abscheidungs-Ätz-Zyklen erweitert, wie vorstehend beschrieben. Jedoch kann die Ätzchemie nach Bedarf auf der Grundlage des Materials des ersten Isolationsgebiets 105 modifiziert werden. Jedoch kann ein beliebiges anderes geeignetes Verfahren zum Erweitern der zweiten Struktur 550 durch das erste Isolationsgebiet 105, wie z.B. ein direktes Ätzen ohne ein Ausbilden der zweiten Maskierungsschicht 703, verwendet werden, um das darunterliegende Substrat 101 freizulegen.
  • Nachdem das Isolationsgebiet 103 durchgeätzt wurde und das Halbleitersubstrat 101 freigelegt wurde, zeigt schließlich 6B, dass die zweite Struktur 550 weiter in das Halbleitersubstrat erweitert wird, um den Graben 701 auszubilden. Wie zu sehen, zeigt 6B einen Zwischenschritt im Prozess nach einem Umformen der zweiten Maskierungsschicht 703, aber vor einem Ätzen des Substrats 101. In einer Ausführungsform wird die zweite Struktur 550 unter Verwendung der Abscheidungs-Ätz-Zyklen erweitert, wie vorstehend beschrieben. Jedoch kann die Ätzchemie gegebenenfalls auf der Grundlage des Materials des Substrats 101 modifiziert werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung kann der Ätzprozess des Substrats 101 unter Verwendung von Prozessgasen durchgeführt werden, die aus Cl2, C4F6, BCl3, N2, O2, HBr und Kombinationen davon gewählt werden, und nicht darauf beschränkt sind. Das Ätzen kann mit einem Druck im Bereich zwischen ungefähr 5 mTorr und ungefähr 50 mTorr durchgeführt werden. Eine HF-Leistung wird im anfänglichen Ätzen angewendet, und die HF-Leistung kann im Bereich zwischen ungefähr 100 Watt und ungefähr 2400 Watt liegen. Eine Vorspannung im Bereich zwischen ungefähr 20 Volt und ungefähr 1000 Volt kann ebenfalls angewendet werden.
  • Die sich wiederholenden Abscheidungs- und Ätzzyklen können nach Wunsch wiederholt werden, um die zweite Struktur 550 durch das Substrat 101 zu erweitern. In einigen Ausführungsformen kann der Prozess zwei bis zehn Mal, wiederholt werden, obwohl eine beliebige geeignete Anzahl von Wiederholungen verwendet werden kann. Außerdem kann ein beliebiges anderes geeignetes Verfahren zum Erweitern der zweiten Struktur 550 durch das Substrat 101, wie z.B. ein direktes Ätzen ohne ein Ausbilden der zweiten Maskierungsschicht 703, verwendet werden, um den unteren Abschnitt des Grabens 701 auszubilden.
  • 6C zeigt, dass, nachdem der Graben 701 unter Verwendung der zweiten Maskierungsschicht 703 ausgebildet wurde, jegliche Rückstände der zweiten Maskierungsschicht 703 unter Verwendung mehrerer Zyklen einer Exposition, auf die ein Temperierungsprozess folgt, entfernt werden können. In einer Ausführungsform, in der die zweite Maskierungsschicht 703 Siliziumoxid ist, kann die zweite Maskierungsschicht 703 entfernt werden, indem Flusssäure (HF) und Ammoniak (NH3) als Ätzmittel in die zweite Maskierungsschicht 703 eingebracht werden. Die HF und das NH3 können miteinander und mit dem in der zweiten Maskierungsschicht 703 vorhandenen Oxid reagieren, um (NH4)2SiF6 auf einer Fläche der zweiten Maskierungsschicht 703 zu erzeugen, das dann unter Verwendung eines Temperierungsprozesses erhitzt werden kann, um das (NH4)2SiF6 in N2, H2O, SiF6 und NH3 zu zersetzen, von denen alle Dampf sein können und entfernt werden können. In einer Ausführungsform des Temperierungsprozesses kann die zweite Maskierungsschicht 703 auf eine Temperatur zwischen ungefähr 80°C bis ungefähr 200°C, wie z.B. ungefähr 100°C, für zwischen ungefähr 60 Sekunden bis ungefähr 180 Sekunden erhitzt werden. Jedoch kann ein beliebiges geeignetes Verfahren zum Entfernen der zweiten Maskierungsschicht 703, wie z.B. ein Nassätzprozess, ebenfalls verwendet werden.
  • Nach dem Entfernen der zweiten Maskierungsschicht 703 kann eine fakultative zweite Nassreinigung durchgeführt werden, um die Struktur auf eine anschließende Verarbeitung vorzubereiten. In einer Ausführungsform kann eine Lösung, wie z.B. eine SC-1 oder SC-2-Reinigungslösung, verwendet werden, obwohl andere Lösungen, wie z.B. eine Mischung aus H2SO4 und H2O2 (als SPM bekannt), oder eine Flusssäure-Lösung (HF-Lösung), ebenfalls verwendet werden kann. Jedoch können beliebige geeignete Lösungen oder beliebige geeignete Prozesse verwendet werden und sollen vollständig im Umfang der Ausführungsformen aufgenommen sein.
  • Nachdem die zweite Maskierungsschicht 703 vollständig entfernt und gereinigt wurde, erstreckt sich der Graben 701 durch den Metallgatestapel 95, das erste Isolationsgebiet 105 und in das Substrat 101. Gemäß einigen Ausführungsformen wird der Graben 701 bis zu einer vierten Breite W4 auf einer Ebene der Oberseiten der Finnen, einer fünften Breite W5 an einer Unterseite des Grabens 701, die kleiner ist als die vierte Breite W4, durch eine erste Tiefe D1 des ersten Isolationsgebiets 105 und durch eine zweite Tiefe D2 in das Substrat 101 ausgebildet. Gemäß einigen Ausführungsformen wird der Graben 701 bis zur vierten Breite W4 von zwischen ungefähr 14 nm und ungefähr 24 nm, der fünften Breite W5 von zwischen ungefähr 1 nm und ungefähr 30 nm, wie z.B. ungefähr 15 nm, der ersten Tiefe D1 von zwischen ungefähr 30 nm und ungefähr 90 nm, wie z.B. ungefähr 40 nm, oder wie z.B. ungefähr 80 nm, und der zweiten Tiefe D2 von zwischen ungefähr 0 nm und ungefähr 40 nm, wie z.B. ungefähr 30 nm, ausgebildet. Jedoch können beliebige geeignete Breiten und beliebige geeignete Tiefen für die vierte Breite W4, die erste Tiefe D1 und die zweite Tiefe D2 des Grabens 701 verendet werden.
  • 7A -7B zeigen ein Füllen des Grabens 701 mit einem Füllmaterial 902, um das Trennen des Metallgatestapels 95 abzuschließen. In einer Ausführungsform kann das Füllmaterial 902 eine einzelne Materialschicht sein oder es kann ansonsten eine oder mehrere Materialschichten, wie z.B. eine Doppelschicht aus Materialien, sein. In einer Ausführungsform kann eine Schicht oder jede Schicht aus Materialien ein Material, wie z.B. Siliziumnitrid (SiN) oder Siliziumkohlenstoffnitrid (SiCN), aufweisen. Jedoch kann ein beliebiges geeignetes Material oder eine Kombination von Materialien verwendet werden. In einigen Ausführungsformen kann das Füllmaterial 902 unter Verwendung eines Abscheidungsprozesses, wie z.B. einer ALD, einer CVD oder einer PVD, bis zu einer Dicke von zwischen ungefähr 20 nm und ungefähr 50 nm, wie z.B. ungefähr 30 nm, abgeschieden werden. Jedoch können ein beliebiger geeigneter Abscheidungsprozess und beliebige geeignete Dicken für das Füllmaterial 902 verwendet werden.
  • 8A-8B zeigen eine Planarisierung des Füllmaterials 902 und ein Entfernen der ersten Hartmaske 301. In einer Ausführungsform kann die Planarisierung ein Prozess sein, wie z.B. ein chemisch-mechanischer Polierprozess, der verwendet wird, um das Füllmaterial 901 mit dem Metallgatestapel 95 und den ersten Spacern 113 zu planarisieren. Während des Prozesses wird die erste Hartmaske 301 ebenfalls entfernt. Von daher wird ein verankerter Cut-Metallgate-Stecker 903 durch den Metallgatestapel 95, wobei er die Metallgatestapel voneinander wirksam „schneidet“, durch die ersten Isolationsgebiete 105 und in das Substrat 101 der Halbleitervorrichtung 100 ausgebildet. Gemäß einigen Ausführungsformen wird der verankerte CMG-Stecker 903 bis zu einer zweiten Höhe H2 von zwischen ungefähr 60 nm und ungefähr 90 nm, wie z.B. ungefähr 75 nm, ausgebildet. Jedoch können beliebige geeignete Höhen verwendet werden.
  • Außerdem kann der chemisch-mechanische Polierprozess, der zum Entfernen überschüssigen Füllmaterials 902 verwendet wird, auch verwendet werden, um die Höhe des Metallgatestapels 95 zu diesem Zeitpunkt zu reduzieren. In einer Ausführungsform kann die Höhe des Metallgatestapels 95 über den Finnen 107 auf eine dritte Höhe H3 von zwischen ungefähr 200 Å und ungefähr 400 Å reduziert werden. Jedoch kann eine beliebige geeignete Reduzierung der Höhe verwendet werden.
  • Wie in 8A zu sehen, kann sich außerdem durch Ausbilden des verankerten CMG-Steckers 903, wie beschrieben, der verankerte CMG-Stecker 903 in mehrere Gräben erstrecken, die im Substrat 101 ausgebildet sind. Diese Gräben werden separat voneinander ausgebildet, da der Ätzprozess (vorstehend unter Bezugnahme auf 6A bis 6C beschrieben) die Materialien über den Gräben (z.B. die Metallgatestapel 95) schneller ätzt als das Material zwischen den Gräben (z.B. die ILD-Schicht 119). Von daher kann sich der verankerte CMG-Stecker 903 vom Inneren eines Grabens im Substrat 101 bis zum Inneren eines zweiten Grabens im Substrat 101 kontinuierlich erstrecken.
  • 9 zeigt eine Querschnittsansicht gemäß einigen Ausführungsformen, die durch die Source-/Draingebiete 901 zweier benachbarter Vorrichtungen des ersten Vorrichtungsgebiets 106 und des zweiten Vorrichtungsgebiets 108 während einer Operation gezeichnet ist. In einer bestimmten Ausführungsform kann eine n-Vorrichtung 911 (z.B. eine NMOS-Vorrichtung) im ersten Vorrichtungsgebiet 106 ausgebildet werden, und eine p-Vorrichtung 913 (z.B. eine PMOS-Vorrichtung) kann im zweiten Vorrichtungsgebiet 108 benachbart zur n-Vorrichtung 911 ausgebildet werden und sie werden durch den verankerten CMG-Stecker 903 der Halbleitervorrichtung 100 getrennt. Die Source-/Draingebiete 901 können unter Verwendung der Spacer 86 ausgebildet werden und mit der CESL 87 beschichtet werden und in die ILD-Schicht 119 unter Verwendung der Materialien und Prozesse, die vorstehend während der Diskussion von 1A und 1B ausführlich besprochen wurden, eingebettet werden.
  • Nachdem die Source-/Draingebiete 901 und die Metallgatestapel 95 in den ersten Vorrichtungsgebieten 106 und den zweiten Vorrichtungsgebieten 108 ausgebildet wurden, kann der verankerte CMG-Stecker 903 ausgebildet werden, wie vorstehend beschrieben. Beim Ausbilden der Öffnung 701 durch die Metallgatestapel 95, wie vorstehend beschrieben, kann die Öffnung 701 gemäß einigen Ausführungsformen auch durch die ILD-Schicht 119, die CESL 87 und die ersten Isolationsgebiete 105 und in das Substrat 101 zwischen den Source-/Draingebieten 901 benachbarter Vorrichtungen in einem oder mehreren der ersten Vorrichtungsgebiete 106 und der zweiten Vorrichtungsgebiete 108 ausgebildet werden. Gemäß einigen Ausführungsformen kann die Öffnung 701 in das Substrat 101 an einer Grenzfläche zwischen einem ersten dotierten Gebiet 905 (z.B. p-Wanne) der n-Vorrichtung 911 und einem zweiten dotierten Gebiet 907 (z.B. n-Wanne) der p-Vorrichtung 913 geschnitten werden und der verankerte CMG-Stecker 903 wird innerhalb der Öffnung 701 ausgebildet, wie vorstehend beschrieben und in 9 dargestellt.
  • Gemäß hier offenbarten Ausführungsformen stellt der verankerte CMG-Stecker 903 einen hohen Widerstand bereit, um einen Leckstrom (z.B. E-Durchbruchstrom), der durch den Richtungspfeil 909 dargestellt ist, an einer Grenzfläche zwischen dotierten Gebieten innerhalb der Halbleitervorrichtung 100 beim Betrieb zu reduzieren. Zum Beispiel kann der verankerte CMG-Stecker 903 negative Elektronen in einem verankerten Gebiet 915 an der Grenzfläche zwischen einem ersten dotierten Gebiet 905 (z.B. p-Wanne) der n-Vorrichtung 911 und einem zweiten dotierten Gebiet 907 (z.B. n-Wanne) der p-Vorrichtung 913 einfangen. Wenn die Tiefe des verankerten CMG-Steckers 903 in das Substrat 101 steigt (z.B. die zweite Tiefe D2), wird ein größerer Widerstand durch den CMG-Stecker 903 an diesen Grenzflächen bereitgestellt. Von daher sorgt der verankerte CMG-Stecker 903 für eine weitere Reduzierung eines Leckstroms, wodurch eine verbesserte V-Trigger-Leistungsfähigkeit der Halbleitervorrichtung 100 ermöglicht wird.
  • Eine solche verbesserte V-Trigger-Leistungsfähigkeit kann in V-Trigger-Testergebnissen gesehen werden. Zum Beispiel kann in einigen Ausführungsformen, die den vorstehend beschriebenen Prozess verwenden, der V-Trigger derart erhöht werden, dass er zwischen ungefähr 1740 mV und ungefähr 1970 mV beträgt. Dies ist viel höher als bei Basislinienmessungen, bei denen die Ausführungsformen zwischen etwa 1620 mV und 1850 mV nicht verwendet werden. Von daher kann eine Steigerung um ungefähr 120 mV erzielt werden.
  • 10A und 10B zeigen Querschnittsansichten, die jeweils durch die Source-/Draingebiete 901 bzw. die Metallgatestapel 95 von drei benachbarten Vorrichtungen gemäß einigen anderen Ausführungsformen beim Betrieb der Halbleitervorrichtung 100 gezeichnet wurden. Die drei benachbarten Vorrichtungen (von links nach rechts verlaufend) weisen die erste p-Vorrichtung 913 (z.B. PMOS), die im zweiten Vorrichtungsgebiet 108 ausgebildet ist, die n-Vorrichtung 911 (z.B. NMOS), die im ersten Vorrichtungsgebiet 106 ausgebildet ist, und eine zweite p-Vorrichtung 1013 (z.B. PMOS), die in einem anderen der zweiten Vorrichtungsgebiete 108 ausgebildet ist, auf. 10A und 10B zeigen ferner das Ausbilden von Source-/Drainkontaktstrukturen 1001, leitfähigen Source-/Drainsteckern 1009 und Gatekontaktstrukturen 1011 gemäß einigen Ausführungsformen. Die leitfähigen Source-/Drainstecker 1009 und die Gatekontaktstrukturen 1011 stellen eine externe Verbindung mit den Source-/Draingebieten 901 und den Metallgatestapeln 95 der drei benachbarten Vorrichtungen bereit.
  • 10A zeigt ferner, dass gemäß einer bestimmten Ausführungsform die Source-/Draingebiete 901 in der ersten p-Vorrichtung 913 über den Finnen 107 als eine vereinigte epitaktische Aufwachsstruktur ausgebildet sind, das epitaktische Aufwachsmaterial der Source-/Draingebiete 901 in der zweiten p-Vorrichtung 1013 über den Finnen 108 als eine vereinigte epitaktische Aufwachsstruktur ausgebildet ist, und die epitaktischen Aufwachsgebiete der Source-/Draingebiete 901 in der n-Vorrichtung 911 als individuelle epitaktische Aufwachsgebiete ausgebildet sind, die voneinander getrennt verbleiben.
  • 10A zeigt ferner zwei von den verankerten CMG-Steckern 903, die benachbart zu den Source-/Draingebieten 901 der drei benachbarten Vorrichtungen ausgebildet sind, gemäß einigen Ausführungsformen. Ein erster Stecker der verankerten CMG-Stecker 903 wird benachbart zur ersten p-Vorrichtung 913 ausgebildet und wird in das Substrat 101 der ersten p-Vorrichtung 913 eingebettet. Ein zweiter Stecker der verankerten CMG-Stecker 903 wird gemäß einigen Ausführungsformen in das Substrat 101 an einer Grenzfläche zwischen der n-Vorrichtung 911 und der zweiten p-Vorrichtung 1013 eingebettet. Von daher stellt beim Betrieb der Halbleitervorrichtung 100 der zweite Stecker der verankerten Stecker 903 einen höheren Widerstand bereit, um einen Leckstrom (z.B. E-Durchbruchstrom) zwischen der n-Vorrichtung 911 und der zweiten p-Vorrichtung 913 zu reduzieren, wie durch den Richtungspfeil 909 dargestellt. Von daher werden Elektronen beim Betrieb der Halbleitervorrichtung 100 im verankerten Gebiet 915 an der Grenzfläche zwischen dem ersten dotierten Gebiet 905 (z.B. p-Wanne) der n-Vorrichtung 911 und einem zweiten dotierten Gebiet 907 (z.B. n-Wanne) der p-Vorrichtung 1013) eingefangen.
  • Die Source-/Drainkontaktstrukturen 1001 können ausgebildet werden, indem anfangs eine erste Isolationsschicht 1003 (z.B. eine Ätzstoppschicht) über den planen Flächen der ILD-Schicht 119, der verankerten CMG-Stecker 903 ausgebildet wird. In einigen Ausführungsformen kann die erste Isolationsschicht 1003 ausgebildet werden, indem die Öffnungen 701 mit Material der verankerten CMG-Stecker 903 überfüllt werden und die Höhe des Überfüllmaterials auf eine gewünschte Höhe der ersten Isolationsschicht 1003 reduziert wird. In anderen Ausführungsformen wird eine weitere dielektrische Schicht über den planarisierten Flächen der ILD-Schicht 119 und der verankerten CMG-Stecker 903 unter Verwendung beliebiger der Materialien (z.B. SiN) und Prozesse (z.B. einer Plasma-unterstützten chemischen Gasphasenabscheidung (PECVD) und/oder einer chemisch-mechanischen Planarisierung (CMP)), die zum Abscheiden und Planarisieren der verankerten CMG-Stecker 903 geeignet sind, abgeschieden, wie vorstehend beschrieben. Gemäß einigen Ausführungsformen kann die erste Isolationsschicht 1003 bis zu einer Dicke von zwischen ungefähr 10 Å und ungefähr 200 Å, wie z.B. ungefähr 50 Å, ausgebildet werden. Jedoch können beliebige andere geeignete Materialien, Prozesse und/oder Dicken verwendet werden.
  • Nachdem die erste Isolationsschicht 1003 ausgebildet wurde, wird eine zweite ILD-Schicht 1005 über der ersten Isolationsschicht 1003 unter Verwendung beliebiger der Materialien und beliebiger der Verfahren, die zum Ausbilden der ILD-Schicht 119 verwendet werden, abgeschieden. In einigen Ausführungsformen kann die zweite ILD-Schicht 1005 bis zu einer Dicke von zwischen ungefähr 10 Å und ungefähr 500 Å, wie z.B. ungefähr 100 Å, ausgebildet werden. Jedoch können beliebige geeignete Materialien, beliebige geeignete Abscheidungsverfahren und beliebige geeignete Dicken verwendet werden, um die zweite ILD-Schicht 1005 auszubilden.
  • Nachdem die zweite ILD-Schicht 1005 ausgebildet wurde, kann eine Maskierungsschicht (in 10A-10B nicht separat dargestellt) abgeschieden und unter Verwendung eines fotolithografischen Verfahrens strukturiert werden, um Öffnungen durch die Maskierungsschicht auszubilden und Flächen der zweiten ILD-Schicht 1005 in Bereichen, die über den Source-/Draingebieten 901 liegen, freizulegen. Öffnungen werden in diesen Bereichen unter Verwendung der Maske und eines oder mehrerer geeigneter Ätzprozesse (z.B. eines anisotropen reaktiven Ionenätzens (RIE)) und eines oder mehrerer Prozessgase (z.B. Kohlenstoff-und-Fluor-haltiger Gase, wie z.B. CF4, CH2F2, CHF3 oder dergleichen), um Materialien zu entfernten, die über den Source-/Draingebieten 901 liegen, ausgebildet. In einigen Ausführungsformen kann beim Entfernen der ersten ILD-Schicht 119 das Material des verankerten CMG-Steckers 903 benachbart zu einem oder mehreren der Source-/Draingebiete 901 auch geätzt werden, was zu einem Zurückziehen des verankerten CMG-Steckers 903 führt. Nachdem die Öffnungen ausgebildet wurden und die Source-/Draingebiete 901 freigelegt wurden, wird die Maskierungsschicht zum Beispiel mithilfe eines Veraschungsprozesses entfernt, und ein fakultativer Reinigungsprozess kann in den Öffnungen vor dem Ausbilden der Source-/Drainkontaktstrukturen 1001 durchgeführt werden.
  • Gemäß einigen Ausführungsformen werden die Source-/Drainkontaktstrukturen 1001 in den Öffnungen ausgebildet, indem ein oder mehrere leitfähige Materialien, wie z.B. ein Liner (z.B. eine Diffusionssperrschicht, eine Haftschicht oder dergleichen), und ein leitfähiges Material abgeschieden werden. Beispiele für Materialien, die für den Liner verwendet werden können, umfassen Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen, und Beispiele für Materialien, die für das leitfähige Material verwendet werden können, umfassen Wolfram, Kupfer, eine Kupferlegierung, Silber, Gold, Kobalt, Aluminium, Nickel oder dergleichen, und diese Materialien können unter Verwendung eines Elektroplattierens, eines stromlosen Plattierens, eines Druckens, eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses) oder eines physikalischen Gasphasenabscheidungsprozesses (PVD-Prozesses) abgeschieden werden. Nachdem das leitfähige Material abgeschieden wurde, kann ein Planarisierungsprozess, wie z.B. ein CMP, durchgeführt werden, um überschüssiges Material von einer Fläche der zweiten ILD-Schicht 1005 zu entfernen und die Source-/Drainkontaktstrukturen 1001 mit der zweiten ILD-Schicht 1005 zu planarisieren. Falls gewünscht, kann ein fakultatives Silizid entlang von Flächen der Source-/Draingebiete 901 vor dem Ausbilden der Source-/Drainkontaktstrukturen 1001 ausgebildet werden. Von daher werden die Source-/Drainkontaktstrukturen 1001 über den Source-/Draingebieten 901 mit den freigelegten Abschnitten des epitaktischen Aufwachsmaterials der Source-/Draingebiete 901 physisch und elektrisch gekoppelt. In einigen Ausführungsformen können die Source-/Drainkontaktstrukturen 1001 über dem verankerten Cut-Metallgate-Stecker 903 ausgebildet und mit ihm verbunden werden. Die Source-/Drainkontaktstrukturen 1001 über den Source-/Draingebieten 901 in verschiedenen Vorrichtungsgebieten können unter Verwendung verschiedener Materialien und verschiedener Prozesse ausgebildet werden, oder sie können unter Verwendung derselben Materialien und unter Verwendung derselben Prozesse ausgebildet werden.
  • 10A zeigt, dass gemäß einigen Ausführungsformen eine der Source-/Drainkontaktstrukturen 1001 über beiden der vereinigten epitaktischen Aufwachsstrukturen 901 der ersten p-Vorrichtung 913 und einer der individuellen epitaktischen Aufwachsstrukturen 901 der n-Vorrichtung 911 ausgebildet und physisch damit verbunden wird. Eine andere der Source-/Drainkontaktstrukturen 1001 wird gemäß einigen Ausführungsformen über dem verankerten Cut-Metallgate-Stecker 903 ausgebildet und damit physisch verbunden, und wird über beiden der vereinigten epitaktischen Aufwachsstrukturen 901 der zweiten p-Vorrichtung 1013 und einer der individuellen epitaktischen Aufwachsstrukturen 901 der n-Vorrichtung 911 ausgebildet und damit physisch verbunden.
  • Nachdem die Source-/Drainkontaktstrukturen 1001 mit der zweiten ILD-Schicht 1005 planarisiert wurden, werden die leitfähigen Source-/Drainstecker 1009 über den Source-/Drainkontaktstrukturen 1001 ausgebildet. Die leitfähigen Source-/Drainstecker 1009 können ausgebildet werden, indem zuerst eine zweite Isolationsschicht 1007 (z.B. eine zweite Ätzstoppschicht) und eine dritte ILD-Schicht 1011 über den planen Flächen der Source-/Drainkontaktstrukturen 1001 und der zweiten Isolationsschicht 1005 ausgebildet werden. Die zweite Isolationsschicht 1007 und die dritte ILD-Schicht 1011 können ähnlich der ersten Isolationsschicht 1003 und der zweiten ILD-Schicht 1005 ausgebildet werden, obwohl beliebige geeignete Materialien und Verfahren verwendet werden können.
  • Nachdem die zweite Isolationsschicht 1007 und die dritte ILD-Schicht 1011 abgeschieden wurden, können die zweite Isolationsschicht 1007 und die dritte ILD-Schicht 1011 strukturiert werden, um Abschnitte der Source-/Drainkontaktstrukturen 1001 freizulegen. Die Öffnungen können durch die dritte ILD-Schicht 1011 und die zweite Isolationsschicht 1007 ausgebildet werden, indem beliebige der Ätzprozesse und Prozessgase, die zum Ausbilden der Öffnungen für die Source-/Drainkontaktstrukturen 1001 geeignet sind, verwendet werden, wie vorstehend dargelegt. In einigen Ausführungsformen kann der Strukturierungsprozess zum Freilegen der Source-/Drainkontaktstrukturen 1001 ebenfalls verwendet werden, um Bereiche der Source-/Drainkontaktstrukturen 1001 als Vorbereitung auf ein Ausbilden der Gatekontaktstrukturen 1011 freizulegen (wie in 10B zu sehen). Die leitfähigen Source-/Drainstecker 1009 können über den freigelegten Bereichen der Source-/Drainkontaktstrukturen 1001 ausgebildet werden. Die leitfähigen Source-/Drainstecker 1009 können unter Verwendung beliebiger der Materialien und Prozesse, die zum Ausbilden der Source-/Drainkontaktstrukturen 1001 geeignet sind, ausgebildet werden, wie vorstehend dargelegt. Gemäß einigen Ausführungsformen weisen die Gatekontaktstrukturen 1011 und die Source-/Drainkontaktstecker 1009 eine Barriereschicht und ein leitfähiges Material auf.
  • 10B zeigt außerdem das Ausbilden der Gatekontaktstrukturen 1011 über den Metallgatestapeln 95 gemäß einigen Ausführungsformen. In einer Ausführungsform können die Gatekontaktstrukturen 1011 entweder mit den Source-/Drainkontaktsteckern 1009 oder ansonsten unter Verwendung von Prozessen und Materialien ausgebildet werden, die den Source-/Drainkontaktsteckern 1009 ähnlich sind (z.B. einem fotolithografischen Maskierungs- und Ätzprozess, auf den ein Prozess zum leitfähigen Füllen folgt). Gemäß einigen Ausführungsformen können die erste p-Vorrichtung 913 und die n-Vorrichtung 911 einen gemeinsamen Gatestapel zusammen nutzen, der über den Finnen 107 beider Vorrichtungen ausgebildet ist, wie in 10B dargestellt. Von daher kann eine einzelne Gatekontaktstruktur 1011 als eine externe Verbindung mit den Gateelektroden beider von der ersten p-Vorrichtung 913 und der n-Vorrichtung 911 verwendet werden. 10B zeigt ferner, dass gemäß einigen Ausführungsformen der CMG-Stecker 903 verwendet werden kann, um die Metallgatestapel 95 der n-Vorrichtung 911 von den Metallgatestapeln 95 der zweiten p-Vorrichtung 913 zu trennen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren das Ausbilden einer Finne über einem Halbleitersubstrat; Ausbilden eines Metallgates über der Finne; Ätzen des Metallgates, um einen Graben durch das Metallgate und in das Halbleitersubstrat auszubilden; und Abscheiden eines dielektrischen Materials im Graben, wobei sich das dielektrische Material in das Halbleitersubstrat an einer Grenzfläche zwischen einer n-Vorrichtung und einer p-Vorrichtung erstreckt. In einer Ausführungsform erstreckt sich der Graben nach dem Ätzen des Metallgates nicht mehr als 40 nm in das Halbleitersubstrat. In einer Ausführungsform umfasst das Verfahren das Ätzen des Metallgates im Halbleitersubstrat und bildet mehrere Aussparungen innerhalb des Halbleitersubstrats. In einer Ausführungsform umfasst das Ätzen des Metallgates ferner eine Reihe von Abscheidung-Ätzprozessen. In einer Ausführungsform umfasst das Durchführen der Reihe von Abscheidungs-Ätzprozessen ein Abscheiden eines dielektrischen Seitenwand-Liners vor dem Durchführen eines Ätzprozesses. In einer Ausführungsform umfasst das Verfahren ferner ein Planarisieren des dielektrischen Materials. In einer Ausführungsform umfasst das Abscheiden des dielektrischen Materials Abscheiden von Siliziumnitrid.
  • Gemäß einer Ausführungsform umfasst das Verfahren das Strukturieren eines Halbleitersubstrats, um ein Isolationsgebiet und eine Finne im Halbleitersubstrat auszubilden; Ausbilden eines Metallgatestapels über der Finne und über dem Isolationsgebiet; Durchführen mehrerer Ätzzyklen, um Abschnitte des Metallgatestapels, des Isolationsgebiets und des Halbleitersubstrats zu entfernen, um eine Öffnung durch den Metallgatestapel, durch das Isolationsgebiet und in das Halbleitersubstrat auszubilden, wobei das Durchführen der mehreren Ätzzyklen einen ersten Abschnitt des Metallgatestapels und einen zweiten Abschnitt des Metallgatestapels trennt; und Abscheiden eines dielektrischen Materials, um die Öffnung zu füllen. In einer Ausführungsform umfasst das Verfahren das Durchführen der mehreren Ätzzyklen, umfasst ferner ein Abscheiden eines Liners; und Durchätzen eines Abschnitts des Liners. In einer Ausführungsform umfasst das Durchführen der mehreren Ätzzyklen ferner ein Erweitern der Öffnungen nach dem Durchätzen des Abschnitts des Liners. In einer Ausführungsform umfasst die Öffnung eine erste Aussparung innerhalb des Halbleitersubstrats, und eine zweite Aussparung innerhalb des Halbleitersubstrats, wobei die zweite Aussparung von der ersten Aussparung getrennt ist. In einer Ausführungsform umfasst das Verfahren ferner ein Planarisieren des dielektrischen Materials mit einer oberen Fläche des Metallgatestapels. In einer Ausführungsform ist nach dem Planarisieren des dielektrischen Materials das dielektrische Material von einem Punkt innerhalb der ersten Aussparung zu einem Punkt innerhalb der zweiten Aussparung durchgehend. In einer Ausführungsform wird eine Breite der Öffnung auf einer Höhe einer oberen Fläche der Finne bis zu einer ersten Breite ausgebildet, und eine Breite auf einer Höhe des Halbleitersubstrats wird bis zu einer zweiten Breite, die kleiner ist als die erste Breite, ausgebildet.
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung auf: eine erste Gateelektrode einer n-Vorrichtung über einer ersten Finne über einem Halbleitersubstrat; eine zweite Gateelektrode einer p-Vorrichtung über einer zweiten Finne über dem Halbleitersubstrat; und einen Cut-Metallgate-Stecker, der die erste Gateelektrode von der zweiten Gateelektrode trennt, wobei sich der Cut-Metallgate-Stecker in das Halbleitersubstrat an einer Grenzfläche zwischen der n-Vorrichtung und der p-Vorrichtung erstreckt. In einer Ausführungsform erstreckt sich der Cut-Metallgate-Stecker weniger als 40 nm in das Halbleitersubstrat. In einer Ausführungsform weist die Vorrichtung ferner ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne auf, wobei sich der Cut-Metallgate-Stecker durch das Isolationsgebiet erstreckt. In einer Ausführungsform wird eine Source- /Drainkontaktstruktur der n-Vorrichtung über dem Cut-Metallgate-Stecker ausgebildet. In einer Ausführungsform weist der Cut-Metallgate-Stecker Siliziumnitrid auf. In einer Ausführungsform weist die Vorrichtung einen FinFET-Transistor auf, der mit der ersten Gateelektrode ausgebildet ist, der einen V-Trigger von zwischen ungefähr 1850 mV und 1970 mV aufweist.
  • Das Vorstehende skizziert Merkmale mehrerer Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann sollte ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren, umfassend: Ausbilden einer Finne über einem Halbleitersubstrat, Ausbilden eines Metallgates über der Finne, Ätzen des Metallgates, um einen Graben durch das Metallgate und in das Halbleitersubstrat auszubilden, und Abscheiden eines dielektrischen Materials im Graben, wobei sich das dielektrische Material in das Halbleitersubstrat an einer Grenzfläche zwischen einer n-Vorrichtung und einer p-Vorrichtung erstreckt.
  2. Verfahren nach Anspruch 1, wobei sich der Graben nach dem Ätzen des Metallgates nicht mehr als 40 nm in das Halbleitersubstrat erstreckt.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ätzen des Metallgates im Halbleitersubstrat mehrere Aussparungen innerhalb des Halbleitersubstrats ausbildet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ätzen des Metallgates ferner das Durchführen einer Reihe von Abscheidungs-Ätzprozessen umfasst.
  5. Verfahren nach Anspruch 4, wobei das Durchführen der Reihe von Abscheidungs-Ätzprozessen das Abscheiden eines dielektrischen Seitenwand-Liners vor dem Durchführen eines Ätzprozesses umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Planarisieren des dielektrischen Materials umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden des dielektrischen Materials Siliziumnitrid abscheidet.
  8. Verfahren, umfassend: Strukturieren eines Halbleitersubstrats, um ein Isolationsgebiet und eine Finne im Halbleitersubstrat auszubilden, Ausbilden eines Metallgatestapels über der Finne und über dem Isolationsgebiet, Durchführen mehrerer Ätzzyklen, um Abschnitte des Metallgatestapels, des Isolationsgebiets und des Halbleitersubstrats zu entfernen, um eine Öffnung durch den Metallgatestapel, durch das Isolationsgebiet und in das Halbleitersubstrat auszubilden, wobei das Durchführen der mehreren Ätzzyklen einen ersten Abschnitt des Metallgatestapels und einen zweiten Abschnitt des Metallgatestapels trennt, und Abscheiden eines dielektrischen Materials, um die Öffnung zu füllen.
  9. Verfahren nach Anspruch 8, wobei das Durchführen der mehreren Ätzzyklen ferner umfasst: Abscheiden eines Liners, und Durchätzen eines Abschnitts des Liners.
  10. Verfahren nach Anspruch 9, wobei das Durchführen der mehreren Ätzzyklen ferner das Erweitern der Öffnung nach dem Durchätzen des Abschnitts des Liners umfasst.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei die Öffnung aufweist: eine erste Aussparung innerhalb des Halbleitersubstrats, und eine zweite Aussparung innerhalb des Halbleitersubstrats, wobei die zweite Aussparung von der ersten Aussparung getrennt ist.
  12. Verfahren nach Anspruch 11, das ferner Planarisieren des dielektrischen Materials mit einer oberen Fläche des Metallgatestapels umfasst.
  13. Verfahren nach Anspruch 12, wobei nach dem Planarisieren des dielektrischen Materials das dielektrische Material von einem Punkt innerhalb der ersten Aussparung zu einem Punkt innerhalb der zweiten Aussparung durchgehend ist.
  14. Verfahren nach einem der Ansprüche 8 bis 13, wobei die Breite der Öffnung auf einer Höhe einer oberen Fläche der Finne zu einer ersten Breite ausgebildet wird, und die Breite auf einer Höhe des Halbleitersubstrats zu einer zweiten Breite, die kleiner ist als die erste Breite, ausgebildet wird.
  15. Halbleitervorrichtung, aufweisend: eine erste Gateelektrode einer n-Vorrichtung über einer ersten Finne über einem Halbleitersubstrat, eine zweite Gateelektrode einer p-Vorrichtung über einer zweiten Finne über dem Halbleitersubstrat, und einen Cut-Metallgate-Stecker, der die erste Gateelektrode von der zweiten Gateelektrode trennt, wobei sich der Cut-Metallgate-Stecker in das Halbleitersubstrat an einer Grenzfläche zwischen der n-Vorrichtung und der p-Vorrichtung erstreckt.
  16. Halbleitervorrichtung nach Anspruch 15, wobei sich der Cut-Metallgate-Stecker weniger als ungefähr 40 nm in das Halbleiterbauelement erstreckt.
  17. Halbleitervorrichtung nach einem der Ansprüche 15 bis 16, die ferner ein Isolationsgebiet zwischen der ersten Finne und der zweiten Finne aufweist, wobei sich der Cut-Metallgate-Stecker durch das Isolationsgebiet erstreckt.
  18. Halbleitervorrichtung nach einem der Ansprüche 15 bis 17, wobei eine Source- /Drainkontaktstruktur der n-Vorrichtung über dem Cut-Metallgate-Stecker ausgebildet ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 15 bis 18, wobei der Cut-Metallgate-Stecker Siliziumnitrid aufweist.
  20. Halbleitervorrichtung nach einem der Ansprüche 15 bis 19, wobei ein FinFET-Transistor, der mit der ersten Gateelektrode ausgebildet ist, einen V-Trigger von zwischen ungefähr 1850 mV und 1970 mV aufweist.
DE102020104621.9A 2020-02-11 2020-02-21 Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren Pending DE102020104621A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/787,625 US11264287B2 (en) 2020-02-11 2020-02-11 Semiconductor device with cut metal gate and method of manufacture
US16/787,625 2020-02-11

Publications (1)

Publication Number Publication Date
DE102020104621A1 true DE102020104621A1 (de) 2021-08-12

Family

ID=76709255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020104621.9A Pending DE102020104621A1 (de) 2020-02-11 2020-02-21 Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren

Country Status (5)

Country Link
US (3) US11264287B2 (de)
KR (1) KR102360538B1 (de)
CN (1) CN113113362A (de)
DE (1) DE102020104621A1 (de)
TW (1) TWI792170B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210264090A1 (en) * 2020-02-24 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11295991B2 (en) * 2020-02-24 2022-04-05 Qualcomm Incorporated Complementary cell circuits employing isolation structures for defect reduction and related methods of fabrication
KR20230018769A (ko) * 2021-07-30 2023-02-07 삼성전자주식회사 집적 회로 반도체 소자
US12021079B2 (en) * 2021-08-27 2024-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor and method of forming the same
US11791403B2 (en) * 2021-08-28 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190165155A1 (en) 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent finfet devices
US20190393324A1 (en) 2018-06-25 2019-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric Spacer to Prevent Contacting Shorting
DE102018128193A1 (de) 2018-10-26 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cut-metal-gate prozesse

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP5102720B2 (ja) 2008-08-25 2012-12-19 東京エレクトロン株式会社 基板処理方法
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US10861748B2 (en) 2013-11-28 2020-12-08 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor arrangement and method for manufacturing the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9741622B2 (en) 2015-01-29 2017-08-22 Globalfoundries Inc. Methods of forming NMOS and PMOS FinFET devices and the resulting product
KR101785803B1 (ko) 2015-05-29 2017-10-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 구조체의 형성 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
CN106449641B (zh) 2016-11-15 2019-04-12 中国科学院微电子研究所 具有连续侧墙的半导体设置及其制造方法
US9911736B1 (en) * 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10283503B2 (en) * 2017-07-31 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods thereof
EP3718142A4 (de) 2017-11-30 2021-09-22 Intel Corporation Strukturierung von rippen für die herstellung einer integrierten schaltung
US10461186B1 (en) * 2018-05-31 2019-10-29 Globalfoundries Inc. Methods of forming vertical field effect transistors with self-aligned contacts and the resulting structures
US10854603B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190165155A1 (en) 2017-11-30 2019-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure having different distances to adjacent finfet devices
US20190393324A1 (en) 2018-06-25 2019-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric Spacer to Prevent Contacting Shorting
DE102018128193A1 (de) 2018-10-26 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Cut-metal-gate prozesse

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210264090A1 (en) * 2020-02-24 2021-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
US11797743B2 (en) * 2020-02-24 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage reduction between two transistor devices on a same continuous fin
US20230359800A1 (en) * 2020-02-24 2023-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Leakage reduction between two transistor devices on a same continuous fin

Also Published As

Publication number Publication date
US11652005B2 (en) 2023-05-16
KR102360538B1 (ko) 2022-02-09
US20220181217A1 (en) 2022-06-09
KR20210102816A (ko) 2021-08-20
TWI792170B (zh) 2023-02-11
CN113113362A (zh) 2021-07-13
US20210249313A1 (en) 2021-08-12
US20230253263A1 (en) 2023-08-10
TW202145358A (zh) 2021-12-01
US11264287B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
DE102015113184B4 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102019115481A1 (de) Halbleiterbauelement und verfahren
DE102015116912A1 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102020109494B3 (de) Geschnittene metallgate-befüllung mit lücke
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102019123627A1 (de) Finnen-feldeffekttransistorvorrichtung und verfahren zu deren herstellung
DE102020113628A1 (de) Halbleitervorrichtung und verfahren
DE102020119976A1 (de) Halbleitervorrichtung und verfahren
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102019121282A1 (de) Finnenfeldeffekttransistorvorrichtung und Verfahren zum Bilden derselben
DE102021103217B4 (de) Ätzprofilsteuerung der Durchkontaktierungsöffnung und entsprechende Halbleitervorrichtung
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102021113053A1 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102020110678B4 (de) Halbleitervorrichtung und -verfahren
DE102020114655A1 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopen mit einspringendem profil
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102017126435B4 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication