JP2005093910A - 半導体記憶装置とその製造方法 - Google Patents
半導体記憶装置とその製造方法 Download PDFInfo
- Publication number
- JP2005093910A JP2005093910A JP2003328267A JP2003328267A JP2005093910A JP 2005093910 A JP2005093910 A JP 2005093910A JP 2003328267 A JP2003328267 A JP 2003328267A JP 2003328267 A JP2003328267 A JP 2003328267A JP 2005093910 A JP2005093910 A JP 2005093910A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- silicon
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 69
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 69
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 61
- 229910052805 deuterium Inorganic materials 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 44
- 230000001681 protective effect Effects 0.000 claims description 26
- 238000002955 isolation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 24
- 239000001257 hydrogen Substances 0.000 abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 19
- UFHFLCQGNIYNRP-VVKOMZTBSA-N Dideuterium Chemical compound [2H][2H] UFHFLCQGNIYNRP-VVKOMZTBSA-N 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 description 13
- 230000014759 maintenance of location Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 6
- 150000002431 hydrogen Chemical class 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- XLYOFNOQVPJJNP-ZSJDYOACSA-N Heavy water Chemical compound [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 微細化が進んだ場合におけるデータ保持時間の短縮化を抑制し、また歩留まりを向上させることが可能な半導体記憶装置及びその製造方法を提供する。
【解決手段】 シリコンとシリコン酸化膜との界面に存在するシリコンのダングリングボンドを重水素で終端させることにより、水素で終端させた場合よりも剥がれにくくなり、界面準位をより低減させてリークを抑制し、データ保持時間の短縮化を防止することができる。
【選択図】 図１
【解決手段】 シリコンとシリコン酸化膜との界面に存在するシリコンのダングリングボンドを重水素で終端させることにより、水素で終端させた場合よりも剥がれにくくなり、界面準位をより低減させてリークを抑制し、データ保持時間の短縮化を防止することができる。
【選択図】 図１
Description
本発明は、半導体記憶装置及びその製造方法に関する。
半導体記憶装置において、特にＤＲＡＭ（Dynamic Random Access）等では、微細化、集積化が進むにつれて、１単位セル当たりの面積を小さくすることが要求される。
そこで、トランジスタのゲート長に代表されるデザインルールを縮小することによって、面積の縮小化を図ってきた。しかし、同時にキャパシタ容量も小さくなり、蓄積電荷の減少、データ保持時間（リテンション時間）の短縮等の問題を招いている。
データ保持時間の短縮を防ぐためには、蓄積電荷量を増加させる他に、メモリセルトランジスタのリークを抑制することが挙げられる。
メモリセルトランジスタのリークには、接合リーク等が存在するが、その中でもシリコン基板とシリコン酸化膜との界面における界面準位によるリークがデータ保持時間の劣化を起こす一因と考えられている。
従来は、シリコンとシリコン酸化膜との界面における界面準位を抑えるため、界面に存在するシリコンのダングリングボンドを水素（Ｈ）で終端させ、界面準位密度を低減させていた。
具体的には、水素ガス（Ｈ２）を用いたシンター工程を導入することで、シリコン／シリコン酸化膜の界面に水素を供給していた。
図８に従来の半導体記憶装置の断面構造を示す。
シリコン基板２０１の表面部分において、トレンチキャパシタ２０２、素子分離領域（以下、ＳＴＩ（Shallow Trench Isolation）という）２０３、トレンチキャパシタ２０１に接続されるように一方が形成され他方が離間して形成されたソース、ドレイン領域２０４及び２０５が形成され、さらにＳＴＩ２０３上及びソース、ドレイン領域２０４及び２０５の間のチャネル領域上に形成された多結晶シリコン膜２１１、低抵抗化用タングステンシリサイド膜２１２、キャップ用シリコン窒化膜２１３から成るゲート電極、側壁絶縁膜２２１が形成されている。
図９に、メモリセルトランジスタの断面構造をより詳細に示す。
シリコン基板２０１の表面上にシリコン酸化膜２４１が形成され、また多結晶シリコン膜２１１及びタングステンシリサイド膜２１２の側面にシリコン酸化膜２４２が形成されている。
特開２００２−２９９６１２号公報。
本発明は上記事情に鑑み、データ保持時間の短縮化を抑制し、また歩留まりを向上させることが可能な半導体記憶装置及びその製造方法を提供することを目的とする。
しかし、上述した従来の半導体記憶装置には次のような問題があった。
シリコンのダングリングボンドと水素との結合エネルギが低いために、熱ストレス等により水素の離脱が生じ易かった。熱ストレスが印加された後のメモリセルは、リテンションの変動が起き易いことが知られているが、水素の離脱がその原因と考えられている。
従来の製造プロセスにおけるシリコン／シリコン酸化膜の界面を模式的に示した縦断面を図１０に示す。
シリコン基板１とその表面上に形成される図示されていないシリコン酸化膜との界面を水素で終端させても、電流が流れると熱ストレスによって水素３ａが離脱し易くなることが考えられる。
この結果、製品検査において良品として通過した半導体記憶装置であっても、パッケージング時の熱ストレスによって不良化するものがあり、歩留まりの低下を招いていた。
また、従来の半導体記憶装置には、後述する特許文献１に開示されたものがあった。
この装置では、シリコンのダングリングボンドに、水素の替わりに重水素（Ｄ）を終端させていた。しかしこの場合も、その後の水素を含むシンター工程等において重水素が水素に置換され、その結果電流が流れると熱ストレスによって水素が離脱し、データ保持時間が短縮するという問題があった。
本発明の一態様による半導体記憶装置は、
シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように形成された保護膜と、
を有するＭＯＳトランジスタを備えることを特徴とする。
シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように形成された保護膜と、
を有するＭＯＳトランジスタを備えることを特徴とする。
また本発明の一態様による半導体記憶装置は、
シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように形成された保護膜と、
前記保護膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
を有するＭＯＳトランジスタを備えることを特徴とする。
シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように形成された保護膜と、
前記保護膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
を有するＭＯＳトランジスタを備えることを特徴とする。
本発明の一態様による半導体記憶装置の製造方法は、
シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように保護膜を形成する工程と、
を備えることを特徴とする。
シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように保護膜を形成する工程と、
を備えることを特徴とする。
あるいは本発明の一態様による半導体記憶装置の製造方法は、
シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように保護膜を形成する工程と、
前記保護膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
を備えることを特徴とする。
シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように保護膜を形成する工程と、
前記保護膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
を備えることを特徴とする。
以上説明したように、本発明の半導体記憶装置及びその製造方法によれば、シリコンのダングリングボンドを重水素で終端させることにより、リーク電流を抑制し、さらに水素をブロックする保護膜で重水素が導入されたシリコン酸化膜を覆うことにより、重水素が水素に置換されることを防ぎ、ストレスによるデータ保持時間の短縮や劣化を防止することが可能である。
先ず、後述する本発明の実施の形態１、２において、シリコン／シリコン酸化膜の界面を模式図としての図１に示す。
従来は、上述したようにシリコン基板１とその表面上に形成される図示されていないシリコン酸化膜との界面を水素で終端させており、電流が流れると熱ストレスによって水素が離脱し易かった。この結果、データ保持時間が短縮化し、歩留まりの低下を招いていた。
これに対し、以下の実施の形態１、２では、シリコン／シリコン酸化膜の界面に存在するシリコンのダングリングボンドに、重水素（Ｄ）を供給して終端させる。
重水素（Ｄ）は水素（Ｈ）に比べて結合エネルギが高く、ダングリングボンドを終端した重水素は水素より離脱しにくい。そのため、熱、電界等のストレスによる界面準位密度の増加を抑えることができる。
重水素の終端は、重水素ガスを用いた熱工程を、例えば素子分離領域形成時における酸化工程、ゲート酸化膜形成時における酸化工程、側壁絶縁膜を形成するときの酸化工程、ＣＶＤ工程等において行うことにより実現することができる。
但し上述したように、シリコン／シリコン酸化膜の界面におけるダングリングボンドに重水素を終端させた後の工程において、水素ガス（Ｈ）を含んだ熱工程が、例えばシンター工程やシリコン窒化膜の形成時に存在すると、終端させた重水素が水素に置換される虞がある。
そこで、重水素の離脱を防ぐため、重水素を終端させた工程の後に供給される水素から、シリコン／シリコン酸化膜の界面をブロックする必要がある。
以下、本発明の実施の形態について図面を参照して説明する。
（１）実施の形態１
本発明の実施の形態１による半導体記憶装置の縦断面構造を図２に示す。
本発明の実施の形態１による半導体記憶装置の縦断面構造を図２に示す。
シリコン基板１０１の表面部分において、トレンチ内部が多結晶シリコン膜等で埋められたトレンチキャパシタ１０２、そのトレンチの上面部分にシリコン酸化膜が形成されて素子分離を行うためのＳＴＩ１０３、トレンチキャパシタ１０１に接続されるように一方が形成され他方が離間して形成されたソース、ドレイン領域１０４及び１０５が形成されている。
さらにＳＴＩ１０３上、及びソース、ドレイン領域１０４及び１０５の間のチャネル領域上に形成された多結晶シリコン膜１１１、低抵抗化用タングステンシリサイド膜１１２、キャップ用シリコン窒化膜１１３から成るゲート電極、シリコン窒化膜等から成る側壁絶縁膜１２１が形成されている。
また、ゲート電極及びシリコン基板１０１全体を覆うように、Ａｌ２Ｏ３あるいはＳｉＯＮ等の絶縁膜から成る保護膜１２２が形成されている。そして、保護膜１２２上に層間絶縁膜１３０が形成され、その表面上にビット線１３２が形成されており、ソース、ドレイン領域の一方の領域１０５とビット線１３２とがビット線コンタクト１３１において接続されている。
ここで、シリコン基板１０１とシリコン酸化膜との界面に存在するシリコンのダングリングボンドは、重水素（Ｄ）４によって終端されている。
具体的には、シリコン基板１０１とＳＴＩ１０３との界面Ａ、ＳＴＩ１０３と多結晶シリコン膜１１１との界面Ｂ、多結晶シリコン膜１１１、タングステンシリサイド膜１１２と側壁絶縁膜１２１との間にある図示されていないシリコン酸化膜との界面Ｃ、ソース、ドレイン領域１０４、１０５が形成された素子領域を含むシリコン基板１０１と保護膜１２２との界面Ｅにおいて、重水素４が供給され、シリコンのダングリングボンドが重水素で終端されている。
そして、終端された重水素４が、後の工程において供給される水素に置換されないように、界面に水素が供給されないようにブロックする膜として、重水素を含んだシリコン酸化膜を覆うように、Ａｌ２Ｏ３、ＳｉＯＮ等から成る保護膜１２２が形成されている。
以下に、本実施の形態１による半導体記憶装置の製造方法について説明する。この製造方法は、トレンチや各々の膜、拡散層の形成等に関して従来と同様であるが、各工程の間に重水素を供給し、シリコン／シリコン酸化膜の界面に存在するシリコンのダングリングボンドを重水素で終端させる点に特徴がある。
図３に示されたように、半導体基板１０１の表面部分において、例えば３０００〜３５００Åの深さのＳＴＩ１０３を形成し、例えば７５０℃以上のウエット酸化を行い、ＳＴＩ１０３の内壁に図示されていないシリコン酸化膜を形成する。
この熱工程において、重水素を雰囲気とすることでシリコン酸化膜に重水素が含まれ、その結果ＳＴＩ１０３の内壁におけるシリコン基板１０１と内壁上のシリコン酸化膜との界面Ａにおいて、シリコンのダングリングボンドが重水素で終端される。
この後、例えばＣＶＤ法を用いてＳＴＩ１０３の内部に多結晶シリコン膜１０２を堆積してトレンチキャパシタを形成し、表面部分にシリコン酸化膜を堆積して素子分離を行う。
シリコン基板１０１の表面部分において、不純物をイオン注入し、図示されていないウエル領域、チャネル領域を形成する。
図４に示されたように、半導体基板１０１の表面に、例えば７５０℃以上のウエット酸化を行って図示されていないシリコン酸化膜を形成する。
この熱工程において、重水素を雰囲気とすることでシリコン酸化膜に重水素が含まれ、シリコン基板１０１とシリコン酸化膜との界面Ｂにおいて、シリコンのダングリングボンドが重水素で終端される。
図５に示されたように、例えばＣＶＤ法を用いて多結晶シリコン膜１１１を堆積し、スパッタリング法を用いてタングステンシリサイド膜１１２を堆積し、ＣＶＤ法によりシリコン窒化膜１１３を形成する。
図示されていないレジスト膜をマスクとしてシリコン窒化膜１１３をエッチングしてゲート電極の形状にパターニングし、タングステンシリサイド膜１１２及び多結晶シリコン膜１１１をパターニングする。
多結晶シリコン膜１１１、タングステンシリサイド膜１１２、シリコン窒化膜１１３から成るゲート電極において、多結晶シリコン膜１１１、タングステンシリサイド膜１１２の側面、またシリコン基板１０１の表面に対し、例えば７５０℃以上のウエット酸化を行って、それぞれシリコン酸化膜１４２、１４１を形成する。
この熱工程において、重水素を雰囲気とすることで、シリコン酸化膜１４２及び１４１に重水素が含まれ、多結晶シリコン膜１１１、タングステンシリサイド膜１１２と、シリコン酸化膜１４２との界面Ｃにおいて、またシリコン基板１０１とシリコン酸化膜１４１との界面Ｅにおいて、シリコンのダングリングボンドが重水素で終端される。
図６に示されたように、ゲート電極をマスクとしてイオン注入を行い、ソース、ドレイン領域１０４、１０５におけるＬＤＤ（Lightly Doped Drain）領域を形成する。
表面全体にシリコン窒化膜を堆積し、ＲＩＥ（Reactive Ion Etching）等を用いてゲート電極の側面に側壁絶縁膜１２１を形成する。
ゲート電極及び側壁絶縁膜１２１をマスクとして再度イオン注入を行い、ソース、ドレイン領域１０４、１０５を形成する。
ゲート電極及び側壁絶縁膜１２１、シリコン基板１０１を覆うように、例えば約２００オングストロームの膜厚で、Ａｌ２Ｏ３、あるいはＳｉＯＮ等から成る保護膜１２２を形成する。
このように、シリコン酸化膜を形成する工程において重水を雰囲気とすることで、重水素が含まれたシリコン酸化膜を形成し、シリコン／シリコン酸化膜との界面においてシリコンのダングリングボンドを重水素で終端し、さらに保護膜１２２を形成して重水素がその後の工程によって水素に置換されるのを防止する。この製造方法によれば、比較的容易に上述した本実施の形態１による半導体記憶装置を製造することができる。
（２）実施の形態２
本発明の実施の形態２による半導体記憶装置について説明する。
本発明の実施の形態２による半導体記憶装置について説明する。
上記実施の形態１では、トランジスタのゲート電極を形成した後に、全体を保護膜１２２で覆うように形成している。これに対し、本実施の形態２による半導体記憶装置では、ゲート電極の側面に重水素を含むシリコン酸化膜を形成した後、側壁絶縁膜を形成する前にシリコン酸化膜を覆うように保護膜を形成した後、シリコン窒化膜等から成る側壁絶縁膜を形成する点で相違する。
図７に、本実施の形態２による半導体記憶装置が有するメモリセルトランジスタの断面構造を詳細に示す。
多結晶シリコン膜１１１及びタングステンシリサイド膜１１２の側面、またシリコン基板１０１の表面上に、シリコン酸化膜１４２、１４１を形成する際に重水素が導入され、シリコンのダングリングボンドが重水素により終端されている。
そして、このシリコン酸化膜１４２及びシリコン窒化膜１１３の側面と、シリコン基板１０１の表面を覆うように、Ａｌ２Ｏ３、あるいはＳｉＯＮ等から成る保護膜１５２、１５１が形成され、この保護膜１５２、１５１の表面上におけるゲート電極の側面に側壁絶縁膜１２１が形成されている。
本実施の形態２によれば、ゲート電極の側面に形成されたシリコン酸化膜１４２を覆うように保護膜１５２が形成されていることにより、シリコン酸化膜１４２に導入された重水素が水素に置換されることを防ぐことができる。
以下に、本実施の形態２による半導体記憶装置の製造方法について説明する。この製造方法は、上記実施の形態１において、図３から図５を用いて説明した工程までは共通であり、説明を省略する。
ここで、図５に示された多結晶シリコン膜１１１、タングステンシリサイド膜１１２の側面、またシリコン基板１０１の表面に対し、上記実施の形態１と同様に、例えば７５０℃以上のウエット酸化を行って、それぞれシリコン酸化膜１４２、１４１を形成する。
この熱工程において、重水素を雰囲気とすることでシリコン酸化膜１４２及び１４１に重水素を含ませ、その結果多結晶シリコン膜１１１、タングステンシリサイド膜１１２と、シリコン酸化膜１４２との界面Ｃにおいて、またシリコン基板１０１とシリコン酸化膜１４１との界面Ｅにおいて、シリコンのダングリングボンドを重水素で終端させる。
ゲート電極をマスクとしてイオン注入を行い、ソース、ドレイン領域１０４、１０５におけるＬＤＤ領域を形成する。
シリコン酸化膜１４２及びシリコン窒化膜１１３の側面と、シリコン基板１０１の表面とが覆われるように、Ａｌ２Ｏ３、ＳｉＯＮ等から成る保護膜１５２、１５１を形成する。
次に、シリコン窒化膜を堆積し、例えばＲＩＥを行って保護膜１５２の表面上におけるゲート電極の側面に側壁絶縁膜１２１を形成する。
ゲート電極及び側壁絶縁膜１２１をマスクとして再度イオン注入を行い、ソース、ドレイン領域１０４、１０５を形成する。
上記製造方法により、比較的容易に本実施の形態２による半導体記憶装置を製造することができる。
上述した実施の形態はいずれも一例であって、本発明を限定するものではなく、本発明の技術的範囲内において様々に変形することが可能である。例えば、上記実施の形態１、２における膜の材料や膜厚、形成方法等はこれに限定されず変更が可能である。
４ 重水素（Ｄ）
１０１ シリコン基板
１０２ トレンチキャパシタ
１０３ 素子分離領域（ＳＴＩ）
１０４、１０５ ソース、ドレイン領域
１１１ ゲート電極（多結晶シリコン膜）
１１２ ゲート電極（タングステンシリサイド膜）
１１３ ゲート電極（シリコン窒化膜）
１２１ 側壁絶縁膜
１２２、１５２ 保護膜（Ａｌ２Ｏ３、ＳｉＯＮ等）
１３１ ビット線コンタクト
１３２ ビット線
１４１、１４２ シリコン酸化膜
１０１ シリコン基板
１０２ トレンチキャパシタ
１０３ 素子分離領域（ＳＴＩ）
１０４、１０５ ソース、ドレイン領域
１１１ ゲート電極（多結晶シリコン膜）
１１２ ゲート電極（タングステンシリサイド膜）
１１３ ゲート電極（シリコン窒化膜）
１２１ 側壁絶縁膜
１２２、１５２ 保護膜（Ａｌ２Ｏ３、ＳｉＯＮ等）
１３１ ビット線コンタクト
１３２ ビット線
１４１、１４２ シリコン酸化膜
Claims (6)
- シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように形成された保護膜と、
を有するＭＯＳトランジスタを備えることを特徴とする半導体記憶装置。 - シリコン基板と、
前記シリコン基板の表面部分に形成された不純物拡散領域と、
前記シリコン基板の表面上に形成され、重水素を含む第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されたゲート電極と、
前記ゲート電極の少なくとも一部の側面に形成され、重水素を含む第２のシリコン酸化膜と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように形成された保護膜と、
前記保護膜の表面上を含む前記ゲート電極の側面に形成された側壁絶縁膜と、
を有するＭＯＳトランジスタを備えることを特徴とする半導体記憶装置。 - 前記ＭＯＳトランジスタを複数備え、さらに
前記シリコン基板の表面部分において、内壁に重水素を含む第３のシリコン酸化膜が形成され、前記ＭＯＳトランジスタを分離するトレンチ型素子分離領域をさらに備えることを特徴とする請求項１又は２記載の半導体記憶装置。 - シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
前記第２のシリコン酸化膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記側壁絶縁膜の表面を覆うように保護膜を形成する工程と、
を備えることを特徴とする半導体記憶装置の製造方法。 - シリコン基板の表面上に、重水素を含む第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜の表面上に、ゲート電極を形成する工程と、
前記ゲート電極の少なくとも一部の側面に、重水素を含む第２のシリコン酸化膜を形成する工程と、
少なくとも前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜の表面を覆うように保護膜を形成する工程と、
前記保護膜の表面上を含む前記ゲート電極の側面に、側壁絶縁膜を形成する工程と、
を備えることを特徴とする半導体記憶装置の製造方法。 - 前記シリコン基板の表面部分にトレンチを形成する工程と、
前記トレンチの内壁に重水素を含む第３のシリコン酸化膜を形成することで、トレンチ型素子分離領域を形成する工程をさらに備えることを特徴とする請求項４又は５記載の半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003328267A JP2005093910A (ja) | 2003-09-19 | 2003-09-19 | 半導体記憶装置とその製造方法 |
| US10/802,810 US20050062113A1 (en) | 2003-09-19 | 2004-03-18 | Semiconductor device with an insulating layer including deuterium and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003328267A JP2005093910A (ja) | 2003-09-19 | 2003-09-19 | 半導体記憶装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005093910A true JP2005093910A (ja) | 2005-04-07 |
Family
ID=34308814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003328267A Abandoned JP2005093910A (ja) | 2003-09-19 | 2003-09-19 | 半導体記憶装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050062113A1 (ja) |
| JP (1) | JP2005093910A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4254430B2 (ja) * | 2003-08-07 | 2009-04-15 | ソニー株式会社 | 半導体装置の製造方法 |
| KR101354661B1 (ko) * | 2007-10-18 | 2014-01-24 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US8669644B2 (en) * | 2009-10-07 | 2014-03-11 | Texas Instruments Incorporated | Hydrogen passivation of integrated circuits |
| CN105895634A (zh) * | 2015-01-26 | 2016-08-24 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件及其制作方法 |
| US9660084B2 (en) * | 2015-07-01 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device structure and method for forming the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221705B1 (en) * | 1997-07-28 | 2001-04-24 | Texas Instruments Incorporated | Method for improving performance and reliability of MOS technologies and data retention characteristics of flash memory cells |
| JPH11274489A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| JP2002280550A (ja) * | 2001-03-22 | 2002-09-27 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US6833575B2 (en) * | 2002-08-29 | 2004-12-21 | Micron Technology, Inc. | Dopant barrier for doped glass in memory devices |
-
2003
- 2003-09-19 JP JP2003328267A patent/JP2005093910A/ja not_active Abandoned
-
2004
- 2004-03-18 US US10/802,810 patent/US20050062113A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20050062113A1 (en) | 2005-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860022B2 (ja) | 半導体集積回路装置の製造方法 | |
| US7935595B2 (en) | Method for manufacturing semiconductor device | |
| US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
| US20080191288A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20070082440A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20110117725A1 (en) | Methods of Forming Recessed Access Devices Associated with Semiconductor Constructions | |
| KR101535222B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| WO2002049112A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication | |
| CN101714507A (zh) | 具有金属栅极堆叠的半导体装置及其制造方法 | |
| JP2006049413A (ja) | 半導体装置及びその製造方法 | |
| JP2011049282A (ja) | 半導体装置およびその製造方法 | |
| JP5691074B2 (ja) | 半導体装置の製造方法 | |
| US8669152B2 (en) | Methods of manufacturing semiconductor devices | |
| JP2009231772A (ja) | 半導体装置の製造方法および半導体装置 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| JP4143589B2 (ja) | 半導体装置の製造方法 | |
| TW201712850A (zh) | 半導體元件及其製造方法 | |
| JP4244306B2 (ja) | 垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路 | |
| JP2000031264A (ja) | 半導体装置およびその製造方法 | |
| US10535664B2 (en) | Fabricating method of oxide layer within peripheral circuit region | |
| JP2008262956A (ja) | 半導体装置及びその製造方法 | |
| JP2006253311A (ja) | 半導体装置及びその製造方法 | |
| JP2005093910A (ja) | 半導体記憶装置とその製造方法 | |
| JP2004241687A (ja) | トレンチキャパシタの形成方法及び半導体装置 | |
| US20210398985A1 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050622 |