JP4244306B2 - 垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路 - Google Patents
垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路 Download PDFInfo
- Publication number
- JP4244306B2 JP4244306B2 JP2003280459A JP2003280459A JP4244306B2 JP 4244306 B2 JP4244306 B2 JP 4244306B2 JP 2003280459 A JP2003280459 A JP 2003280459A JP 2003280459 A JP2003280459 A JP 2003280459A JP 4244306 B2 JP4244306 B2 JP 4244306B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- oxide
- substrate
- layer
- isolation trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 61
- 150000004767 nitrides Chemical class 0.000 claims description 49
- 238000002955 isolation Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000002513 implantation Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 239000007943 implant Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 244000208734 Pisonia aculeata Species 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体処理に関し、より具体的には、同一集積回路上の論理回路とダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）との複合製作を実行する方法に関する。
ＤＲＡＭまたは埋め込みＤＲＡＭ（以下、ｅＤＲＡＭ）を有する集積回路を製作するための従来のプロセスでは、アクティブ・デバイス間にトレンチ分離を形成するときに、マスキングおよび研磨ストップ層としてパッド窒化ケイ素層（以下、「パッド窒化物」）を使用する。このようにパッド窒化物を使用すると、少なくともサポート（このＩＣの論理回路部分）内に浅いトレンチ分離（ＳＴＩ）が形成され、ＤＲＡＭアレイ内で垂直デバイス（vertical device）を互いに分離するためにより深いＩＴ（分離トレンチ）を形成することができる。
サポート内では、アクティブ・デバイスが「平面」（すなわち、基板の平面に対して平行な向きであり、直角すなわち「垂直」とは対照的）である場合、デバイス・チャネルが鋭い角を有することは望ましくない。デバイスの角は、ゲート誘電体のすぐ下の位置であり、そこでデバイス・チャネルが分離部に隣接する。デバイスの角では、デバイスのしきい値電圧（ＶT）以下の電圧でデバイスにバイアスがかかっているときでも相当な量の電流（ＩOFF）がデバイス・チャネルを通って流れるように、角の寄生デバイスによりＶTが局部的に低下する。しかし、ＶT以上の電圧でデバイスが回転すると、オン電流（on-current）であるＩONには有意義な増加がまったく発生しない。デバイスの角をあまり鋭くしないこと、すなわち、その曲率半径を大きくすることにより角の寄生電流（corner parasitic current）を抑制できることが知られているが、このような結果を達成することは難しい。
従来実施されるように、単に処理中にパッド窒化物と薄いパッド酸化物が使用されるだけなので、十分な面取りは行われない。ある程度の酸素はＡＡ酸化（活性エリアの酸化）中にパッド酸化物を通って拡散することができるが、十分なＡＡ面取りを可能にするものではない。
したがって、複合論理回路およびＤＲＡＭチップ内の論理デバイスのデバイスの角を丸めるために特別な処理を使用しなければならない。しかし、このような処理は、現在実施されているＤＲＡＭ処理と統合するには困難でコストがかかる。たとえば、活性エリア酸化または犠牲酸化（sacrificial oxidation）あるいはその両方を行う前にパッド窒化物層をプルバックすることにより、デバイスの角を丸めることができる。実施されているように、パッド窒化物のプルバックは、サポート内の活性エリアを覆っているパッド窒化物の露出エッジに等方性エッチングを施すことによって行われる。このように活性エリアの角が露出されると、酸化またはエッチングあるいはその両方の方法によって丸めを達成することができる。
しかし、パッド窒化物のプルバックは、面取りで使用するにはあまり望ましくない。パッド窒化物のプルバック中に、垂直デバイス・アレイ内のトレンチ・トップ酸化物（ＴＴＯ）のアンダーカットなどの有害な影響を防止するためにＤＲＡＭアレイ部分に保護マスクを施さなければならない。したがって、このような面取りプロセスは、アレイ内にブロック・マスクを貼り付け、それを取り除くためのコストを必要とする。そのうえ、パッド窒化物のプルバックにより、すでに幅狭のアレイ・トランスファ・デバイス（array transfer device）の有効幅が削減され、それにより、アレイのクリティカル・デバイスの駆動電流が低下する。
ＤＲＡＭおよび埋め込みＤＲＡＭを有するチップでは、通常はアレイ・エリア内のＮ＋ ＸＡドーパント注入を介してビット線拡散注入（bitline diffusion implant）を形成することも必要である。複合論理回路およびＤＲＡＭチップでは、一般に、ＤＲＡＭアレイ内にこのような注入を行うために、サポートの個別保護マスクが必要であった。
本発明の一態様によれば、論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ・アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ基板方法が提供される。このような方法は、第１のマスクにより基板のアレイ部分をマスクするステップと、酸素を注入して、第１のマスクによってマスクされていない基板の論理回路部分に埋設酸化物層を形成するステップと、アレイ部分と論理回路部分の上に第２のマスクを付着させてパターン形成するステップと、アレイ部分と論理回路部分内の分離トレンチにエッチングを施すステップであって、分離トレンチがパターン付き第２のマスク内の開口部によって規定されるステップとを含む。
本発明の好ましい一態様によれば、第１のマスクは、他の場所での酸素注入中にそれを保護した後、アレイ部分に残存し、基板の論理回路部分のデバイスの角を丸めるときにアレイ部分に保護マスクを施すために再利用することができる。
本発明の他の態様によれば、単一基板上に形成された集積回路は、丸めた角を有する少なくとも１つのシリコンオンインシュレータ（ＳＯＩ）デバイスと、垂直パス・ゲートを有する少なくとも１つのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルとを含み、ＤＲＡＭセルは基板のバルク部分上に形成される。
本発明の他の好ましい態様によれば、基板の論理回路部分内に面取りプロセスから残存するマスクは、基板のアレイ部分に表面注入を実行するときに論理回路部分に保護マスクを施すために使用することができる。
本明細書に記載するプロセスは、特に、基板のシリコンオンインシュレータ（ＳＯＩ）領域内に形成された論理回路部分と、基板のバルク・シリコン領域内に形成されたアレイ部分とを有する集積回路の製作に適用される。論理回路のパフォーマンスを高めるために、ＳＯＩ領域の論理回路部分内にＣＭＯＳデバイスを製作することが望ましい。逆に、アレイ部分はバルク基板領域内に製作することが望ましいが、これは、ＳＯＩ内でアレイ・デバイスの予想される浮動ボディ効果（floating body effect）を処理するための十分な方法がいまだに存在せず、その浮動ボディ効果によって記憶データの動的損失が発生する可能性があるからである。しかも、アレイ内のデバイスに対するボディの接触は、製作プロセスに複雑さを加え、貴重なシリコン上のスペースを消費するので、望ましくない。そのうえ、ＤＲＡＭに関する超低漏れ電流要件を満たすために、最高品質の単結晶シリコンのバルク基板内にアレイＭＯＳＦＥＴを形成することが望ましく、これは、埋設酸化物注入によって発生する結晶構造の欠陥によって漏れ電流が高くなるからである。したがって、複合論理回路およびＤＲＡＭチップはパターン付きＳＯＩプロセスによって形成され、基板のアレイ部分はアレイ部分に保護マスクを施すことによってバルク・シリコンとして保存され、論理回路部分は論理回路部分の表面下に酸素を注入して埋設酸化物層を形成することによってＳＯＩ内に作られる。
したがって、酸素注入中に使用するアレイの保護マスクは、ＡＡ面取りまたはビット線拡散注入あるいはその両方のために追加マスクを設ける必要を回避するために、本明細書に記載するプロセスで効果的に再利用される。
本発明に関連する重要なプロセス・ステップについて、以下のように添付図面に関連して説明する。
図１に示すように、標準のバルク・シリコン・ウェハ１０から始め、第１のパッド窒化物層１２を付着させ、その上にホウケイ酸ガラス（ＢＳＧ１４）のハードマスク層を付着させる。パッド酸化物層１１は任意選択で、パッド窒化物１２の付着の前に、好ましくは熱酸化によりシリコン基板１０上に形成してもよい。ただし、パッド窒化物（ＳｉＮ１ １２）の厚さは、好ましくは高密度プラズマ（ＨＤＰ）プロセスにより付着され、その後、窒化物層１２まで平坦化される酸化物層２０（図３）の厚さを決定することに留意されたい。この酸化物層２０は、サポートからのアレイ注入をブロックするために自己整合されたマスクとして使用される。したがって、パッド窒化物１２の厚さは適切に選択される。
図２を参照すると、高性能ＳＯＩ ＣＭＯＳ論理回路を含むことになるサポート・エリア１８内でのみ基板１０が露出し、アレイ・エリア１７は保護されたままになるように、パッド窒化物層１２とＢＳＧ層１４にパターン形成する。一部の論理デバイスならびにＤＲＡＭアレイがバルク基板エリア内に形成される場合、このようなエリアもブロック・マスクによって保護されることに留意されたい。次に、パターン付きＳＯＩにおいて慣例の通り、１回または複数回の大量酸素注入（ＳＩＭＯＸ）を実行し、続いて長時間の高温アニール（アルゴン／酸素環境において１３００℃以下で１２時間以上）を行う。この操作により、サポート１８内にシリコンオンインシュレータ領域の埋設酸化物（バック酸化物または「ＢＯＸ」としても知られている）１６を形成する。次に、従来の方法によりＢＳＧ層１４を剥ぎ取る。
次に、図３に示すように、ＨＤＰ酸化物層２０を付着させ、パッド窒化物１２の上部表面まで平坦化する。次に、薄いＣＶＤ ＳｉＮバリア２２を任意選択で付着させるが、これは後続ステップ中にエッチ・ストップ層として機能する。次に、ＢＳＧのもう１つの層（ＢＳＧ２ ２４）を付着させる。ＢＳＧ２層２４は、アレイ１７内の深いトレンチの後続エッチング中にハードマスクとして機能する。
図４を参照すると、慣例処理に続いて、ＢＳＧ２層２４をハードマスクとして使用して、アレイ・エリア１７内でＤＲＡＭセルを製作するための深いトレンチにエッチングを施す。深いトレンチのエッチ・プロセス中に、ＢＳＧ２層２４の大部分が消費される。その後も残存するＢＳＧ材料は、深いトレンチのエッチ後に後で除去する。記憶キャパシタと垂直ＭＯＳＦＥＴを深いトレンチ内に形成する。記憶キャパシタの形成は、分離カラー形成、埋設プレート外方拡散、ノード誘電体、Ｎ＋ドープ・ポリ充填、平坦化および陥凹など、周知のプロセスを含む。
トレンチ・トップ酸化物（ＴＴＯ）として深いトレンチ内の陥凹ポリシリコンの上に絶縁層３０（好ましくは高密度プラズマＨＤＰによって付着させた酸化物のもの）を形成し、垂直ゲート導体から記憶キャパシタ・ポリシリコンを絶縁する。続いて、垂直アレイＭＯＳＦＥＴのゲート導体ポリのゲート酸化、付着、平坦化が行われる。このゲート・ポリ平坦化プロセスは、上部表面から残存酸化物を除去し、窒化物バリア２２上で止まる。任意選択の酸化物バリア２６は、好ましくはＣＶＤにより付着させる。
次に、図５に示すように、第２のパッド窒化物層（ＳｉＮ２ ２８）を付着させる。この層２８は、上に重なる任意選択のハードマスク層（たとえば、ＢＳＧ）とともに、アレイ１７とサポート１８内の分離トレンチにエッチングを施すときにマスクとして機能する。次に、上に重なる任意選択のハードマスクならびにアレイ１７内のパッド窒化物層１２およびサポート内の酸化物層２０とともに、パッド窒化物層２８にパターン形成し、次にその下の構造に対して指向性エッチング（たとえば、反応性イオン・エッチングＲＩＥによる）を施して、アレイ１７およびサポート１８内の活性エリア（ＡＡ）および分離領域を規定する。シリコンＲＩＥは、バック酸化物１６に達したときにサポート・エリア１８内で止まるが、トレンチ・トップ酸化物３０に達するまでアレイ１７内で続行される。次に、エッチ化学反応を切り替えて、トレンチ・トップ酸化物３０の露出部分を除去する。次に、シリコン・エッチを再開し、埋設ストラップ外方拡散３４より深い深さ３２までエッチングを施し、短時間の酸化物エッチによって露出カラー酸化物３６を除去する。同図に示すように、トレンチ・トップ酸化物３０およびカラー酸化物３６のエッチング中に、バック酸化物１６の一部分も除去される。
分離トレンチ３８、４０にエッチングを施すと、サポート１８内のＡＡシリコンの角４２を丸めることができる。サポート領域１８内の酸化物層２０のエッジのアンダーカットは、ＡＡ酸素前洗浄操作の当然の結果として発生する。アレイ領域１７内に酸化物層２０はまったくないので、最小限のアンダーカットが発生する。したがって、サポート１８内のＡＡエッジ４２が露出し、アレイ１７内のＡＡエッジ４４と垂直ゲート・エッジ４５は第１および第２のパッド窒化物層（ＳｉＮ１ １２およびＳｉＮ２ ２８）によって保護されたままになる。
サポートＡＡエッジ４２の面取りは主に酸化によって達成される。サポート内の露出した角４２は任意選択で等方性シリコン・エッチによって丸めることができるが、アレイの角４４は第１のパッド窒化物１２によって保護されたままになる。ＡＡ酸化物の線形成長時にサポート１８における面取りがさらに強化されるが、これは、酸素がサポート１８内の活性エリア（ＡＡ）シリコン４６の上に重なる酸化物層２０を通って容易に拡散するが、アレイ１７ではＡＡエッジ内への酸素の拡散がパッド窒化物層１２によって阻止されるからである。アレイ領域１７では、シリコン４８の表面がパッド窒化物１２によって保護され、したがって、アレイ内の角の酸化は無視できるものである。
図６を参照すると、角４２が丸められると、ＡＡ窒化物ライナ（図示せず）を付着させ、分離トレンチ３８、４０を（好ましくはＨＤＰ酸化物付着により）酸化物で充填し、次に第２のパッド窒化物層２８の上部表面まで平坦化する。
次に、図７に示すように、残存するパッド窒化物を酸化物およびシリコンまで選択的に除去する。サポート領域１８にはパッド窒化物がまったく存在しなかったので、サポート領域１８のシリコン基板４６が酸化物層２０によって後続注入から保護されたままになる。アレイ１７内に開いた窓は、この時点で、アレイＰウェルの所与の部分（従来のパッド窒化物層１２の厚さによる）と、Ｎ＋ ＸＡ注入の両方を受け入れることができる。
アレイ１７内の注入パターンを規定するために追加マスクがまったく不要であったことが分かるだろう。注入を受け入れることになるアレイ１７内の開口部５０は、埋設酸化物層１６を形成するために使用するＳＩＭＯＸ注入を受け入れたエリアを規定するために使用するマスク１２、１４によってプロセスのかなり早期に規定されている。この注入は、窓５０内のアレイ活性エリア４８上に犠牲酸化物を成長させた後に実行する。アレイ・ウェルとＮ＋ ＸＡビット線拡散の一部分は窓５０を通して注入する。次に、好ましくは高密度プラズマ（ＨＤＰ）により開口部５０内に酸化物を付着させ、平坦化する。アレイ・エリア１７を保護するためにブロック・マスクを貼り付けた後、サポート・エリア１８内の酸化物層２０を除去し、犠牲酸化物を成長させ、サポート・エリア１８内で注入を実行する。その後、既知のプロセスに応じて集積回路の処理を続行して完成する。
本明細書では所与の好ましい実施形態により本発明を説明してきたが、当業者であれば、特許請求の範囲のみによって限定される本発明の真の範囲および精神を逸脱せずになし得る数多くの変更および機能強化が分かるだろう。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ・アレイ部分の両方を有する複合集積回路を製作するパターン付きシリコンオンインシュレータ基板方法において、
第１のマスクにより基板のアレイ部分をマスクするステップと、
酸素を注入して、前記第１のマスクによってマスクされていない前記基板の論理回路部分に埋設酸化物層を形成するステップと、
前記アレイ部分と前記論理回路部分の上に第２のマスクを付着させてパターン形成するステップと、
前記アレイ部分と前記論理回路部分内の分離トレンチにエッチングを施すステップであって、前記分離トレンチが前記パターン付き第２のマスク内の開口部によって規定されるステップとを具備する、パターン付きシリコンオンインシュレータ基板方法。
（２）前記第２のマスクを付着させてパターン形成する前に、酸化物を具備する第３のマスクを前記論理回路部分の上に付着させ、前記第２のマスク内でエッチングを施した開口部により前記第３のマスクにパターン形成し、その後、前記第２のマスクの材料まで選択的に前記第３のマスク内の開口部を横にエッチバックし、前記エッチバックした開口部内に露出したデバイスの角を丸めるステップをさらに具備する、上記（１）に記載の方法。
（３）前記第３のマスクをエッチバックすることにより露出した表面を含む前記基板の露出表面を酸化し、その後、表面酸化物を除去することを含むプロセスにより前記デバイスの角を丸める、上記（２）に記載の方法。
（４）誘電体を含む材料で前記分離トレンチを充填し、前記基板内に分離部を形成するステップをさらに具備する、上記（１）に記載の方法。
（５）誘電体を含む材料で前記分離トレンチを充填し、前記基板内に分離部を形成するステップをさらに具備する、上記（２）に記載の方法。
（６）前記第３のマスクではなく前記第１のマスクを除去し、その後、前記アレイ部分を含む前記基板の露出部分にドーピングを施すステップをさらに具備する、上記（５）に記載の方法。
（７）前記論理回路部分のデバイスが、前記ドーピング中に前記第３のマスクによってマスクされる、上記（６）に記載の方法。
（８）前記ドーピングがイオン注入によって実行される、上記（６）に記載の方法。
（９）前記分離トレンチに対し、前記埋設酸化物層に一致する第１の深さまで前記論理回路部分内でエッチングを施し、前記アレイ部分内の垂直向きのデバイスを分離するためにより大きい第２の深さまで前記アレイ部分内でエッチングを施す、上記（１）に記載の方法。
（１０）前記第１のマスクが窒化物を具備する、上記（１）に記載の方法。
（１１）論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ｅＤＲＡＭ）部分とを有する複合集積回路を製作するパターン付きシリコンオンインシュレータ基板方法において、
第１の付着窒化物層により単結晶基板のアレイ部分をマスクするステップと、
酸素を注入して、前記第１の付着窒化物層によってマスクされていない前記基板の論理回路部分に埋設酸化物層を形成するステップと、
前記論理回路部分の上に酸化物層を付着させるステップと、
前記アレイ部分と前記論理回路部分の上に第２の窒化物層を付着させてパターン形成するステップと、
前記パターン付き第２の窒化物層により前記酸化物層にパターン形成するステップと、
前記アレイ部分と前記論理回路部分内の分離トレンチにエッチングを施すステップであって、前記分離トレンチが前記パターン付き第２の窒化物層と前記酸化物層内の開口部によって規定されるステップと、
その後、窒化物まで選択的に前記酸化物層を横にエッチバックするステップと、
前記酸化物層の前記エッチバックにより露出した前記単結晶基板のデバイスの角を丸めるステップとを具備する、パターン付きシリコンオンインシュレータ基板方法。
（１２）前記エッチバックにより露出した前記単結晶基板の一部分を酸化し、その後、表面酸化物を除去することを含むプロセスにより前記デバイスの角をさらに丸める、上記（１１）に記載の方法。
（１３）付着酸化物で前記分離トレンチを充填するステップをさらに具備する、上記（１２）に記載の方法。
(１４)前記酸化物層ではなく前記第１の付着窒化物層を除去し、その後、前記アレイ部分を含む前記基板の露出部分にドーピングを施すステップをさらに具備する、上記（１３）に記載の方法。
（１５）前記論理回路部分のデバイスが、前記酸化物層により前記ドーピング中にマスクされる、上記（１４）に記載の方法。
（１６）前記ドーピングがイオン注入によって実行される、上記（１４）に記載の方法。
（１７）上記（１）の方法によって形成された集積回路。
（１８）前記集積回路の前記論理回路部分が、前記基板の単結晶表面を覆う酸化物層を部分的にエッチバックし、前記単結晶表面を酸化し、その後、そこから表面酸化物を除去するプロセスにより丸めたデバイスの角をさらに含む、上記（１７）に記載の集積回路。
（１９）前記酸化物層と前記第１のマスク内の開口部を通して前記アレイ部分と前記論理回路部分内の前記分離トレンチを充填した後に前記集積回路の前記アレイ部分にドーパントが注入され、前記第１のマスクを除去することにより、前記アレイ部分が露出される、上記（１８）に記載の集積回路。
（２０）単一基板上に形成された集積回路であって、丸めた角を有する少なくとも１つのシリコンオンインシュレータ（ＳＯＩ）デバイスと、垂直パス・ゲートを有する少なくとも１つのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルとを具備し、前記ＤＲＡＭセルが前記基板のバルク部分上に形成される、集積回路。
第１のマスクにより基板のアレイ部分をマスクするステップと、
酸素を注入して、前記第１のマスクによってマスクされていない前記基板の論理回路部分に埋設酸化物層を形成するステップと、
前記アレイ部分と前記論理回路部分の上に第２のマスクを付着させてパターン形成するステップと、
前記アレイ部分と前記論理回路部分内の分離トレンチにエッチングを施すステップであって、前記分離トレンチが前記パターン付き第２のマスク内の開口部によって規定されるステップとを具備する、パターン付きシリコンオンインシュレータ基板方法。
（２）前記第２のマスクを付着させてパターン形成する前に、酸化物を具備する第３のマスクを前記論理回路部分の上に付着させ、前記第２のマスク内でエッチングを施した開口部により前記第３のマスクにパターン形成し、その後、前記第２のマスクの材料まで選択的に前記第３のマスク内の開口部を横にエッチバックし、前記エッチバックした開口部内に露出したデバイスの角を丸めるステップをさらに具備する、上記（１）に記載の方法。
（３）前記第３のマスクをエッチバックすることにより露出した表面を含む前記基板の露出表面を酸化し、その後、表面酸化物を除去することを含むプロセスにより前記デバイスの角を丸める、上記（２）に記載の方法。
（４）誘電体を含む材料で前記分離トレンチを充填し、前記基板内に分離部を形成するステップをさらに具備する、上記（１）に記載の方法。
（５）誘電体を含む材料で前記分離トレンチを充填し、前記基板内に分離部を形成するステップをさらに具備する、上記（２）に記載の方法。
（６）前記第３のマスクではなく前記第１のマスクを除去し、その後、前記アレイ部分を含む前記基板の露出部分にドーピングを施すステップをさらに具備する、上記（５）に記載の方法。
（７）前記論理回路部分のデバイスが、前記ドーピング中に前記第３のマスクによってマスクされる、上記（６）に記載の方法。
（８）前記ドーピングがイオン注入によって実行される、上記（６）に記載の方法。
（９）前記分離トレンチに対し、前記埋設酸化物層に一致する第１の深さまで前記論理回路部分内でエッチングを施し、前記アレイ部分内の垂直向きのデバイスを分離するためにより大きい第２の深さまで前記アレイ部分内でエッチングを施す、上記（１）に記載の方法。
（１０）前記第１のマスクが窒化物を具備する、上記（１）に記載の方法。
（１１）論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ｅＤＲＡＭ）部分とを有する複合集積回路を製作するパターン付きシリコンオンインシュレータ基板方法において、
第１の付着窒化物層により単結晶基板のアレイ部分をマスクするステップと、
酸素を注入して、前記第１の付着窒化物層によってマスクされていない前記基板の論理回路部分に埋設酸化物層を形成するステップと、
前記論理回路部分の上に酸化物層を付着させるステップと、
前記アレイ部分と前記論理回路部分の上に第２の窒化物層を付着させてパターン形成するステップと、
前記パターン付き第２の窒化物層により前記酸化物層にパターン形成するステップと、
前記アレイ部分と前記論理回路部分内の分離トレンチにエッチングを施すステップであって、前記分離トレンチが前記パターン付き第２の窒化物層と前記酸化物層内の開口部によって規定されるステップと、
その後、窒化物まで選択的に前記酸化物層を横にエッチバックするステップと、
前記酸化物層の前記エッチバックにより露出した前記単結晶基板のデバイスの角を丸めるステップとを具備する、パターン付きシリコンオンインシュレータ基板方法。
（１２）前記エッチバックにより露出した前記単結晶基板の一部分を酸化し、その後、表面酸化物を除去することを含むプロセスにより前記デバイスの角をさらに丸める、上記（１１）に記載の方法。
（１３）付着酸化物で前記分離トレンチを充填するステップをさらに具備する、上記（１２）に記載の方法。
(１４)前記酸化物層ではなく前記第１の付着窒化物層を除去し、その後、前記アレイ部分を含む前記基板の露出部分にドーピングを施すステップをさらに具備する、上記（１３）に記載の方法。
（１５）前記論理回路部分のデバイスが、前記酸化物層により前記ドーピング中にマスクされる、上記（１４）に記載の方法。
（１６）前記ドーピングがイオン注入によって実行される、上記（１４）に記載の方法。
（１７）上記（１）の方法によって形成された集積回路。
（１８）前記集積回路の前記論理回路部分が、前記基板の単結晶表面を覆う酸化物層を部分的にエッチバックし、前記単結晶表面を酸化し、その後、そこから表面酸化物を除去するプロセスにより丸めたデバイスの角をさらに含む、上記（１７）に記載の集積回路。
（１９）前記酸化物層と前記第１のマスク内の開口部を通して前記アレイ部分と前記論理回路部分内の前記分離トレンチを充填した後に前記集積回路の前記アレイ部分にドーパントが注入され、前記第１のマスクを除去することにより、前記アレイ部分が露出される、上記（１８）に記載の集積回路。
（２０）単一基板上に形成された集積回路であって、丸めた角を有する少なくとも１つのシリコンオンインシュレータ（ＳＯＩ）デバイスと、垂直パス・ゲートを有する少なくとも１つのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルとを具備し、前記ＤＲＡＭセルが前記基板のバルク部分上に形成される、集積回路。
１０ シリコン基板
１２ 窒化物層
１４ ＢＳＧ層
１６ 埋設酸化物
１７ アレイ領域
１８ サポート領域
２０ 酸化物層
２２ 窒化物バリア
２４ ＢＳＧ２層
２６ 酸化物バリア
２８ 窒化物層
３０ 絶縁層
３４ 埋設ストラップ外方拡散
３６ カラー酸化物
３８ 分離トレンチ
４０ 分離トレンチ
４２ ＡＡエッジ
４４ ＡＡエッジ
４５ 垂直ゲート・エッジ
４６ シリコン基板
４８ シリコン
５０ 開口部
１２ 窒化物層
１４ ＢＳＧ層
１６ 埋設酸化物
１７ アレイ領域
１８ サポート領域
２０ 酸化物層
２２ 窒化物バリア
２４ ＢＳＧ２層
２６ 酸化物バリア
２８ 窒化物層
３０ 絶縁層
３４ 埋設ストラップ外方拡散
３６ カラー酸化物
３８ 分離トレンチ
４０ 分離トレンチ
４２ ＡＡエッジ
４４ ＡＡエッジ
４５ 垂直ゲート・エッジ
４６ シリコン基板
４８ シリコン
５０ 開口部
Claims (8)
- 論理回路部分と埋め込みダイナミック・ランダム・アクセス・メモリ（ｅＤＲＡＭ）部分とを有する複合集積回路をシリコンオンインシュレータ基板に製作する方法であって、
（１）第１の窒化物層を付着させ、次いで、パターニングして、単結晶基板の前記ｅＤＲＡＭ部分をマスクするステップと、
（２）酸素を注入して、前記基板の論理回路部分に埋設酸化物層を形成するステップと、
（３）前記論理回路部分の基板上に酸化物層を付着させるステップと、
（４）前記酸化物層と前記第１の窒化物層の上側に、第２の窒化物層を付着させるステップと、
（５）前記論理回路部分の前記第２の窒化物層に、浅い分離トレンチを形成するための開口部を形成するステップであって、前記浅い分離トレンチの開口部と並行して、前記ｅＤＲＡＭ部分の前記第２の窒化物層に、前記浅い分離トレンチに比べてより深い分離トレンチを形成するための開口部が形成される、前記形成するステップと、
（６）前記開口部から前記酸化物層を貫通して前記埋設酸化物層に達する迄、エッチングをして、浅い分離トレンチを画定し、該浅い分離トレンチの画定と並行して、前記ｅＤＲＡＭセルの埋設ストラップ外方拡散より深く且つカラー酸化物の上部までエッチングをして、より深いトレンチを画定するステップであって、該エッチングの間に、前記酸化物層の下側エッジがアンダーカットされ、該酸化物層の下側の露出された前記単結晶基板の角が丸まり、且つ該エッチングの間、前記第１の窒化物層の下側又は前記第２の窒化物層の下側は、前記酸化物層の下側エッジよりもアンダーカットが小さい、ステップと、
を具備する方法。 - 前記露出された前記単結晶基板の角の一部分を酸化し、その後、表面酸化物を除去して前記デバイスの角をさらに丸めるステップを具備する、請求項１に記載の方法。
- 前記浅い分離トレンチの内部に酸化物を付着させて、前記浅い分離トレンチを充填するステップをさらに具備する、請求項１又は２に記載の方法。
- ステップ（３）が、酸化物層を高密度プラズマ（ＨＤＰ）プロセスにより付着するステップ、次いで、該付着された酸化物層を前記第１の窒化物層の上部表面まで平坦化するステップを具備する、請求項１〜３のいずれか１項記載の方法。
- ステップ（３）と（４）の間に、ｅＤＲＡＭセルを形成するステップであって、分離カラー及び埋設プレート外方拡散の形成、Ｎ＋ドープ・ポリシリコンの充填、平坦化を含むステップを、さらに具備する、請求項１〜４のいずれか１項記載の方法。
- 前記浅い分離トレンチを充填するステップの後に、前記第１の窒化物層を除去し、その後、前記ｅＤＲＡＭ部分にドーピングを施すステップであって、前記論理回路部分のデバイスが、前記酸化物層により前記ドーピング中にマスクされるステップをさらに具備する、請求項３に記載の方法。
- 前記ドーピングがイオン注入によって実行される、請求項６に記載の方法。
- 請求項１〜７のいずれか１項記載の方法によって形成された集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/210,632 US6750097B2 (en) | 2002-07-30 | 2002-07-30 | Method of fabricating a patterened SOI embedded DRAM/eDRAM having a vertical device cell and device formed thereby |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004064092A JP2004064092A (ja) | 2004-02-26 |
| JP4244306B2 true JP4244306B2 (ja) | 2009-03-25 |
Family
ID=31187388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003280459A Expired - Fee Related JP4244306B2 (ja) | 2002-07-30 | 2003-07-25 | 垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6750097B2 (ja) |
| JP (1) | JP4244306B2 (ja) |
| TW (1) | TWI240997B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864149B2 (en) * | 2003-05-09 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | SOI chip with mesa isolation and recess resistant regions |
| US6964897B2 (en) | 2003-06-09 | 2005-11-15 | International Business Machines Corporation | SOI trench capacitor cell incorporating a low-leakage floating body array transistor |
| TWI253746B (en) * | 2003-10-24 | 2006-04-21 | Fujitsu Ltd | Semiconductor device group and method for fabricating the same, and semiconductor device and method for fabricating the same |
| US7439568B2 (en) * | 2005-02-10 | 2008-10-21 | International Business Machines Corporation | Vertical body-contacted SOI transistor |
| US7485910B2 (en) * | 2005-04-08 | 2009-02-03 | International Business Machines Corporation | Simplified vertical array device DRAM/eDRAM integration: method and structure |
| US7459743B2 (en) * | 2005-08-24 | 2008-12-02 | International Business Machines Corporation | Dual port gain cell with side and top gated read transistor |
| US7754579B2 (en) * | 2006-08-21 | 2010-07-13 | Qimonda Ag | Method of forming a semiconductor device |
| US8053327B2 (en) * | 2006-12-21 | 2011-11-08 | Globalfoundries Singapore Pte. Ltd. | Method of manufacture of an integrated circuit system with self-aligned isolation structures |
| US20090159947A1 (en) * | 2007-12-19 | 2009-06-25 | International Business Machines Corporation | SIMPLIFIED VERTICAL ARRAY DEVICE DRAM/eDRAM INTEGRATION |
| US7998815B2 (en) * | 2008-08-15 | 2011-08-16 | Qualcomm Incorporated | Shallow trench isolation |
| JP2011029618A (ja) * | 2009-06-25 | 2011-02-10 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ |
| US8772902B2 (en) * | 2012-04-19 | 2014-07-08 | International Business Machines Corporation | Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration |
| US9659939B1 (en) | 2015-11-30 | 2017-05-23 | International Business Machines Corporation | Integrated circuit having MIM capacitor with refractory metal silicided strap and method to fabricate same |
| US9806025B2 (en) | 2015-12-29 | 2017-10-31 | Globalfoundries Inc. | SOI wafers with buried dielectric layers to prevent Cu diffusion |
| US11818877B2 (en) | 2020-11-02 | 2023-11-14 | Applied Materials, Inc. | Three-dimensional dynamic random access memory (DRAM) and methods of forming the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121651A (en) | 1998-07-30 | 2000-09-19 | International Business Machines Corporation | Dram cell with three-sided-gate transfer device |
| US6410399B1 (en) | 2000-06-29 | 2002-06-25 | International Business Machines Corporation | Process to lower strap, wordline and bitline contact resistance in trench-based DRAMS by silicidization |
| TW452879B (en) * | 2000-07-27 | 2001-09-01 | Promos Technologies Inc | Method for removing polishing stop layer |
| US6350653B1 (en) | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
| US6258659B1 (en) | 2000-11-29 | 2001-07-10 | International Business Machines Corporation | Embedded vertical DRAM cells and dual workfunction logic gates |
| US6335248B1 (en) | 2001-04-30 | 2002-01-01 | International Business Machines Corporation | Dual workfunction MOSFETs with borderless diffusion contacts for high-performance embedded DRAM technology |
| US6391703B1 (en) | 2001-06-28 | 2002-05-21 | International Business Machines Corporation | Buried strap for DRAM using junction isolation technique |
| US6429068B1 (en) | 2001-07-02 | 2002-08-06 | International Business Machines Corporation | Structure and method of fabricating embedded vertical DRAM arrays with silicided bitline and polysilicon interconnect |
| US6553561B2 (en) | 2001-08-02 | 2003-04-22 | International Business Machines Corporation | Method for patterning a silicon-on-insulator photomask |
-
2002
- 2002-07-30 US US10/210,632 patent/US6750097B2/en not_active Expired - Lifetime
-
2003
- 2003-07-25 TW TW092120419A patent/TWI240997B/zh not_active IP Right Cessation
- 2003-07-25 JP JP2003280459A patent/JP4244306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW200410371A (en) | 2004-06-16 |
| US20040023473A1 (en) | 2004-02-05 |
| TWI240997B (en) | 2005-10-01 |
| US6750097B2 (en) | 2004-06-15 |
| JP2004064092A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4322453B2 (ja) | 半導体装置およびその製造方法 | |
| KR100354597B1 (ko) | 디보트 없는 격리 소자 형성 방법 | |
| US7897460B2 (en) | Methods of forming recessed access devices associated with semiconductor constructions | |
| US5989977A (en) | Shallow trench isolation process | |
| US5933748A (en) | Shallow trench isolation process | |
| US6495898B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| US6133116A (en) | Methods of forming trench isolation regions having conductive shields therein | |
| US7575970B2 (en) | Deep trench capacitor through SOI substrate and methods of forming | |
| US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
| KR100312943B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6074932A (en) | Method for forming a stress-free shallow trench isolation | |
| US20030087497A1 (en) | Semiconductor device having trench isolation structure and method of fabricating the same | |
| JP4244306B2 (ja) | 垂直デバイス・セルを有するパターン付きｓｏｉ埋め込みｄｒａｍを製作する方法、及び該方法によって形成された集積回路 | |
| US6509226B1 (en) | Process for protecting array top oxide | |
| US6406987B1 (en) | Method for making borderless contacts to active device regions and overlaying shallow trench isolation regions | |
| US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
| US6020621A (en) | Stress-free shallow trench isolation | |
| US6372606B1 (en) | Method of forming isolation trenches in a semiconductor device | |
| US6703274B1 (en) | Buried strap with limited outdiffusion and vertical transistor DRAM | |
| KR19990072666A (ko) | 쉘로우아이솔레이션트랜치를갖는반도체장치 | |
| US6893911B2 (en) | Process integration for integrated circuits | |
| JP4197576B2 (ja) | 半導体装置の製造方法 | |
| US20020014663A1 (en) | Semiconductor device and manufacturing process thereof | |
| KR100319642B1 (ko) | 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070220 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081126 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081126 |
|
| TRDD | Decision of grant or rejection written | ||
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20081219 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081225 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20081225 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081226 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |