CN105895634A - Cmos器件及其制作方法 - Google Patents
Cmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105895634A CN105895634A CN201510039572.5A CN201510039572A CN105895634A CN 105895634 A CN105895634 A CN 105895634A CN 201510039572 A CN201510039572 A CN 201510039572A CN 105895634 A CN105895634 A CN 105895634A
- Authority
- CN
- China
- Prior art keywords
- substrate
- manufacture method
- tungsten plug
- cmos device
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种CMOS器件及其制作方法。该制作方法包括:提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底;在预备衬底上形成金属互连层,进而形成CMOS器件;其中,在预备衬底上形成金属互连层的步骤之前,对预备衬底进行UV照射,和/或在预备衬底上形成金属互连层的步骤之后,对形成有金属互连层的预备衬底进行UV照射。该方法中,在形成有栅极结构的衬底上先形成钨插塞,再在得到的预备衬底上形成金属互连层。在形成金属互连层的步骤之前和/或之后,对基体进行UV照射,能够起到钝化栅极介质层中硅悬挂键的作用,从而能够减轻栅极介质层因硅悬挂键导致的漏电流、磁滞效应等问题。
Description
技术领域
本申请涉及半导体制作领域,具体而言,涉及一种CMOS器件及其制作方法。
背景技术
在集成电路制造领域,互补型金属氧化物半导体晶体管(CMOS)普遍使用在超大规模集成电路的制造过程中。传统的互补型金属氧化物半导体晶体管的结构主要包括:衬底,形成在衬底上的栅极结构、形成在栅极结构上方的钨插塞以及形成在钨插塞上方的金属互连层等。其中,栅极结构主要包括位于衬底中的源漏极、位于衬底上方的栅极及位于栅极和衬底之间的栅极介质层等。
随着半导体制造技术的不断进步,互补型金属氧化物半导体晶体管中栅极结构的尺寸也越来越小,对于栅极结构中栅极介质层的性能要求也越来越高。目前,栅极介质层的材料主要为二氧化硅,而二氧化硅栅极介质层表面不可避免会存在一些硅悬挂键。且硅悬挂键会导致栅极介质层出现漏电流、磁滞效应等缺陷,从而影响栅极介质层的性能,甚至整个互补型金属氧化物半导体晶体管的电性能。
基于上述原因,如何减少栅极介质层中的硅悬挂键,提高栅极介质层的性能已成为CMOS器件制作领域急需解决的问题。
发明内容
本申请旨在提供一种半导体器件及其制作方法,以解决现有技术中CMOS器件栅极介质层存在硅悬挂键导致其性能下降的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种CMOS器件的制作方法,其包括以下步骤:提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底;在预备衬底上形成金属互连层,进而形成CMOS器件;其中,在预备衬底上形成金属互连层的步骤之前,对预备衬底进行UV照射,和/或在预备衬底上形成金属互连层的步骤之后,对形成有金属互连层的预备衬底进行UV照射。
进一步地,在衬底上形成钨插塞的步骤之后,还包括:对形成有钨插塞的衬底进行热退火处理,得到预备衬底。
进一步地,上述UV照射的步骤中,采用波长为100~300nm的紫外线进行照射。
进一步地,上述UV照射的温度为100~300℃。
进一步地,上述UV照射的处理时间为1~10min。
进一步地,上述紫外线的光强度为2000~6000W。
进一步地,上述对形成有钨插塞的衬底进行热退火处理的步骤中,热退火气氛为氢气或氘气。
进一步地,上述热退火处理的步骤中,热退火温度为400~800℃。
进一步地,上述对预备衬底进行热退火处理的步骤中,热退火处理的时间为0.5~10h。
根据本申请的另一方面,提供了一种CMOS器件,该CMOS器件是由上述的制作方法制作而成。
应用本申请的,本申请所提供的上述制作方法中,在形成有栅极结构的衬底上先形成钨插塞,再在预备衬底上形成金属互连层。在形成金属互连层的步骤之前和/或之后,对基体进行UV照射处理,能够起到钝化栅极介质层中硅悬挂键的作用,从而能够减轻栅极介质层因硅悬挂键导致的漏电流、磁滞效应等问题。依此方法制作形成的CMOS器件,其具有较高的综合性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请一种实施方式中CMOS器件的制作方法的工艺步骤图;
图2示出了根据本申请另一种实施方式中CMOS器件的制作方法的工艺步骤图;
图3示出了根据本申请又一种实施方式中CMOS器件的制作方法的工艺步骤图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
以下结合具体实施例对本申请作进一步详细描述,这些实施例不能理解为限制本申请所要求保护的范围。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术部分所描述的,现有的CMOS器件的栅极介质层存在硅悬挂键所导致的性能下降的问题。为了解决这一问题,本申请申请人提供了一种CMOS器件的制作方法,其包括以下步骤:提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底;在预备衬底上形成金属互连层,进而形成CMOS器件;其中,如图1所示,在预备衬底上形成金属互连层的步骤之前,对预备衬底进行UV照射。或者,如图2所示,在预备衬底上形成金属互连层的步骤之后,对形成有金属互连层的预备衬底进行UV照射。或者,如图3所示,在预备衬底上形成金属互连层的步骤之前,对预备衬底进行UV照射,并在预备衬底上形成金属互连层的步骤之后,对形成有金属互连层的过渡衬底进行UV照射。
上述的“栅极结构”具有其常规意义,该结构包括形成浅沟槽隔离区、浅沟槽隔离区之间的阱区、源漏极、栅极及位于栅极与衬底之间的栅极介质层等。
本申请所提供的上述制作方法中,在形成有栅极结构的衬底上先形成钨插塞,再在预备衬底上形成金属互连层。在形成金属互连层的步骤之前和/或之后,对基体进行UV照射处理,能够起到钝化栅极介质层表面的悬挂键的作用,从而能够减轻栅极介质层因硅悬挂键导致的漏电流、磁滞效应等问题。依此方法制作形成的CMOS器件,其具有较高的综合性能。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
首先,提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底。
形成栅极结构、钨插塞的方法采用本领域技术人员所惯用的方法即可。例如:在衬底上形成栅极介质层和栅极,在栅极的量测形成栅极侧墙,并在栅极两侧的衬底中形成源漏极。其中,栅极结构中各部分的的形成方法和材料均为本领域技术人员熟知,如栅极侧墙采用绝缘介质材料,栅极介质层采用二氧化硅作为材料等,在此不再赘述。形成钨插塞的方法也可以是本领域技术人员所惯用的方法,比如:在上述形成有栅极结构的衬底的上方先形成介质层,刻蚀介质层形成接触孔,在接触孔里沉积金属钨进而形成钨插塞。
在一种优选的实施方式中,在衬底上形成钨插塞的步骤之后,还包括:对形成有钨插塞的衬底进行热退火处理,得到预备衬底。在衬底上形成钨插塞的步骤之后,进一步对形成有钨插塞的衬底进行热退火处理,能够进一步钝化二氧化硅栅极介质层中的硅悬挂键。同时,相比于在形成栅极介质层或整个栅极结构之后对基体进行热退火处理的方法而言,在形成钨插塞以后对基体进行热退火处理时,基体的稳定性较好,有利于防止高热过程对基体造成影响。另外,后期对基体进行UV照射处理时,还能够进一步促进前期热退火处理的效果。将热退火处理与UV照射处理相结合使用,能够对栅极介质层表面的悬挂键起到1加1大于2的钝化效果。从而进一步提高器件的综合性能。
在实际操作过程中,采用本领域技术人员所惯用的退火工艺进行热退火即可。在一种优选的实施方式中,上述对形成有钨插塞的衬底进行热退火处理的步骤中,热退火气氛为氢气或氘气。
在氢气或氘气气氛下进行热退火处理时,部分氢气或氘气会扩散至栅极介质层表面。在高温条件下,这些氢气或氘气会与栅极介质层表面的硅悬挂键形成硅-氢键或硅-氘键。硅-氢键或硅-氘键具有较高的键能,其成键较为稳定。从而能够进一步降低栅极介质层表面悬挂键的数量,进而减少栅极介质层的漏电流等缺陷,提高最终CMOS器件的电性能。
根据本申请上述的教导,本领域技术人员可以选择具体的热退火温度和处理时间。在一种优选的实施方式中,上述热退火处理的步骤中,热退火温度为400~800℃。热退火处理的时间为0.5~10min。
热退火温度过高、处理时间过长时,长时间的高温环境可能会促进衬底和栅极结构中的掺杂元素的热运动,导致其电性能发生变化。热退火温度过低、处理时间过短时,氢气或氘气的扩散量以及扩散至栅极介质层表面的氢气或氘气与悬挂键的成键量可能较少,从而影响悬挂键的钝化效果。将热退火温度与热退火处理时间控制在上述范围内,有利于提高栅极介质层表面悬挂键的钝化效果,同时避免长时间的高温环境对栅极结构和衬底造成影响。
得到预备衬底后,在预备衬底上形成金属互连层的步骤之前,对预备衬底进行UV照射,和/或在预备衬底上形成金属互连层的步骤之后,对形成有金属互连层的预备衬底进行UV照射。
对基体进行UV照射,特别是在进行热退火处理后对基体进行UV照射,能够进一步钝化栅极介质层表面的悬挂键。而且当在氢气或氘气气氛下进行热退火后,UV照射能够活化扩散至栅极介质层表面的氢气或氘气分子,并活化栅极介质层表面的部分Si-O键,从而形成更稳定的Si-H或Si-D键。这就有利于进一步减少栅极介质层的表面缺陷,提高最终CMOS器件的电性能。
在实际操作过程中,本领域技术人员可以选择具体的UV照射工艺。在一种优选的实施方式中,上述UV照射的步骤中,采用波长为100~300nm的紫外线进行照射。波长越短的紫外线,其能量越高。采用上述波长范围内的紫外线进行照射,能够在进一步钝化栅极介质层表面悬挂键、减少其表面缺陷的同时,避免过高的紫外线能量对栅极、衬底等造成伤害。
根据本申请上述的教导,本领域技术人员可以选择UV照射过程的具体温度、时间等工艺。在一种优选的实施方式中,上述UV照射的温度为100~300℃,UV照射的处理时间为1~10min。将UV照射过程的温度、时间控制在上述范围内,有利于在进一步钝化栅极介质层表面悬挂键、减少其表面缺陷的同时,避免高能量对栅极、衬底等造成伤害。更优选地,上述紫外线的光强度为2000~6000W。
另外,根据本申请的另一方面,还提供了一种CMOS器件,该半导体器件是由上述的制作方法制作而成。
本申请所提供的上述制作方法中,在形成有栅极结构的衬底上先形成钨插塞,再在预备衬底上形成金属互连层。在形成金属互连层的步骤之前和/或之后,对基体进行UV照射处理,能够起到钝化栅极介质层表面的悬挂键的作用,从而能够减轻栅极介质层因硅悬挂键导致的漏电流、磁滞效应等问题。依此方法制作形成的CMOS器件,其具有较高的综合性能。
以下结合具体实施例对本申请作进一步详细描述,这些实施例不能理解为限制本申请所要求保护的范围。
实施例1
提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底;
对预备衬底进行UV照射。其中,采用波长为400nm的紫外线进行照射,照射温度为80℃,照射时间为12min,紫外线光强度为1800W;在过渡衬底上形成金属互连层,进而形成CMOS器件。
实施例2
提供形成有栅极结构的衬底,在衬底上形成钨插塞;
对形成有钨插塞的衬底进行热退火处理,得到预备衬底;其中,在氢气气氛下进行热退火处理,热退火温度为400℃,热退火时间为10h;
对预备衬底进行UV照射。其中,采用波长为400nm的紫外线进行照射,照射温度为80℃,照射时间为10min,紫外线光强度为2000W。然后在照射后的预备衬底上形成金属互连层,进而形成CMOS器件。
实施例3
提供形成有栅极结构的衬底,在衬底上形成钨插塞;
对形成有钨插塞的衬底进行热退火处理,得到预备衬底;其中,在氢气气氛下进行热退火处理,热退火温度为800℃,热退火时间为0.5h;
在预备衬底上形成金属互连层。然后,对形成金属互连层的预备衬底进行UV照射。其中,采用波长为100nm的紫外线进行照射,照射温度为100℃,照射时间为10min,紫外线光强度为6000W;进而形成CMOS器件。
实施例4
提供形成有栅极结构的衬底,在衬底上形成钨插塞;
对形成有钨插塞的衬底进行热退火处理,得到预备衬底;其中,在氘气气氛下进行热退火处理,热退火温度为600℃,热退火时间为5h;
对预备衬底进行第一次UV照射后,在预备衬底上形成金属互连层,然后再对形成金属互连层的预备衬底进行第二次UV照射,进而形成CMOS器件。其中,两次UV照射过程中,采用波长为300nm的紫外线进行照射,照射温度为300℃,照射时间为1h,紫外线光强度为4000W。
对实施例1至4中制备得到的CMOS器件进行表征测试。
测试方法:采用电容表征法测量实施例1至4中所制得的CMOS器件的栅极层电学表征厚度,测试结果如表1所示:
表1
在物理厚度相同的情况下,栅极层电学表征厚度越厚,表明悬挂键等缺陷越少,电性能越好。意味着不需要为获得更好的电性能而进一步降低栅极的物理厚度,从而能够避免在制造工艺、可靠性等方面遇到问题。
从以上的数据中,可以看出,本申请上述的实施例实现了如下技术效果:在CMOS器件的制备过程中,先提供形成有栅极结构的衬底,在衬底上形成钨插塞,得到预备衬底。再在预备衬底上形成金属互连层。在形成金属互连层之前和/或之后,对基体进行UV照射,能够有效钝化栅极介质层表面的悬挂键,减少其表面缺陷。从而能够有效改善最终CMOS器件的电性能。更为特别地,在衬底上形成钨插塞后,对基体进行热退火处理,能够进一步促进栅极介质层表面悬挂键的钝化,从而进一步改善最终CMOS器件的电性能。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种CMOS器件的制作方法,其特征在于,包括以下步骤:
提供形成有栅极结构的衬底,在所述衬底上形成钨插塞,得到预备衬底;
在所述预备衬底上形成金属互连层,进而形成所述CMOS器件;
其中,在所述预备衬底上形成金属互连层的步骤之前,对所述预备衬底进行UV照射;和/或
在所述预备衬底上形成金属互连层的步骤之后,对形成有所述金属互连层的所述预备衬底进行所述UV照射。
2.根据权利要求1所述的制作方法,其特征在于,在所述衬底上形成所述钨插塞的步骤之后,还包括:
对形成有所述钨插塞的所述衬底进行热退火处理,得到所述预备衬底。
3.根据权利要求1或2所述的制作方法,其特征在于,所述UV照射的步骤中,采用波长为100~300nm的紫外线进行照射。
4.根据权利要求3所述的制作方法,其特征在于,所述UV照射的温度为100~300℃。
5.根据权利要求4所述的制作方法,其特征在于,所述UV照射的处理时间为1~10min。
6.根据权利要求3或4所述的制作方法,其特征在于,所述紫外线的光强度为2000~6000W。
7.根据权利要求2所述的制作方法,其特征在于,对形成有所述钨插塞的所述衬底进行热退火处理的步骤中,热退火气氛为氢气或氘气。
8.根据权利要求7所述的制作方法,其特征在于,所述热退火处理的步骤中,热退火温度为400~800℃。
9.根据权利要求8所述的制作方法,其特征在于,所述热退火处理的步骤中,热退火处理时间为0.5~10h。
10.一种CMOS器件,其特征在于,所述半导体器件是由权利要求1至9中任一项所述的制作方法制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039572.5A CN105895634A (zh) | 2015-01-26 | 2015-01-26 | Cmos器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510039572.5A CN105895634A (zh) | 2015-01-26 | 2015-01-26 | Cmos器件及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105895634A true CN105895634A (zh) | 2016-08-24 |
Family
ID=57001687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510039572.5A Pending CN105895634A (zh) | 2015-01-26 | 2015-01-26 | Cmos器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105895634A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110867376A (zh) * | 2019-11-25 | 2020-03-06 | 上海华力集成电路制造有限公司 | 用于改善半导体应变器件nbti的方法和结构 |
CN111883419A (zh) * | 2020-08-18 | 2020-11-03 | 华虹半导体(无锡)有限公司 | Cmos器件的制造方法 |
CN114267736A (zh) * | 2021-06-02 | 2022-04-01 | 青岛昇瑞光电科技有限公司 | 一种堆叠式全栅纳米片器件及其制造方法 |
CN115101410A (zh) * | 2022-07-14 | 2022-09-23 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及otp器件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010023136A1 (en) * | 2000-03-16 | 2001-09-20 | Jusung Engineering Co., Ltd. | Method for fabricating gate oxide film of semiconductor device |
US20050062113A1 (en) * | 2003-09-19 | 2005-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device with an insulating layer including deuterium and a manufacturing method thereof |
JP2008262995A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
CN101496145A (zh) * | 2006-06-20 | 2009-07-29 | 应用材料股份有限公司 | 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法 |
CN102044481A (zh) * | 2009-10-19 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 防止钨插塞腐蚀的方法 |
CN102487047A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN103531542A (zh) * | 2013-10-18 | 2014-01-22 | 上海华力微电子有限公司 | 减小负偏压温度不稳定性的cmos器件制作方法 |
-
2015
- 2015-01-26 CN CN201510039572.5A patent/CN105895634A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010023136A1 (en) * | 2000-03-16 | 2001-09-20 | Jusung Engineering Co., Ltd. | Method for fabricating gate oxide film of semiconductor device |
US20050062113A1 (en) * | 2003-09-19 | 2005-03-24 | Kabushiki Kaisha Toshiba | Semiconductor device with an insulating layer including deuterium and a manufacturing method thereof |
CN101496145A (zh) * | 2006-06-20 | 2009-07-29 | 应用材料股份有限公司 | 利用原位氮等离子体处理及非原位紫外光固化来增加氮化硅拉伸应力的方法 |
JP2008262995A (ja) * | 2007-04-10 | 2008-10-30 | Sharp Corp | 半導体装置およびその製造方法、電子情報機器 |
CN102044481A (zh) * | 2009-10-19 | 2011-05-04 | 中芯国际集成电路制造(上海)有限公司 | 防止钨插塞腐蚀的方法 |
CN102487047A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
CN103531542A (zh) * | 2013-10-18 | 2014-01-22 | 上海华力微电子有限公司 | 减小负偏压温度不稳定性的cmos器件制作方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110867376A (zh) * | 2019-11-25 | 2020-03-06 | 上海华力集成电路制造有限公司 | 用于改善半导体应变器件nbti的方法和结构 |
CN111883419A (zh) * | 2020-08-18 | 2020-11-03 | 华虹半导体(无锡)有限公司 | Cmos器件的制造方法 |
CN114267736A (zh) * | 2021-06-02 | 2022-04-01 | 青岛昇瑞光电科技有限公司 | 一种堆叠式全栅纳米片器件及其制造方法 |
CN115101410A (zh) * | 2022-07-14 | 2022-09-23 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及otp器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237202B2 (en) | Semiconductor devices including dehydrogenated interlayer dielectric layers | |
CN105895634A (zh) | Cmos器件及其制作方法 | |
CN1142591C (zh) | 半导体器件、存储单元以及它们的制作工艺 | |
CN106575678A (zh) | 改善的前触点异质结工艺 | |
CN101494167A (zh) | 制备半导体器件的方法 | |
Ha et al. | Anomalous junction leakage current induced by STI dislocations and its impact on dynamic random access memory devices | |
CN105374862B (zh) | 一种半导体器件及其制作方法和电子装置 | |
CN103972293B (zh) | 侧墙结构、侧墙结构的制备方法、cmos器件 | |
CN101120437B (zh) | 电介质膜及其形成方法 | |
CN103489830B (zh) | 一种集成电路的制作方法 | |
CN100539047C (zh) | 半导体器件的制作方法 | |
CN104347370B (zh) | 提高pmos器件栅极的负偏压温度稳定性方法 | |
CN103178103B (zh) | 半导体器件及其制造方法 | |
CN105097782A (zh) | 一种栅氧化层完整性的测试结构及测试方法 | |
CN102024760B (zh) | 半导体器件制造方法 | |
CN105977153B (zh) | 超浅结退火方法 | |
CN103579000B (zh) | 一种半导体器件的制造方法 | |
CN101488454A (zh) | 氮氧化硅栅极电介质的形成方法 | |
KR100422584B1 (ko) | 반도체 소자 제조방법 | |
US20120302026A1 (en) | Method for forming a transistor | |
CN102881590B (zh) | 修补层形成方法及金属氧化物半导体晶体管结构 | |
JPH03163876A (ja) | 半導体装置 | |
CN102751183B (zh) | Cmos栅氧化层的形成方法 | |
TWI241022B (en) | Method for manufacturing semiconductor device | |
CN103367322B (zh) | 微加热装置及形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160824 |
|
RJ01 | Rejection of invention patent application after publication |