CN103579000B - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN103579000B
CN103579000B CN201210276049.0A CN201210276049A CN103579000B CN 103579000 B CN103579000 B CN 103579000B CN 201210276049 A CN201210276049 A CN 201210276049A CN 103579000 B CN103579000 B CN 103579000B
Authority
CN
China
Prior art keywords
grid structure
semiconductor substrate
layer
metal
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210276049.0A
Other languages
English (en)
Other versions
CN103579000A (zh
Inventor
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210276049.0A priority Critical patent/CN103579000B/zh
Publication of CN103579000A publication Critical patent/CN103579000A/zh
Application granted granted Critical
Publication of CN103579000B publication Critical patent/CN103579000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧的半导体衬底中形成有源区和漏区；形成一金属镍层，以覆盖所述栅极结构以及所述源区和所述漏区；执行一离子注入过程，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属铂层；执行退火处理，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属镍硅化物层，其中，所述金属镍硅化物层中形成有所述金属铂层。通过所述金属铂层的形成，在随后执行的退火过程中，可以对所形成的金属镍硅化物向器件沟道区的扩散起到阻挡作用，减少金属镍硅化物对器件沟道区的横向侵蚀。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种减少金属镍（Ni）硅化物对半导体器件沟道区的侵蚀的方法。
背景技术
基于较窄的线宽、较小的薄层电阻和较少的硅消耗量等优点，硅化镍已经被广泛用作接触（contact）金属硅化物。现有的MOS晶体管工艺中，通常按照下列工艺次序在栅极结构的顶部以及源区和漏区的表面形成硅化镍：源/漏区离子注入，高温退火→预清洗半导体衬底表面→沉积镍金属层和TiN保护层→进行第一次退火→选择性蚀刻去除未与硅发生反应的镍→进行第二次退火。在上述退火处理的过程中，包括所形成的硅化镍在内的金属镍硅化物会横向侵蚀栅极下方的沟道区，如图1所示；这种横向侵蚀会导致晶体管元件的电短路，例如在晶体管源、漏和阱之间的电短路，从而最终导致半导体器件成品的低良率。
上述侵蚀现象与金属镍硅化物在形成阶段的不稳定性以及金属镍的高扩散性有关，在金属镍硅化物的形成阶段存在不同的分子态，例如Ni2Si，Ni3Si和Ni31Si12，这些分子态的金属镍硅化物的电阻率较高，不适合直接作为接触层，在随后的阶段会进一步转变成电阻率较低的硅化镍（NiSi）；在更高的温度下，硅化镍（NiSi）转变为热动力学稳定的分子态NiSi2，NiSi2的形成会多消耗额外的硅，并且在半导体芯片中存在的热力学应力的作用下会加剧金属镍硅化物对MOS晶体管沟道区的横向侵蚀。
因此，需要一种半导体器件的制造方法，期望该方法能够有效地解决上述问题，以便提高半导体器件制造的成品率。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧的半导体衬底中形成有源区和漏区；形成一金属镍层，以覆盖所述栅极结构以及所述源区和所述漏区；执行一离子注入过程，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属铂层；执行退火处理，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属镍硅化物层，其中，所述金属镍硅化物层中形成有所述金属铂层。
进一步，在形成所述金属镍层之前，还包括对所述半导体衬底进行预清洗的步骤。
进一步，采用物理气相沉积法或溅射法形成所述金属镍层。
进一步，所述金属镍层的厚度为3-50nm。
进一步，在实施所述离子注入之前或者之后，还包括在形成的所述金属镍层上形成Ti/TiN保护层的步骤。
进一步，所述Ti/TiN保护层的厚度为3-50nm。
进一步，所述离子注入的能量为1-40keV。
进一步，所述离子注入的剂量为1.0×e13-5.0×e14atom/cm2。
进一步，所述退火处理包括：对所述半导体衬底进行第一次退火；去除未与硅发生反应的金属镍层和所述Ti/TiN保护层；对所述半导体衬底进行第二次退火。
进一步，所述第一次退火的温度为200-350℃，退火时间为1-50s。
进一步，所述第二次退火的温度为400-600℃,退火时间为1-50s。
进一步，所述栅极结构包括依次层叠的栅极介电层和栅极材料层。
进一步，在形成所述金属镍层之前执行所述离子注入过程。
根据本发明，通过所述金属铂层的形成，在随后执行的退火过程中，可以对所形成的金属镍硅化物向器件沟道区的扩散起到阻挡作用，减少金属镍硅化物对器件沟道区的横向侵蚀。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为金属镍硅化物对半导体器件沟道区的侵蚀的示意图；
图2A-图2D为根据本发明示例性实施例的方法减少金属镍硅化物对半导体器件沟道区的侵蚀的各步骤的示意性剖面图；
图3为根据本发明示例性实施例的方法减少金属镍硅化物对半导体器件沟道区的侵蚀的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明是如何减少金属镍硅化物对半导体器件沟道区的侵蚀的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了减少金属镍硅化物对半导体器件沟道区的侵蚀，本发明提出一种方法，其核心思想是在半导体器件的栅极顶部和栅极两侧衬底中的源/漏区上形成掺杂铂（Pt）的金属镍硅化物。由于铂原子具有很好的稳定性，可以对金属镍硅化物向半导体器件沟道区的扩散起到阻挡作用。
现有技术中，通常按照下列工艺次序在半导体器件的栅极结构的顶部以及源区和漏区的表面形成掺杂铂的金属镍硅化物：源/漏区离子注入，高温退火→预清洗半导体衬底表面→在半导体器件的衬底上通过溅射工艺形成一镍铂合金（Ni-Pt）层→进行第一次退火→选择性蚀刻去除未与硅发生反应的镍→进行第二次退火。在所述第一次退火过程中，由于铂原子在构成所述衬底的硅晶格中扩散的速度比镍原子要慢，造成铂原子层形成在金属镍硅化物层的顶部，在随后的选择性蚀刻过程中，所述铂原子层和未与硅发生反应的镍一同被去除，因此，所述铂原子层并未对所述金属镍硅化物向半导体器件沟道区的扩散起到阻挡作用。
下面，仅以PMOS晶体管为例，参照图2A-图2D和图3来描述本发明提出的减少金属镍硅化物对半导体器件沟道区的侵蚀的方法的详细步骤。
参照图2A-图2D，其中示出了本发明提出的减少金属镍硅化物对半导体器件沟道区的侵蚀的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。所述半导体衬底200中还可以形成有隔离槽、埋层（图中未示出）等。此外，对于PMOS晶体管而言，所述半导体衬底200中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS晶体管的阈值电压Vth。
在所述半导体衬底200上形成有栅极结构204，作为一个示例，所述栅极结构204可包括自下而上依次层叠的栅极介电层201和栅极材料层202。栅极介电层201可包括氧化物，如，二氧化硅（SiO2）层。栅极材料层202可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。
此外，作为示例，在所述半导体衬底200上还形成有位于所述栅极结构204两侧且紧靠所述栅极结构204的间隙壁结构203。其中，所述间隙壁结构203可以包括至少一层氧化物层和/或至少一层氮化物层。在本实施例中，所述间隙壁结构203可以用于控制金属硅化物与器件沟道区的距离，以进一步防止金属硅化物和沟道区连通。
在所述栅极结构204两侧的半导体衬底200中形成有源区和漏区（图中未示出）。在所述半导体衬底200上形成金属镍层之前，需要对所述半导体衬底200进行预清洗，以去除所述半导体衬底200的表面附着的杂质。
接着，如图2B所示，在所述半导体衬底200上形成一金属镍层205，以覆盖所述栅极结构204以及所述源区和所述漏区。在本实施例中，所述金属镍层205的厚度为3-50nm。形成所述金属镍层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或溅射法等，同时，可在所述金属镍层205上形成一保护层（图中未示出），所述保护层的材料是耐火金属/耐火金属的氮化物，例如Ti/TiN，所述保护层的作用是避免所述金属镍层205暴露于非惰性的环境而发生氧化。在本实施例中，所述Ti/TiN保护层的厚度为3-50nm。
接着，如图2C所示，执行一离子注入过程，以在所述栅极结构204的顶部以及所述源区和所述漏区中形成金属铂层206。所述离子注入的能量为1-40keV，所述离子注入的剂量为1.0×e13-5.0×e14atom/cm2。
在本实施例中，所述离子注入是在所述金属镍层205和所述保护层形成之后实施的。在其它实施例中，所述离子注入可以在所述金属镍层205形成之前实施，也可以在所述金属镍层205形成之后且所述保护层形成之前实施。
接着，如图2D所示，在所述栅极结构204的顶部以及所述源区和所述漏区中形成金属镍硅化物层207。
形成所述金属镍硅化物层207的工艺步骤包括：首先，对所述半导体衬底200进行退火处理。经过所述退火处理，所述金属镍层205中的镍原子向所述栅极结构204中的栅极材料层202以及所述源区和所述漏区中扩散，并与其中的硅材料形成金属镍硅化物。在该过程中，构成所述间隙壁结构203的材料与所述金属镍层205不发生反应。在所述退火过程中，所述金属铂层206中的铂原子也同时向所述硅材料中进一步地扩散。由于铂原子的扩散速度比镍原子的扩散速度要小很多，因此，所述金属铂层206在所述栅极材料层202以及所述源区和所述漏区中进一步扩散时可以对镍原子向所述半导体衬底200中的沟道区的扩散起到阻挡作用。
然后，去除未与所述硅材料发生反应的金属镍层205。作为示例，通过选择性湿法蚀刻将未与所述栅极结构204中的栅极材料层202以及所述源区和所述漏区中的硅材料发生反应的金属镍去除。所述湿法蚀刻的腐蚀液可以采用硫酸和双氧水（SPM）的混合溶液，或者氢氧化氨和双氧水（SC1）的水溶液和磷酸、硝酸和甲酸（MII）的混合溶液，在所述蚀刻过程中，所述金属镍层205上的保护层也一并去除。
进一步地，所述蚀刻过程终止后，可以对形成的金属镍硅化物进行第二次退火处理，以在所述栅极结构204的顶部以及所述源区和所述漏区中形成具有低阻抗且性质稳定的金属镍硅化物层207，所述金属镍硅化物层207中形成有所述金属铂层206。在本实施例中，第一次退火的温度为200-350℃，退火时间为1-50s，第二次退火的温度为400-600℃,退火时间为1-50s。所述退火处理可以是均温退火。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，通过所述金属铂层206的形成，在随后执行的退火过程中，可以对所形成的金属镍硅化物向器件沟道区的扩散起到阻挡作用，减少金属镍硅化物对器件沟道区的横向侵蚀。
接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。
参照图3，其中示出了本发明提出的减少金属镍硅化物对半导体器件沟道区的侵蚀的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧的半导体衬底中形成有源区和漏区；
在步骤302中，形成一金属镍层，以覆盖所述栅极结构以及所述源区和所述漏区；
在步骤303中，执行一离子注入过程，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属铂层；
在步骤304中，执行退火处理，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属镍硅化物层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构，且在所述栅极结构两侧的半导体衬底中形成有源区和漏区；
形成一金属镍层，以覆盖所述栅极结构以及所述源区和所述漏区；
执行一离子注入过程，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属铂层；
执行退火处理，以在所述栅极结构的顶部以及所述源区和所述漏区中形成金属镍硅化物层，其中，所述金属镍硅化物层中形成有所述金属铂层。
2.根据权利要求1所述的方法，其特征在于，在形成所述金属镍层之前，还包括对所述半导体衬底进行预清洗的步骤。
3.根据权利要求1所述的方法，其特征在于，采用物理气相沉积法或溅射法形成所述金属镍层。
4.根据权利要求1或3所述的方法，其特征在于，所述金属镍层的厚度为3-50nm。
5.根据权利要求1所述的方法，其特征在于，在实施所述离子注入之前或者之后，还包括在形成的所述金属镍层上形成由Ti和TiN叠层结构构成的保护层的步骤。
6.根据权利要求5所述的方法，其特征在于，所述由Ti和TiN叠层结构构成的保护层的厚度为3-50nm。
7.根据权利要求1所述的方法，其特征在于，所述离子注入的能量为1-40keV。
8.根据权利要求1所述的方法，其特征在于，所述离子注入的剂量为1.0×e13-5.0×e14atom/cm2。
9.根据权利要求5所述的方法，其特征在于，所述退火处理包括：
对所述半导体衬底进行第一次退火；
去除未与硅发生反应的金属镍层和所述由Ti和TiN叠层结构构成的保护层；
对所述半导体衬底进行第二次退火。
10.根据权利要求9所述的方法，其特征在于，所述第一次退火的温度为200-350℃，退火时间为1-50s。
11.根据权利要求9所述的方法，其特征在于，所述第二次退火的温度为400-600℃,退火时间为1-50s。
12.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层和栅极材料层。
13.根据权利要求1所述的方法，其特征在于，在形成所述金属镍层之前执行所述离子注入过程。
CN201210276049.0A 2012-08-03 2012-08-03 一种半导体器件的制造方法 Active CN103579000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210276049.0A CN103579000B (zh) 2012-08-03 2012-08-03 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210276049.0A CN103579000B (zh) 2012-08-03 2012-08-03 一种半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN103579000A CN103579000A (zh) 2014-02-12
CN103579000B true CN103579000B (zh) 2016-09-21

Family

ID=50050509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210276049.0A Active CN103579000B (zh) 2012-08-03 2012-08-03 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN103579000B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712028A (zh) * 2022-09-09 2024-03-15 长鑫存储技术有限公司 半导体结构及其制备方法
CN118368884A (zh) * 2023-01-11 2024-07-19 长鑫存储技术有限公司 半导体器件及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US6294434B1 (en) * 2000-09-27 2001-09-25 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a polysilicon gate structure and on a source/drain region of a MOSFET device
US7544610B2 (en) * 2004-09-07 2009-06-09 International Business Machines Corporation Method and process for forming a self-aligned silicide contact
US7618891B2 (en) * 2006-05-01 2009-11-17 International Business Machines Corporation Method for forming self-aligned metal silicide contacts
US7629655B2 (en) * 2007-03-20 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with multiple silicide regions

Also Published As

Publication number Publication date
CN103579000A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
US7229871B2 (en) Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
CN100539187C (zh) 金属氧化物半导体器件及其制造方法
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
TW201009936A (en) Semiconductor device gate structure including a gettering layer
CN100468634C (zh) 半导体器件的制造方法
KR101351694B1 (ko) 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법
CN105047539B (zh) 提高SiC MOSFET沟道迁移率的方法
CN110034067A (zh) 半导体器件及其形成方法
CN102856177B (zh) 半导体器件和用于制造半导体器件的方法
TWI380409B (en) Method of forming a silicon nitride layer on a gate oxide film and annealing the nitride layer
CN101447454B (zh) 一种调节全硅化金属栅的栅功函数的方法
CN103579000B (zh) 一种半导体器件的制造方法
CN103014656A (zh) 硅化镍层形成方法及半导体器件形成方法
CN103065965B (zh) 一种半导体器件的制造方法
CN105529253B (zh) 半导体器件的形成方法
CN104425247B (zh) 一种绝缘栅双极型晶体管的制备方法
CN105280503A (zh) 提高横向导电结构SiC MOSFET沟道迁移率的方法
CN101447421B (zh) 一种制备金属栅电极的方法
CN105990341A (zh) 半导体结构及其形成方法
CN106158611B (zh) 半导体器件的形成方法
CN105161526B (zh) 提高垂直导电结构SiC MOSFET沟道迁移率的方法
JP2008078559A (ja) 半導体装置とその製造方法
CN103632940A (zh) 一种半导体器件的制造方法
CN102832129B (zh) 一种半导体器件的制造方法
CN106252282A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant