KR101351694B1 - 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법 - Google Patents

전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법 Download PDF

Info

Publication number
KR101351694B1
KR101351694B1 KR1020087003742A KR20087003742A KR101351694B1 KR 101351694 B1 KR101351694 B1 KR 101351694B1 KR 1020087003742 A KR1020087003742 A KR 1020087003742A KR 20087003742 A KR20087003742 A KR 20087003742A KR 101351694 B1 KR101351694 B1 KR 101351694B1
Authority
KR
South Korea
Prior art keywords
oxide
gas
oxidizing
dioxide
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020087003742A
Other languages
English (en)
Other versions
KR20080055796A (ko
Inventor
마사아키 다카타
미츠마사 고야나기
Original Assignee
아사히 가라스 가부시키가이샤
고쿠리츠다이가쿠호진 도호쿠다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤, 고쿠리츠다이가쿠호진 도호쿠다이가쿠 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20080055796A publication Critical patent/KR20080055796A/ko
Application granted granted Critical
Publication of KR101351694B1 publication Critical patent/KR101351694B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

부유 게이트 주위의 절연체의 절연성의 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하는 불휘발성 반도체 기억 소자 및 제조 방법을 제공한다.
깁스의 산화물 생성 자유 에너지가, 0℃ 내지 1200℃ 의 범위 내에서, Si 의 그것보다 높은 원소인 난산화성 물질로 이루어지는 부유 게이트와, 그 부유 게이트의 주위를 둘러싸는, 동 에너지가 Si 와 동일 또는 Si 보다 낮은 이산화성 물질의 산화물로 이루어지는 절연체를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서, 난산화성 물질의 부유 게이트가 물리적 형성법을 이용하여 형성되고, 이산화성 물질의 산화물이 물리적 형성법 또는 화학적 형성법을 이용하여 형성되고, 게이트 절연막을 형성한 후에, 산화용 기체와 환원용 기체의 혼합 기체 중에서, 0℃ ∼ 1200℃ 까지의 온도 범위 내에 있어서 난산화성 물질만을 환원하고, 이산화성 물질의 산화물만을 산화하도록, 혼합 기체의 혼합비 및 온도를 제어하여 열처리를 실시한다.
깁스의 생성 자유 에너지, 난산화성 원소, 이산화성 원소, 불활성 분위기

Description

전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그 제조 방법{NONVOLATILE SEMICONDUCTOR MEMORY ELEMENT HAVING EXCELLENT CHARGE RETENTION PROPERTIES AND PROCESS FOR PRODUCING THE SAME}
본 발명은, 산화물 생성에 관련된 깁스 (Gibbs) 의 생성 자유 에너지가, 예를 들어, Si 와, Ni, W, Co 등의 천이 금속에 있어서의 차이 정도로 상이한 복수의 원소를 함유하는 물질을 이용하여 형성된 구조를 갖는 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그 제조 방법에 관한 것으로, 특히, 상기의 구조가 난(難)산화성 물질과, 이(易)산화성 물질의 산화물로 구성되고, 이 산화물에 함유되는 산소 결핍형 결함, 미결합수(未結合手) 등의 산소 부족에 의한 결함을 산화시켜 저감하고, 난산화성 물질을 환원하여 제조되는 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그 제조 방법에 관한 것이다. 이하, 산화물 생성에 관련된 깁스의 생성 자유 에너지를 간단히 산화물 생성 자유 에너지라고도 한다.
종래, 휴대 전화 등의 휴대 정보 단말 장치에서는, 불휘발로 기억할 수 있는 기억 장치로서 플래시 메모리가 널리 이용되고 있다. 그 이유로서는, 고집적화가 비교적 용이하다는 점, 종래의 로직이나 DRAM 등의 소자의 제조 기술과 호환성이 높다는 점, 제조 비용이 비교적 저렴하다는 점 등을 들 수 있다. 그러나, 플래시 메모리의 부유 게이트를 둘러싸는 절연체의 박막화는 용이하지 않다.
부유 게이트의 전하 유지, 즉, 플래시 메모리의 기억 유지의 신뢰성을 확보하기 위해, 부유 게이트를 둘러싸는 절연체의 막두께를 소정의 두께 이상으로 해야하기 때문이다. 이와 같이, 절연체의 박막화가 곤란하기 때문에, 종래 구조의 플래시 메모리는, 소자의 미세화, 고속화, 저전압·저소비 전력화 등의 고성능화가 곤란해져서, 빠르면 2007년 경에는, 고성능화가 한계에 도달할 것이라는 예측도 있다.
상기의 단일 부유 게이트형 플래시 메모리에 있어서 발생하는, 전하 유지의 신뢰성의 확보와 절연체의 박막화의 양립에 관한 문제를 해결하는 기술로서, 부유 게이트를 복수 개로 분할하는 기술이 제안되어 있다. 부유 게이트를 복수 개로 분할하는 구체적 방법의 일례로서, 하나의 기억 소자당 다수의 Si 초미립자를 형성시켜, 이들 Si 초미립자군을 부유 게이트로서 이용하는 방법이 있다 (예를 들어, 특허문헌 1). 이와 같이 부유 게이트를 분할함으로써, 유지 전하의 누설이 발생한 경우에도 축적 전하의 손실을 국소적인 영역으로 한정할 수 있어, 절연체의 신뢰성에 대한 요구가 완화되었다. 이와 같은 복수로 분할된 부유 게이트를 갖는 플래시 메모리를, 분할 부유 게이트형 플래시 메모리라 부르기로 하고, 한편, 상기 서술한 종래 구조의 플래시 메모리를 단일 부유 게이트형 플래시 메모리라 부르기로 한다.
상기 부유 게이트를 분할하는 기술은, 절연체의 전하 유지의 신뢰성의 향상에 기여하는 것에 추가하여, 절연체의 박막화를 가능하게 하여, 종래의 단일 부유 게이트형 플래시 메모리가 갖는 상기의 문제점을 해결하는 기술의 하나로 되어 있다.
또한, 부유 게이트의 역할을 갖는 초미립자를 Si 가 아닌 금속으로 하는 기술도 검토되고 있다. 금속 초미립자로 이루어지는 부유 게이트는, Si 초미립자 부유 게이트보다 전하 유지 능력을 향상시킬 수 있다는 것이 알려져 있다 (예를 들어, 특허문헌 2). 그 이유는, 금속의 일함수가 Si 의 전자 친화력과 비교하여 크기 때문에, 금속 초미립자 부유 게이트 내에 유지되어 있는 전하에 대한 퍼텐셜 장벽이 Si 초미립자 부유 게이트 내의 전하에 대한 것보다 높아지기 때문이다.
여기에서, 특허문헌 2 에 개시된 금속 초미립자 부유 게이트의 형성 기술에서는, 금속 초미립자 부유 게이트와 제어 게이트 사이에 퇴적되는 절연막 (이하, 게이트 절연막이라고 한다) 을 CVD법을 이용하여 형성하기 때문에, 게이트 절연막을 형성할 때, 금속의 초미립자가 산화되는 경우가 있었다. 이와 같이, 금속 초미립자가 산화됨으로써, 전하 유지에 유효하게 작용하는 금속 초미립자의 수가 감소될 우려가 지적되고 있다.
이와 같은 금속 초미립자의 산화를 회피하는 기술로서 스퍼터링법을 이용하여 게이트 절연막을 형성하는 기술이 개시되었다 (예를 들어, 특허문헌 3). 스퍼터링법은, CVD법이나 열산화법과 비교하여 일반적으로 낮은 온도에서 성막할 수 있기 때문에, 금속 초미립자의 산화를 억제하면서 그 위에 게이트 절연막을 퇴적할 수 있게 된다.
특허문헌 1 : 일본 공개특허공보 평11-186421호
특허문헌 2 : 일본 공개특허공보 제2003-51498호
특허문헌 3 : 일본 공개특허공보 제2003-86715호
발명의 개시
발명이 해결하려고 하는 과제
그러나, 이와 같은 스퍼터링법을 이용한 종래의 불휘발성 반도체 기억 소자의 제조 기술에서는, 스퍼터링법을 이용하여 형성된 SiO2 등의 절연체는, 일반적으로는 산소 결핍형 결함의 밀도가 높아 Si 과잉의 조성비가 되는 경우가 많다. 또한, 미결합수 (댕글링 본드) 도 많이 함유되어 있기 때문에, CVD법이나 열산화법을 이용하여 형성한 SiO2 막에 비해 절연성이 낮다는 문제가 있었다.
따라서, 금속 초미립자 부유 게이트의 주위를 둘러싸는 절연체를 형성하기 위해서 CVD법이나 열산화법, 또는 스퍼터링법을 이용하는 것은, 각각, 금속 초미립자의 산화의 문제, 또는, 절연체의 절연성 저하의 문제가 있었다. 그 결과, 금속 초미립자 부유 게이트가 갖는 높은 전하 유지 능력을 충분히 발휘할 수 없는 점, 절연체의 박막화를 충분히 도모할 수 없다는 점 등의 문제가 생겨, 금속 초미립자 부유 게이트를 갖는 불휘발성 반도체 기억 소자의 소자 성능을 충분히 끌어낼 수 없었다.
본 발명은 이와 같은 문제를 해결하기 위해 이루어진 것으로, 금속 초미립자 등으로 이루어지는 부유 게이트 주위의 절연체의 절연성을 종래보다 향상시키고, 부유 게이트 중의 산화된 금속 부분의 비율의 저감을 가능하게 하는 불휘발성 반도체 기억 소자 및 그 제조 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
이상과 같은 점을 고려하여, 청구항 1 에 관련된 발명은, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 높은 원소인 난산화성 원소로 구성되는 난산화성 물질과, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 낮은 원소, 및 Si 로 이루어지는, 이산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서, 상기 난산화성 물질로 이루어지는 부분과, 상기 이산화성 물질의 산화물로 이루어지는 부분이 모두 물리적 형성법을 이용하여 형성되고, 산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 구성을 갖고 있다.
이 구성에 의해, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트 그리고 절연체가 물리적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않거나 또는 환원하고, Si02 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성의 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다. 또한, 본 발명에서 말하는 난산화성이란, Si 보다 산화되기 어려운 성질을 의미하고, 구체적으로는, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 동일 온도인 환경하에서의 Si 의 산화물 생성 자유 에너지보다 높은 것으로써, Si 보다 산화되기 어려운 성질로 한다. 또한, 이 성질을 갖는 원소를 난산화성 원소, 및 난산화성 원소로 구성되는 물질을 난산화성 물질로 한다. 또 한편, 본 발명에서 말하는 이산화성이란, Si 보다 산화되기 쉬운 성질을 의미하고, 구체적으로는, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 동일 온도인 환경하에서의 Si 의 산화물 생성 자유 에너지와 동일하거나, 또는 그보다 낮은 것으로써, Si 보다 산화되기 쉬운 성질로 한다. 또한, 상기 난산화성의 경우와 동일하게, 이산화성 원소, 이산화성 물질을 각각 정의한다.
또한, 청구항 2 에 관련된 발명은, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 높은 원소인 난산화성 원소로 구성되는 난산화성 물질과, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 낮은 원소 및 Si 로 이루어지는, 이산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서, 상기 난산화성 물질로 이루어지는 부분이 물리적 형성법을 이용하여 형성되고, 상기 이산화성 물질의 산화물로 이루어지는 부분이 화학적 형성법을 이용하여 형성되고, 산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 구성을 갖고 있다.
이 구성에 의해, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트가 물리적 형성법을 이용하여 형성되고, 절연체가 화학적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않거나 또는 환원하고, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성의 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다.
또한, 청구항 3 에 관련된 발명은, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 높은 원소인 난산화성 원소로 구성되는 난산화성 물질과, 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 및 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다 낮은 원소 및 Si 로 이루어지는 이산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서, 상기 난산화성 물질의 부분이, 상기 난산화성 물질과 제 1 상기 이산화성 물질의 산화물이 혼재 또는 적층되는 잠정 (暫定) 형성층을 물리적 형성법을 이용하여 형성한 후에, 상기 잠정 형성층 중의 제 1 상기 이산화성 물질의 산화물을 선택적으로 제거하여 형성되고, 상기 이산화성 물질의 산화물의 부분이, 상기 잠정 형성층 중의 제 1 상기 이산화성 물질의 산화물이 선택적으로 제거된 후에, 물리적 형성법 또는 화학적 형성법을 이용하여, 제 1 상기 이산화성 물질의 산화물과 동일 또는 상이한 제 2 상기 이산화성 물질의 산화물을 퇴적함으로써 형성되고, 산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 제 2 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 구성을 갖고 있다.
이 구성에 의해, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트가 물리적 형성법을 이용하여 형성되고, 절연체가 물리적 형성법 또는 화학적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않거나 또는 환원하고, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다. 또한, 물리적 형성법을 이용하여 형성된 잠정 형성층 중의 SiO2 등의 산소 부족이 원인인 결함을 비교적 많이 포함하는 제 1 이산화성 물질의 산화물을 선택적으로 제거하고, 산소 부족이 원인인 결함이 적은 제 2 이산화성 물질의 산화물을 퇴적하기 때문에, 산소 부족이 원인인 결함이 한층 더 적은 절연체를 갖는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다.
또한, 청구항 4 에 관련된 발명은, 상기 산화용 기체가 0℃ 내지 1200℃ 의 범위 내에서, 상기 이산화성 물질과의 산화 반응에 관련된 깁스의 자유 에너지의 변화량이 부(負) 가 되는 기체이고, 상기 환원용 기체가, 0℃ 내지 1200℃ 의 범위 내에서, 상기 난산화성 물질의 산화물과의 환원 반응에 관련된 깁스의 자유 에너지의 변화량이 부, 그리고/및 상기 이산화성 물질의 산화물과의 환원 반응에 관련된 깁스의 자유 에너지의 변화량이 정(正) 이 되는 기체인 구성을 갖고 있다.
이 구성에 의해, 청구항 1 내지 청구항 3 중 어느 한 항의 효과에 추가하여, 0℃ 내지 1200℃ 의 범위 내에서, 산화용 기체가 Si 등의 이산화성 물질을 적절히 산화시키고, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않고, 환원용 기체가 SiO2 등의 이산화성 물질의 산화물을 환원시키지 않고, 한편, 난산화성 물질로 이루어지는 초미립자 부유 게이트 또는 단일 부유 게이트를 적절히 환원할 수 있기 때문에, 사용하는 산화용 기체의 산화력, 및 사용하는 환원용 기체의 환원력을 적정화하고, 상기의 산화 환원의 열처리를 바람직하게 실시할 수 있어, 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다.
또한, 청구항 5 에 관련된 발명은, 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 산화용 기체가 H2O 를 함유하고, 상기 환원용 기체가 H2 를 함유하는 구성을 갖고 있다.
이 구성에 의해, 청구항 1 내지 청구항 4 중 어느 한 항의 효과에 추가하여, 반도체 소자 제조의 분야에서 충분한 사용 실적을 갖고, 취급이 용이한 수소, 수증기를 산화 환원용의 혼합 기체로서 사용하기 때문에, 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 용이하고 또한 안전하게, 게다가 높은 재현성으로 제조할 수 있는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다.
또한, 제 6 항에 관련된 발명은, 상기 산화용 기체와 상기 환원용 기체의 혼합 기체 중에서, 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록, 상기 열처리를 실시한 후에, 소정의 불활성 분위기 중 또는 감압 중에서 다시 열처리를 실시하는 구성을 갖고 있다.
이 구성에 의해, 청구항 1 내지 청구항 5 중 어느 한 항의 효과에 추가하여, 산화 환원 처리를 실시한 후에, 추가로 소정의 불활성 분위기 중 또는 감압 중에서 열처리를 실시하기 때문에, 산화 환원 처리 후에 잔류할 가능성이 있는 OH 기 등의 부생성물을 효과적으로 제거할 수 있는 불휘발성 반도체 기억 소자의 제조 방법을 실현할 수 있다. 여기에서, 산화 환원 처리 후에 잔류할 가능성이 있는 OH 기는, 산화물의 융점을 저하시키고, 산화물의 절연성을 저하시키는 등의 악영향을 일으킬 우려가 있다.
또한, 청구항 7 에 관련된 발명은, 상기 난산화성 물질을 갖는 불휘발성 반도체 기억 소자에 있어서, 청구항 1 내지 청구항 6 중 어느 한 항에 기재된 불휘발성 반도체 기억 소자의 제조 방법을 이용하여 제조된 구성을 갖고 있다.
이 구성에 의해, 청구항 1 내지 청구항 6 중 어느 한 항의 효과를 갖는 불휘발성 반도체 기억 소자를 실현할 수 있다.
발명의 효과
본 발명은, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트가 물리적 형성법을 이용하여 형성되고, 절연체가 물리적 형성법 또는 화학적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않고 또는 환원하여, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자 및 불휘발성 반도체 기억 소자의 제조 방법을 제공할 수 있다.
도 1 은 본 발명의 실시형태에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다.
도 2 는 초미립자가 W 또는 Ni 로 이루어지고, 모상(母相) 절연체가 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다.
도 3 은 본 발명의 예 1 에 관련된 불휘발성 반도체 기억 소자의 제조 방법을 설명하기 위한 공정 플로우도이다.
도 4 는 본 발명의 예 1 에 관련된 S101 공정을 설명하기 위한 설명도이다.
도 5 는 본 발명의 예 1 에 관련된 S102 공정을 설명하기 위한 설명도이다.
도 6 은 본 발명의 예 1 에 관련된 S103 공정을 설명하기 위한 설명도이다.
도 7 은 본 발명의 예 1 에 관련된 S104 공정을 설명하기 위한 설명도이다.
도 8 은 본 발명의 예 1 에 관련된 S105 공정을 설명하기 위한 설명도이다.
도 9 는 본 발명의 예 1 에 관련된 S106 공정을 설명하기 위한 설명도이다.
도 10 은 본 발명의 예 1 에 관련된 S107 공정을 설명하기 위한 설명도이다.
도 11 은 본 발명의 예 1 에 관련된 S108 공정을 설명하기 위한 설명도이다.
도 12 는 본 발명의 예 1 에 관련된 S109 공정을 설명하기 위한 설명도이다.
도 13 은 본 발명의 예 1 에 관련된 S110 공정을 설명하기 위한 설명도이다.
도 14 는 본 발명의 예 1 에 관련된 S111 공정을 설명하기 위한 설명도이다.
도 15 는 본 발명의 예 1 에 관련된 S112 공정을 설명하기 위한 설명도이다.
도 16 은 본 발명의 예 1 에 관련된 S114 공정을 설명하기 위한 설명도이다.
도 17 은 본 발명의 예 2 에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다.
도 18 은 본 발명의 예 2 에 관련된 S103 공정을 설명하기 위한 설명도이다.
도 19 는 본 발명의 예 2 에 관련된 S104 공정을 설명하기 위한 설명도이다.
도 20 은 본 발명의 예 2 에 관련된 S105 공정을 설명하기 위한 설명도이다.
도 21 은 초미립자가 CoO 로 이루어지고, 모상 절연체가 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다.
도 22 는 본 발명의 예 2 에 관련된 S106 공정 및 S107 공정을 설명하기 위한 설명도이다.
도 23 은 본 발명의 예 2 에 관련된 S115 공정 후의 소자의 단면 구조를 개략적으로 나타내는 도면이다.
도 24 는 본 발명의 예 3 에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다.
도 25 는 본 발명의 예 3 에 관련된 S104 공정을 설명하기 위한 설명도이다.
도 26 은 본 발명의 예 3 에 관련된, SiO2 모상 절연체의 선택적 제거에 대해 설명하기 위한 설명도이다.
도 27 은 본 발명의 예 3 에 관련된 S105 공정을 설명하기 위한 설명도이다.
도 28 은 초미립자가 W 로 이루어지고, 터널 절연막이 HfO2 실리케이트계의 고유전율 재료로 이루어지고, 게이트 절연막이 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다.
도 29 는 본 발명의 예 3 에 관련된 S115 공정 후의 소자의 단면 구조를 개략적으로 나타내는 도면이다.
부호의 설명
1 반도체 기판
2 소자 분리
3, 23, 33 터널 절연막
4, 24, 34 전하 유지층
4a1, 24a1, 34a1 초미립자
4b 모상 절연체
4c, 5b, 34c 산소 결핍형 결함
4d, 5c, 34d 미결합수
4e, 5d OH 기
5, 5a, 25, 35 게이트 절연막
6 제어 게이트
7 소스 영역
7a, 8a 얕은 접합 영역
7b, 8b 콘택트 영역
8 드레인 영역
9 사이드 웰
10 할로 이온 주입 영역
21 스크린 산화막
24f 산화 부위
34b SiO2 모상 절연체
100, 200, 300 불휘발성 반도체 기억 소자
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 대해, 도면을 이용하여 설명한다.
(실시형태)
도 1 은, 본 발명의 실시형태에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다. 도 1 에 있어서, 불휘발성 반도체 기억 소자 (100) 는, 반도체 기판 (1) 상에 형성되고, 소자 분리 (2) 에 의해 소자 분리되어 있다. 또한, 도 1 에서의 반도체 기판 (1) 은 p 형 반도체 기판이고, 소자 분리 (2) 는 STI (Shallow Trench Isolation) 기술을 이용하여 형성된 것이다.
불휘발성 반도체 기억 소자 (100) 는, 반도체 기판 (1) 상에, 터널 절연막 (3), 전하를 유지하는 전하 유지층 (4), 게이트 절연막 (5), 및 제어 게이트 (6) 가 이 순서대로 적층된 구조를 갖는다. 이 전하 유지층 (4) 은, 부유 게이트로서 기능하는 초미립자 (4a1) 가 모상 절연체 (4b) 중에 고밀도로 분산된 구조를 갖는다.
여기에서, 제어 게이트 (6) 는, 인가되는 전압에 따라, 반도체 기판 (1) 의 표면에 채널을 형성하고, 전하 유지층 (4) 에 전하를 주입 또는 방출시킨다. 반도체 기판 (1) 의 표면에는, 소스 영역 (7) 및 드레인 영역 (8) 이 형성되어 있다. 소스 영역 (7) 및 드레인 영역 (8) 은, n 형 불순물이 도프된 영역으로, Al 배선과 오믹 접촉을 얻기 위한 콘택트 영역 (7b, 8b) 과, n 형 불순물을 비교적저농도로 함유하고 확산층의 고내압화 및 핫 캐리어의 과잉 생성 억제의 역할을 갖 는 얕은 접합 영역 (7a, 8a) 을 갖는다.
상기의 소스 영역 (7) 및 드레인 영역 (8) 은, 이른바 셀프 얼라인이라 불리는 기술을 이용하여, 전하 유지층 (4) 및 제어 게이트 (6) 가 형성된 영역과의 중첩 영역 (게이트 오버랩 영역) 이 작아지도록 형성되어 있다. 이것은, 이 중첩에 의해 발생하는 기생 용량을 저감시키기 위함이다. 또한, 게이트 길이가 0.3㎛ 이하 정도인 소자에 대해서는, 도 1 에 나타나 있는 바와 같은, 얕은 접합 영역 (7a, 8a) 보다 반도체 기판 (1) 의 내부에 반도체 기판 (1) 과 동극인 p 형 불순물을 이온 주입하여 p 형 불순물의 농도를 높게 한 할로 이온 주입 영역 (10) 을 형성하는 것이 바람직하다. 이 할로 이온 주입은, 게이트 길이가 짧아짐에 따라 채널이 형성되는 반도체 표면 근방보다 약간 깊은 곳에서 발생하는 소스 드레인 간의 누설을 억제하는 효과를 갖는다.
반도체 기판 (1) 으로서 Si 또는 Ge 의 단결정 기판, SiGe 단결정 기판, SiC 의 단결정 기판, 또는 이들의 단결정층이 절연체 상에 형성된 구조를 갖는, 예를 들어 SOI (Silicon On Insulator) 기판 등의 반도체 기판을 사용할 수 있다. 물성이 명백한 점, 입수가 용이한 점 등의 관점에서는, Si 의 단결정 기판이 바람직하다. 소자의 고속 동작에 기여하는 반도체 기판 (또는 층) 의 재료로서, 캐리어의 이동도를 높인다는 관점에서 Ge 나 SiGe 등의 단결정, 또는 변형을 갖는 Si 단결정이 좋다. 또한 기판 공핍층의 기생 용량의 저감에 의해 지연 시간의 감소나 서브스레숄드 특성을 향상시키는 관점에서는 SOI 기판이 바람직하다. 또한, 고온 환경하에서의 동작이나 고전압 구동에는, SiC 의 단결정 기판 등이 바람 직하다.
그리고, 정공보다 이동도가 높은 전자를 캐리어로서 이용할 수 있다는 점 등에서, 상기 서술한 반도체 기판은 p 형 반도체인 것이 바람직하다.
이하, 반도체 기판 (1) 을 Si 의 단결정 기판으로서 설명한다. 상기에서는, 소자 분리에 STI 형의 소자 분리로 하였으나, 집적도를 높일 필요가 없는 경우 등에는, 이른바 LOCOS (Local Oxidation of Silicon) 형의 소자 분리를 이용해도 된다.
터널 절연막 (3) 은, 예를 들어 SiO2 막 등의 산화막, 질화막, 그 밖의 절연성 재료를 이용하여 형성할 수 있는데, SiO2 막은, Si 를 열산화시킴으로써 치밀하고 또한 안정적인 것을 얻을 수 있어, 양호한 소자 동작을 실현하기 위해 바람직하다. 또한, 터널 절연막 (3) 으로서, 예를 들어 SiOxNy 나 Hf계 산화물 등의 고유전율 재료 (High-k 재료) 로 이루어지는 고유전체막을 이용하는 것은 이하의 점에서 바람직하다.
즉, 고유전율 재료로 이루어지는 유전체막을 이용함으로써, 반도체 기판 (1) 과 제어 게이트 (6) 의 용량 결합성을 높여 단채널 효과를 억제할 수 있다는 점, 터널 절연막 (3) 상의 전하 유지층 (4) 내의 부유 게이트에 금속을 이용하는 경우에 부유 게이트로부터 반도체 기판 (1) 으로의 금속 원소의 확산을 억제할 수 있다. 또한, 상기의 x 및 y는, 0 ≤ x < 2, 0 < y ≤ 4/3 이다. 단, 추가로 2x ＋ 3y = 4 의 조건을 동시에 충족하는 것이 미결합수을 저감시키는 점에서 보다 바람직하다.
전하 유지층 (4) 은, 터널 절연막 (3) 상에 형성되고, 전하를 유지하기 위한 초미립자 (4a1) 와, 초미립자 (4a1) 가 분산된 모상 절연체 (4b) 를 갖는다. 전하 유지층 (4) 의 형성 방법은, 여러가지 개발되고 있는데, 예를 들어 일본 공개특허공보 제2004-55969호에 기재되어 있는 바와 같이, 큰 일함수를 갖는 금속으로 이루어지는 초미립자 (4a1) 용의 타겟과 모상 절연체 (4b) 용의 타겟의 양방을 이용하여 동시에 스퍼터링하는 방법 (이하, 동시 스퍼터링법이라고 한다) 이 이하의 이유에서 매우 바람직하다.
전하 유지층의 상기의 형성 방법을 사용함으로써, 모상 절연체 (4b) 중에 금속의 초미립자 (4a1) 가 고밀도로 분산된 구조를 갖는 막이 얻어진다. 큰 일함수를 갖는 금속의 초미립자 (4a1) 를 고밀도로 분산한 전하 유지층 (4) 에 사용함으로써, 이하의 이점이 얻어진다. 즉, 부유 게이트를 이루는 초미립자의 재료가 큰 일함수를 갖는 금속이기 때문에, 반도체와 비교하여 깊은 에너지 준위로 전하를 유지할 수 있고, 절연체와의 계면에 있어서의 퍼텐셜 장벽이 높아진다. 그 결과, 터널 절연막 (3) 의 퍼텐셜 장벽을 높일 수 있고, 터널 누설에 의한 초미립자로부터의 전하의 산일(散逸)을 억제하여, 전하 유지 능력을 높일 수 있게 된다.
또한, 부유 게이트가 되는 금속 초미립자가 1 개의 기억 소자 내에 고밀도로 다수 존재하고, 또한 모상 절연체에 의해 서로 절연되어 있다는 점에서, 예를 들어 터널 절연막에 절연 파괴 등이 발생한 경우에도 손실되는 전하량은 국소적이고 또 한 최소한으로 억제할 수 있다. 이와 같이, 부유 게이트의 분할화는, 절연 파괴의 발생을 어느 정도 허용 가능하게 하는 효과가 있어, 이것은 소자의 수율 향상에 기여한다.
1 개의 소자에 함유되는 부유 게이트의 수가 많을수록 상기의 효과를 높일 수 있고, 이것은 초미립자를 높은 밀도로 형성함으로써 실현할 수 있다. 그리고, 고밀도로 분산시키기 위해서는, 초미립자의 치수가 작을수록 바람직하다. 여기에서, 상기의 동시 스퍼터링법을 이용함으로써 직경 1 ∼ 3㎚ 정도의 매우 미소한 금속 초미립자를 모상 절연체 중에 고밀도로 다수 분산시킬 수 있기 때문에, 상기의 전하 유지 능력, 절연 파괴 등의 관점에서 매우 바람직한 초미립자 형성 방법이다.
상기의 동시 스퍼터링법을 이용함으로써, 초미립자를 작은 치수 및 고밀도로 분산할 수 있는 이유는, 금속 초미립자와 모상 절연체의 형성이 동시에 이루어지기 때문에, 초미립자의 형성 과정에 있어 모상 절연체가 금속 초미립자의 주위를 덮어, 금속 초미립자의 입자 성장을 억제하도록 작용하기 때문이다. 또한, 마이그레이션 (migration) 이 충분히 확보된 성장 조건하에서는, 기판 상의 금속 초미립자는 일반적으로 열역학적으로 정해지는 일정한 크기가 될 때까지 입자 성장하지만, 스퍼터링법에서는 비교적 저온에서 금속 초미립자의 형성이 이루어지기 때문에, 역학적으로 정해지는 크기가 되기 전의 비평형 상태에서 입자 성장의 반응을 정지시킬 수 있게 된다. 이들의 이유에서, 전하 유지층의 형성 방법으로서는, 금속의 타겟과 절연체의 타겟을 이용하여 실시하는 동시 스퍼터링법이 매우 바람직 하다.
또한, 금속 초미립자의 형성에 이용하는 금속으로서는, 일함수가 큰 것에 추가하여, 반도체 기판 및 제어 게이트의 일함수에 가까운 일함수를 갖는 것이, 전하 유지 능력을 높이는데 있어서 바람직하다. 여기에서, 반도체 기판의 일함수는 페르미 준위와 진공 준위의 에너지 차이를 말한다. 구체적으로는, 일함수가 4.2eV 이상이고, 또 반도체 기판 또는 제어 게이트의 일함수와 0.5eV 이하의 차이인 것이 바람직하다.
또한, 금속 초미립자의 형성에 이용하는 금속으로서는, 융점이 높은 것, 반도체 중에서의 이온화 에너지가 반도체의 밴드갭의 에너지 폭 (이하, 갭에너지라고 한다) 의 절반보다 충분히 작은 것을 충족하는 원소를 선택하는 것이, 각각, 반도체 제조 공정에 있어서의 고온 환경하에 있어서도 안정된 점, 금속이 확산에 의해 터널 절연막을 통과하여 반도체 기판까지 도달한 경우에 채널에서의 전자·정공 쌍의 생성 및 재결합에 영향을 주지 않는 점과 같은 관점에서 바람직하다.
구체적으로는, 융점이 1400℃ 이상이고, 또한 이온화 에너지가 갭에너지의 절반보다 0.1eV 이상 작은 것이 바람직하다. 이상, 일함수, 융점 및 이온화 에너지의 관점을 종합하면, 금속 초미립자의 형성에 이용하는 금속으로서 구체적으로는, W, Mo, Ti, Pd, Ni, Ta, Cr 등이 바람직하지만, Os, Re, Nb, Ru, Rh, Pt 등이어도 된다. 또한, 상기의 금속의 합금이어도 된다.
또한, 인접하는 금속 초미립자간에서의 절연성을 얻기 위해, 금속 초미립자의 간격은 소정 간격 이상 있는 것이 바람직하고, 구체적으로는 1㎚ 이상 있는 것 이 바람직하다. 한편, 간격이 지나치게 떨어져 있는 경우에는 초미립자의 고밀도화가 곤란해지기 때문에, 5㎚ 를 상한으로 하는 것이 바람직하다. 인접하는 금속 초미립자간의 간격은, 스퍼터링할 때 이용하는 타겟에 있어서의, 금속과 절연체의 혼합 비율에 거의 의존하고, 이 혼합 비율의 조절에 의해 인접하는 금속 초미립자간의 간격을 제어할 수 있다. 또한, 여기에서 말하는 초미립자의 간격이란, 가장 인접하는 2 개의 초미립자에 있어서의, 초미립자와 모상 절연체의 계면끼리의 최단 거리를 가리킨다.
한편, 모상 절연체 (4b) 로서는, 전자 친화력이 작은 것 및 비정질을 형성하기 쉬운 재료인 것이, 전하 유지 능력을 높이는데 있어서 바람직하다. 또한, 융점이 높은 것은, 반도체 제조 공정에 있어서의 고온 환경하에서 모상 절연체 (4b) 가 안정된 점에서 바람직하다. 구체적으로는, 전자 친화력은 1.0eV 이하이고, 융점은 1400℃ 이상인 것이 바람직하다. 이상, 전자 친화력, 비정질 형성의 용이함 및 융점의 관점을 종합하면, 모상 절연체 (4b) 로서 구체적으로는, SiO2 등으로 이루어지는 비정질체가 바람직하다. 또는, 비정질의 Al2O3 나 TiO2 등을 이용하는 것이어도 된다.
그러나, 전하 유지층 (4) 의 모상 절연체 (4b) 로서 예를 들어 산화물을 사용하는 경우, 산화물은 일반적으로 산소 결핍형 결함, 미결합수 등의 산소의 부족에 의한 결함 (이하, 간단히 산소 부족에 의한 결함이라고 함. 질화물 등의 산화물 이외의 절연물에 있어서의 결핍형 결함, 미결합수 등의 결함에 대해서도 동일하 게 이용하는 것으로 함) 을 다수 포함하고 있기 때문에, 이하의 문제가 있다. 즉, 초미립자로 유지되어 있는 전하가, 이 산소 부족에 의한 결함을 통하여 인접하는 다른 초미립자로 용이하게 이동할 수 있어, 초미립자간의 절연성이 저하된다.
이러한 절연성의 저하를 회피하기 위해, 전하 유지층의 모상 절연체 중에 다수 포함되는 산소 결핍형 결함이나 미결합수 등의 산소 부족에 의한 결함에 산소 원자를 결합시키고, 이들 산소 부족에 의한 결함을 제거할 필요가 있다. 여기에서, 이들 산소 부족에 의한 결함의 제거는, 초미립자를 산화시키지 않도록 실시할 필요가 있다. 초미립자의 산화를 억제하고, 또한 산화물의 결함에 산소 원자를 결합시키는 구체적인 방법에 대해서는 후술한다.
전하 유지층 (4) 상에 형성되는 게이트 절연막 (5) 의 형성 방법은, 크게 나누어 물리적인 형성 방법과 화학적인 형성 방법이 있고, 게이트 절연막 (5) 의 형성에 이들 모든 방법을 이용해도 되지만, 각각 장점과 단점이 있다. 먼저, 스퍼터링법을 비롯한 물리적 형성법은, 성막 온도가 비교적 저온이기 때문에, 하지(下地)가 되는 전하 유지층 (4) 의 부유 게이트 (4a1) 의 산화를 억제할 수 있는 이점이 있다. 그러나, 막 중에 산소 부족에 의한 결함을 많이 포함하기 때문에 절연성은 일반적으로 낮다.
따라서, 게이트 절연막 (5) 을 물리적 형성법에 따라 형성하는 경우에는, 하지의 전하 유지층 (4) 내에 존재하는 초미립자 (4a1) 의 산화를 억제하는 효과는 높지만, 게이트 절연막 (5) 자체의 절연성은 낮아진다. 그 결과, 초미립자 (4a1) 에 축적된 전하가 게이트 절연막 (5) 중에 다수 존재하는 결함 준위 등을 통 하여 제어 게이트 (6) 로 누설될 확률이 높아져, 소자의 전하 유지 능력이 저하된다.
한편, 절연체의 형성 방법으로서 물리적 형성법보다 널리 이용되고 있는 화학적 형성법에서는, 형성된 절연체 중의 산소 부족에 의한 결함의 밀도가 낮고, 절연성이 물리적 형성법에 비해 일반적으로 높다. 그러나, 화학적 형성법은, 일반적으로 성막 온도가 고온이기 때문에, 성막시에 있어서 하지의 전하 유지층 (4) 의 초미립자 (4a1) 가 산화되기 쉽다는 결점을 갖는다. 따라서, 게이트 절연막 (5) 을 화학적 형성법에 따라 형성하는 경우에는, 게이트 절연막 (5) 자체의 절연성은 높지만, 하지의 전하 유지층 (4) 에 포함되는 초미립자 (4a1) 가 산화되기 쉽다는, 물리적 형성법을 이용하는 경우와는 정반대의 상황이 실현된다. 부유 게이트 (4a1) 는, 산화되면, 전하를 유지하는 에너지 준위가 상승하고, 그 결과 퍼텐셜 장벽이 낮아지기 때문에, 전하 유지 능력이 저하된다.
이상 설명한 바와 같이, 게이트 절연막 (5) 의 형성 방법으로 생각되는 2 가지의 방법, 즉 물리적 형성법과 화학적 형성법은, 모두 소자의 전하 유지 능력이라는 관점에서는 바람직하지 않은 문제점을 갖는다. 게이트 절연막 (5) 의 2 가지 형성 방법이 갖는 해결해야 할 문제점은, 물리적 형성법에 대해서는 게이트 절연막 (5) 중의 산소 부족에 의한 결함의 저감이고, 화학적 형성법에 대해서는 하지의 전하 유지층 (4) 내에 존재하는 초미립자 (4a1) 의 산화의 억제이다.
이하, 전하 유지층 (4) 이 예를 들어, 금속의 초미립자와 산화물의 모상 절연체로 이루어지고, 게이트 절연막 (5) 이 물리적 성막 방법을 이용하여 형성된 산 화물로 이루어지는 구성을 예로 들어, 상기의 문제를 해결하는, 본 발명에 관련된 산화 환원 처리 방법에 대해 설명한다. 여기에서, 터널 절연막 (3) 은 산화물인 것으로 한다.
산화물 중의 산소 부족에 의한 결함을 제거하기 위한 산화제, 및, 산화된 금속 초미립자의 환원제는, 다음의 기준을 충족하는 것으로 한다. 먼저, 산화제는, 예를 들어 Si 등의 이산화성 물질을 산화시키는데 충분한 산화력을 갖지만, Ni, W 등의 난산화성 물질을 산화시키지 않는 물질이어야 한다. 한편, 환원제는, 예를 들어 Ni, W 등의 난산화성 물질을 환원할 수 있지만, 이산화성 물질을 환원하지 않는 조건을 충족하는 환원력을 갖는 물질이어야 한다. 여기에서, 난산화성 및 이산화성이란, 이미 서술한 산화물 생성에 관련된 생성 자유 에너지를 이용하여 정의되는 어구이다.
상기의 조건을 구비하는 산화제로서는, Si 에 대해 H2O, NO2, N2O4, NO, N2O, SO2, SO3, CO2, CO, HClO 등을 사용할 수 있다. 또한, 상기의 조건을 구비하는 환원제로서는, H2, NH3, N2H4, N2H2, CO, CH4 등을 이용할 수 있다. 특히, H2O 를 산화제로서 이용하고, H2 를 환원제로서 이용하는 것이, 부생성물의 잔류 등의 영향이 비교적 작다는 점, 종래의 반도체 제조 공정에 있어서 매우 폭 넓게 이용되고 있다는 점, 이들의 기체에 관해 이미 얻어진 학식적, 기술적 견지가 많다는 점, 취급이 비교적 용이하다는 점 등의 관점에서 가장 우수하다.
또한, O2, O3 등을 산화제로서 사용할 수 있는데, 이들의 물질은, 산화력이 매우 강하기 때문에 본래 환원하고자 하는 금속 초미립자를 산화시켜, 환원 반응이 지배적으로 되는 평형 조건이 고온측으로 이동되어 버리는 등, 제조상의 문제가 발생한다. 이들의 강산화제를 산화물 중의 산소 부족에 의한 결함의 산화용으로 사용하는 경우에는, 상기의 O2, O3 등과의 반응성이 높은 H2 등을 환원제에 이용하고, 처리 분위기 도입 전에 그들을 반응시켜 H2O 가스 등을 생성하여, 그래서 생성된 반응 물질을 산화제로서 이용하는 것이 바람직하다.
H2O, H2 에 이어서, 질소계 화합물을 산화제로서 이용하는 것이 바람직하다. 단, 이 경우에는 부생성물로서 질소 화합물의 생성에 유의할 필요가 있어, 적절히 질소 화합물을 제거할 필요가 있다. 한편, 탄소계 화합물이나 황계 화합물은, 그라파이트, 탄소 화합물, 황 화합물 등의 고체의 부생성물을 석출하기 쉽고, 이들 부생성물의 제거가 필요해지기 때문에, 바람직하지 않다. 이하, 설명 편의상, 산화제로서 H2O 를 이용하고, 환원제로서 H2 를 이용하는 것으로 하고, 상기의 각 산화물을 SiO2 로 한다.
도 2 는, 초미립자가 W 또는 Ni 로 이루어지고, 모상 절연체가 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다. 본 발명의 실시형태에 관련된 모상 절연체의 산화 방법 및 초미립자의 환원 방법에 있어서, 분위기 가스로서는 H2O 가스와 H2 의 혼합 가스를 이용한다. 도 2 에 있어서, 종축은 H2 의 H2O 에 대한 분압비 (이하, H2O 에 대한 H2 분압비라고 한다) 이고, 횡축은 온도 (℃) 이다. 도 2 에 나타내는 각 곡선은, H2 와 H2O 의 각 기체를 이상 기체로 하고, 퓨개시티 (fugacity) 계수를 1 로 하여 계산하였다.
도 2 에 나타내는 곡선의 계산에 있어서, 온도가 100℃ 미만에 있어서의 H2O 의 분압은, 그 온도에서의 H2O 의 포화 증기압을 이용하였다. 또한, 「Si」로 기재된 곡선은, 그 곡선보다 위 영역에서 Si 가 분위기 가스에 의해 환원되고, 그 곡선보다 아래 영역에서 Si 가 분위기 가스에 의해 산화되는 것을 나타낸다. 「W」 및 「Ni」로 기재된 곡선에 대해서도 동일하다.
산소 부족에 의한 결함을 제거하기 위한 처리는, 소정 온도보다 낮은 온도에서는 반응 속도가 낮기 때문에, 처리 시간이 길어진다. 이에 비해, 소정 온도보다 높은 온도에서는 금속 초미립자의 응집이 발생하기 시작하거나 또는 금속과 절연체의 계면에서 양자가 새로운 화합물을 형성해버리는 등의 이유에 의해 바람직하지 않다. 또한, 고온에서의 처리에 의해 모상 절연체, 게이트 절연막 및 터널 절연막의 일부가 결정화되는 것도 바람직하지 않다.
초미립자로 유지된 전하가 터널 전도에 의해 절연체 중을 이동할 때, 절연체가 비정질인 경우에는 절연체의 격자 배열이 흐트러져 있기 때문에 전하의 물질파가 산란을 받기 쉬워져, 터널 전도에 의한 인접 초미립자, 제어 게이트, 반도체 기판으로의 전하 이동이 억제된다. 한편, 절연체가 결정질인 경우에는, 격자가 정렬되어 있기 때문에 전하의 물질파가 산란되기 어려워, 비정질의 경우와 상대적 으로 터널 전도에 의한 이동이 용이해진다. 이것은, 전하 유지층, 게이트 절연막 및 터널 절연막에 요구되는 특성과 비교하여 바람직한 상태는 아니다. 이와 같은 점에서, 본 발명에 관련된 산화 환원 처리는, 600℃ ∼ 900℃ 정도의 온도 범위에서 실시하는 것이 적당하고, 또한 700℃ ∼ 800℃ 의 범위가 보다 바람직하다.
또한, 실제의 산화 환원 처리에 있어서는, 시료는 실온 상태에서 산화 환원 처리로(處理爐) 내부로 반입되어, 소정의 온도에서 산화 환원 처리된 후, 실온의 산화 환원 처리로 밖으로 반출되는 온도 이력을 받는다. 그러나, 산화 환원 처리 동안, 시료 웨이퍼가 받는 모든 온도 영역에 있어서 산화 환원 조건을 충족할 필요가 있다. 이것을 고려하여, 분위기 가스의 분압비의 제어가 중요하다.
예를 들어, 초미립자가 W 인 경우, 처리 온도를 750℃ 에서 실시하는 것으로 했을 때, 도 2 에서, H2O 에 대한 H2 분압비는 101 ∼ 108 의 범위이면 된다. 그러나, 시료의 산화 환원 처리로 내부로의 반입 및 반출시 등, 그보다 저온인 상황에 있어서는, H2O 에 대한 H2 분압비는 높게 할 필요가 있는데, 예를 들어 실온에서는 107 정도 또는 그 이상으로 하지 않으면 W 가 산화되어 버린다. 따라서, 시료의 산화 환원 처리로 내부로의 반입 및 반출시에 있어서는, 처리로 내부의 H2O 가스 분압을 충분히 낮추기 위해, H2O 가스의 공급을 정지시키고, 또한 충분히 처리로 외부로 배출해야 한다.
이 때, 일단 산화 환원 처리로 내부를 10-2Pa 정도 또는 그 이하의 압력까지 진공화하고, 그 후 H2 가스를 도입함으로써, H2O 가스의 배출을 확실하게 실시할 수 있어, 보다 바람직하다. 한편, Ni 의 경우에 있어서는, H2O 에 대한 H2 분압비의 하한치가 10-2 정도까지 대폭 저하되어, 본 발명에 관련된 산화 환원 처리에 적합한 조건 범위가 넓다. 또한, 시료 중에 복수 종의 금속이 이용되고 있는 경우에 있어서는, 그 재료 중에서 적합 조건 범위가 가장 좁은 금속 재료에서의 조건에 맞추는 것이 바람직하다.
이 산화 환원 처리를 적정하게 실시함으로써, 금속 초미립자를 산화시키지 않거나, 또는 그 산화 부위를 환원하고, 또한 동시에 거기에 인접하는 산화물의 산소 결핍형 결함이나 미결합수에 산소 원자를 결합시킬 수 있다. 그 결과, 금속 초미립자를 부유 게이트로 하는 불휘발성 반도체 기억 소자의 전하 유지 능력을 향상시킬 수 있게 된다. 그러나, 상기 서술한 산화 환원 처리 방법의 부작용으로서, 산화물의 원자 결합망에 수소 원자가 들어가, 산소 원자와 결합하여 OH 기가 되어 결합을 절단 및 종단시키는 경우가 있다.
이 OH 기는 산화물의 융점, 절연성 등에 악영향을 미칠 우려가 있다는 점에서, 상기의 산화 환원 처리를 실시함으로써 발생되는 OH 기의 제거가 필요해진다. 이 때문에, 상기 서술한 산화 환원 처리 후, 연속적으로, 불활성 분위기 또는 감압 분위기에 있어서 어닐 (이하, 불활성 분위기 어닐이라고 한다) 을 실시하고, OH 기가 되어 산소 원자와 결합되고 있는 수소 원자를 막 외부로 배출할 필요가 있다.
OH 기의 제거를 목적으로 한 불활성 분위기 어닐에서는, OH 결합을 절단하고 수소 원자를 유리시키는데 충분한 열에너지를 부여하고, 또한 생성된 H2 가 신속하게 계 외부로 배출될 필요가 있고, 금속 초미립자의 산화 반응 및 산화물의 환원 반응은 발생시켜서는 안 된다. 이 때문에, OH 기의 제거를 목적으로 한 불활성 분위기 어닐은, 불활성 가스 중 또는 감압 분위기에서 실시하는 것이 바람직하다. 또한, 이 불활성 가스 또는 감압 분위기는, 시료의 산화 환원 처리로 내부로의 반입, 반출시에도 제어, 유지해야 한다.
OH 결합을 절단하기 위해 충분한 열에너지를 부여하기 때문에, 처리 온도를 600℃ 이상으로 하는 것이 바람직하다. 한편, 온도가 지나치게 높은 경우에는 금속 초미립자의 응집이 발생하기 시작하거나 또는 금속과 절연체의 계면에 있어서 양자가 새로운 화합물을 형성해버리는 등의 이유에 의해 바람직하지 않다. 또한, 고온에서는 모상 절연체, 게이트 절연막 및 터널 절연막의 일부가 결정화되는 것도 바람직하지 않다.
초미립자로 유지된 전하가 터널 전도에 의해 절연체 중을 이동할 때, 절연체가 비정질인 경우에는 절연체의 격자 배열이 흐트러져 있기 때문에 전하의 물질파가 산란을 받기 쉬워져, 터널 전도에 의한 인접 초미립자, 제어 게이트, 반도체 기판으로의 전하 이동이 억제된다. 한편, 절연체가 결정질인 경우에는, 격자가 정렬되어 있기 때문에 전하의 물질파가 산란되기 어려워, 비정질인 경우와 상대적으로 터널 전도에 의한 이동이 용이해진다. 이것은, 전하 유지층, 게이트 절연 막 및 터널 절연막에 요구되는 특성과 대조하여 바람직하지 않다. 상기의 이유에서, 처리 온도를 600℃ ∼ 900℃ 정도로 하는 것은 바람직하고, 또한, 700℃ ∼ 800℃ 로 하는 것이 보다 바람직하다.
상기에서 설명한 본 발명에 관련된 산화 환원 처리, 및, 불활성 분위기 또는 감압 분위기 중에서의 불활성 분위기 어닐은, 전하 유지층 형성 이후의 모든 공정 에 있어서도, 또한 몇 회라도 실시할 수 있다. 그러나, 이 산화 환원 처리 및 불활성 분위기 어닐은, 주로 전하 유지층, 게이트 절연막, 및 터널 절연막에 대해 효과를 갖는 처리이기 때문에, 게이트 절연막 형성 직후에 실시하는 것이 가장 바람직하다.
전하 유지층 (4) 및 게이트 절연막 (5) 을 형성하고, 추가로 다른 막을 퇴적했을 때 본 산화 환원 처리를 실시하는 경우에는, 반응 물질이 퇴적막 중을 확산하고, 전하 유지층 (4) 및 게이트 절연막 (5) 까지 도달할 필요가 있다. 마찬가지로, 반응 후의 생성 물질을 계 밖으로 배출하기 위해서는, 반응 후의 생성 물질이 퇴적막 중을 확산하고 시료 표면까지 이동해야 한다. 이 확산을 위한 시간이 필요하기 때문에, 다른 막이 두껍게 퇴적된 상태에서 처리를 실시하는 것은 바람직하지 않다.
단, 게이트 가공 중에 받은 플라스마 데미지나 모든 반응에 의해 발생한, 전하 유지층 (4) 및 게이트 절연막 (5) 의 변질 부위의 수복을 위해, 또는 제어 게이트 (6) 의 변질 부위의 수복을 위해, 게이트 가공 후에 다시 실시하는 것은 매우 효과가 있다. 또한, 게이트 가공 후의 게이트 측벽에 사이드 웰 (9; side wall) 을 형성하는 경우, 사이드 웰의 형성이 예를 들어 CVD법에 따라 행해지는 경우에는, 사이드 웰 막 퇴적 중에 초미립자가 산화되는 경우가 있다. 이 경우도, 사이드 웰 형성 후에 상기의 산화 환원 처리 및 불활성 분위기 어닐을 다시 실시하는 것이 바람직하다.
제어 게이트 (6) 는, 불순물을 함유한 다결정 Si, 금속 Si 화합물, 금속, 또는 이들의 재료의 적층 등 복수의 재료를 조합한 복합 재료 중 어느 하나로 형성하는 것이어도 된다. 기록, 소거 동작 속도를 빠르게 위해, 제어 게이트의 저항값은 낮은 것이 바람직하고, 시트 저항값으로 5Ω/sq. 이하, 보다 바람직하게는 1Ω/sq. 이하인 것이 바람직하다. 제어 게이트로서 다결정 Si 를 이용하는 경우, 그것을 nMOSFET 에 적용하는 경우에는 n 형 불순물을 함유시키고, 한편, pMOSFET 에 적용하는 경우에는 p 형 불순물을 함유시키는 것이 일반적이다.
소스 영역 (7) 및 드레인 영역 (8) 은, 핫 캐리어의 과도한 생성을 억제하기 위해, 각 영역 (7, 8) 과 채널의 접속 영역 근방에서의 불순물 농도의 구배를 완만하게 함으로써 수평 방향 (반도체 표면과 평행한 방향) 의 전계 강도를 약하게 하는, 얕은 접합 영역 (7a, 8a) 을 갖는 것이 바람직하다. 이 얕은 접합 영역 (7a, 8a) 에서의 불순물 농도는, 콘택트 영역 (7b, 8b) 보다 낮고, 접합 깊이도 얕다.
상기의 얕은 접합 영역 (7a, 8a) 과 콘택트 영역 (7b, 8b) 을 형성하기 위해, 게이트 측벽에 사이드 웰 (9) 을 형성한다. 여기에서, 사이드 웰 (9) 을 형성하는 게이트란, 터널 절연막 (3), 전하 유지층 (4), 게이트 절연막 (5) 및 제 어 게이트 (6) 로 이루어지는 전체를 말하며, 이하 동일한 것으로 한다. 이 사이드 웰 (9) 은, 게이트와, 소스 영역 (7) 및 드레인 영역 (8) 과의 중첩, 특히 고농도 불순물 영역인 콘택트 영역 (7b, 8b) 과의 중첩 영역 (오버랩 영역) 을 저감시키는 역할도 갖는다. 오버랩 영역의 저감에 의해, 이 영역에서 형성되는 기생 용량을 감소시킬 수 있어, 소자의 고속 동작화나 저소비 전력화에 효과를 갖는다. 또한, 미세화 소자에 있어서의 소스-드레인간의 누설의 억제를 위해, 할로 이온 주입 영역 (10) 을 형성하는 것이 보다 바람직하다.
이상 설명한 바와 같이, 본 발명의 실시형태에 관련된 불휘발성 반도체 기억 소자의 제조 방법은, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트 및 절연체가 물리적 형성법을 이용하여 동시에 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않고 또는 환원하고, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성의 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, SiO2 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트가 물리적 형성법을 이용하여 형성되고, 절연체가 화학적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않거나 또는 환원하고, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율의 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, W, Ni, Co 등으로 이루어지는 난산화성 물질을 초미립자 부유 게이트 또는 단일 부유 게이트에 이용하고, Si02 등 이산화성 물질의 산화물을 부유 게이트를 둘러싸는 절연체에 이용한 구성으로, 초미립자 부유 게이트 또는 단일 부유 게이트가 물리적 형성법을 이용하여 형성되고, 부유 게이트와 동시에 형성된 제 1 절연체를 선택적으로 제거한 후에 제 2 절연체를 물리적 형성법 또는 화학적 형성법을 이용하여 형성된 불휘발성 반도체 기억 소자에 있어서, 초미립자 부유 게이트 및 단일 부유 게이트를 산화시키지 않거나 또는 환원하고, SiO2 등의 절연체 중의 산소 결핍형 결함, 미결합수 등에 산소 원자를 결합시킬 수 있기 때문에, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성 향상과, 부유 게이트 중의 산화된 금속 초미립자의 비율 저감을 가능하게 하고, 따라서 높 은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, 물리적 형성법을 이용하여 형성된 잠정 형성층 중의 SiO2 등의, 산소 부족이 원인인 결함을 비교적 많이 포함하는 제 1 이산화성 물질의 산화물을 선택적으로 제거하고, 산소 부족이 원인인 결함이 적은 제 2 이산화성 물질의 산화물을 퇴적하기 때문에, 산소 부족이 원인인 결함이 한층 더 적은 절연체를 갖는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, 0℃ 내지 1200℃ 의 범위 내에서, 산화용 기체가 Si 등의 이산화성 물질을 적절히 산화시키고, 초미립자 부유 게이트 또는 단일 부유 게이트를 산화시키지 않고, 환원용 기체가 SiO2 등의 이산화성 물질의 산화물을 환원시키지 않고, 초미립자 부유 게이트 또는 단일 부유 게이트를 적절히 환원할 수 있기 때문에, 사용하는 산화용 기체의 산화력, 및 사용하는 환원용 기체의 환원력을 적정화하고, 상기의 산화 환원의 열처리를 바람직하게 실시할 수 있어, 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, 반도체 소자 제조의 분야에서 충분한 사용 실적을 갖고, 취급이 용이한 수소, 수증기를 산화 환원용 혼합 기체로서 사용하기 때문에, 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자를 용이하고 또한 안전하게, 게다가 높은 재현성으로 제조할 수 있는 불휘발성 반도체 기억 소자를 제조할 수 있다.
또한, 산화 환원 처리를 실시한 후에, 추가로 소정의 불활성 분위기 중 또는 감압 중에서 열처리를 실시하기 때문에, 산화 환원 처리 후에 잔류할 가능성이 있 는 OH 기 등의 부생성물을 효과적으로 제거할 수 있는 불휘발성 반도체 기억 소자를 제조할 수 있다. 여기에서, 산화 환원 처리 후에 잔류할 가능성이 있는 OH 기는, 이미 서술한 바와 같이 산화물의 융점 저하나 절연 특성의 열화 등의 악영향을 일으킬 우려가 있다.
이상 설명한 바와 같이, 본 발명의 실시형태에 관련된 불휘발성 반도체 기억 소자는, 본 발명의 불휘발성 반도체 기억 소자의 제조 방법이 갖는 효과를 갖고, 높은 전하 유지 능력 및 소자 성능을 갖는다.
상기의 본 발명의 실시형태에 기초하는 구체적인 실시예를 이하에 설명한다.
「예 1」
도 3 은, 예 1 에 관련된 불휘발성 반도체 기억 소자의 제조 방법을 설명하기 위한 공정 플로우도이다. 본 발명의 예에서는, 소자 선택 트랜지스터나 신호 증폭 회로 등의 주변 회로에 관련된 부위의 제조 공정은 생략하고, 기억 소자의 제조에 관련된 제조 공정만을 나타낸다.
먼저, p 형 불순물이 도프된 단결정 Si 로 이루어지는 반도체 기판 (1) 의 표면에 소자 분리 (2) 를 형성한다 (S101. 도 4 참조). 다음으로, 임계값 전압 조절을 위한 이온 주입을 실시한다 (S102. 도 5 참조). 여기에서, 이 이온 주입에 앞서, 도 5 에 개략적으로 나타내는 스크린 산화막 (21) 으로 칭하는 막을 Si 열산화막으로 형성하였다. 주입 이온에는 BF2 ＋ 이온을 이용하고, 주입된 이온이 반도체 기판을 채널링하지 않도록, 주입 이온의 입사 방향에 대해 반도체 기판 을 7˚경사시켰다. 여기에서, 채널링이란, 주입 이온이 반도체 기판의 결정 격자 사이를 충돌없이, 깊이 침입하는 것을 말한다.
다음으로, 상기의 스크린 산화막 (21) 을 제거하여 반도체 기판 (1) 의 표면을 노출시킨 후, 반도체 기판 (1) 의 표면에 터널 절연막 (3) 을 형성한다 (S103. 도 6 참조). 터널 절연막 (3) 의 형성은, 반도체 기판 (1) 표면을 드라이 O2 분위기 중에서 열산화시켜 Si 열산화막을 형성함으로써 실시하였다. 여기에서, 터널 절연막 (3) 의 두께는 3㎚ 로 하였다.
다음으로, 단계 S103 에서 형성한 터널 절연막 (3) 상에, 전하 유지층 (4) 을 형성하였다 (S104. 도 7 참조). 전하 유지층 (4) 의 형성은, 금속 타겟과 절연체 타겟을 동시에 스퍼터링하는 방법으로 실시한다. 이로 인해, 모상 절연체 중에 금속 초미립자가 고밀도로 분산된 구조가 자기 조직적으로 얻어진다. 금속 타겟으로서는 Ni 의 금속판을 이용하고, 절연체 타겟으로서 SiO2 판을 이용한다.
또한, Ni 및 Si 의 산화물 생성 자유 에너지는, 예를 들어 온도 800℃ 에 있어서는, Ni 에 대해 -286.0kJ/mol (반응식 : 2Ni ＋ O2 → 2NiO), Si 에 대해 -717.5kJ/mol (반응식 : Si ＋ O2 → SiO2) 이고, Si 의 산화물 생성 자유 에너지가 낮다. 스퍼터링을 Ni 타겟과 SiO2 타겟의 표면적비가 15 : 85 이고, Ar 가스 분위기 중, 압력 0.5Pa, 공급 전력 200W 의 조건하에서 실시하였다. 전하 유지층 (4) 의 두께는 5㎚로 하였다.
상기의 조건하에서 형성된 전하 유지층 (4) 의 단면을 투과형 전자 현미경 (TEM) 으로 관찰한 결과, 평균 직경 2㎚ 의 Ni 초미립자가 비정질의 SiO2 모상 절연체 중에 분산되어 있는 것이 확인되었다. 또한, 에너지 분산형 형광 X 선 측정 (EDX) 을 실시하고, 성막된 전하 유지층 (4) 중의 Ni 원소와 Si 원소의 원자수비를 측정하여, 그 값과 Ni 초미립자의 직경으로부터 Ni 초미립자의 면밀도를 추측한 결과, 8 × 1012/㎠ 이었다.
그러나, 러더퍼드 후방 산란 (RBS; Rutherford Back Scattering) 법으로부터는, 모상 절연체 (SiO2)(4b) 에는 Si 원자의 개수에 대한 산소 원자의 개수가 2 배 미만이고, 산소 결핍형 결함 (4c) 이 존재하고 있는 것이 확인되고, 또한, 전자 스핀 공명 (ESR; Electron Spin Resonance) 법으로부터는, 미결합수 (댕글링 본드) (4d) 의 존재를 나타내는 공명 흡수 피크가 검출되었다.
다음으로, 단계 S104 에서 형성한 전하 유지층 (4) 상에, 게이트 절연막 (5) 을 형성한다 (S105. 도 8 참조). 게이트 절연막 (5) 의 형성은, SiO2 타겟을 이용하여, Ar 가스 분위기 중, 압력 0.5Pa, 공급 전력 200W 의 조건하에서 스퍼터링하여 실시하였다. 여기에서, 게이트 절연막 (5) 의 두께는 10㎚ 로 하였다. 단계 S105 에서 형성된 게이트 절연막 (5) 에 대해서도, 상기 서술한 전하 유지층 (4) 의 경우와 동일하게 러더퍼드 후방 산란 (RBS) 법 및 전자 스핀 공명 (ESR) 법을 이용하여 평가한 결과, 산소 결핍형 결함 (5b) 및 미결합수 (5c) 의 존재가 확 인되었다.
다음으로, 상기 서술한 산소 결핍형 결함 (4c, 5b) 및 미결합수 (4d, 5c) 를 제거하기 위해, 이하에 설명하는 산화 환원 처리를 실시하였다 (S106. 도 9 참조). 산화 환원 처리로를 800℃ 로 가열하고, 환원제로서 작용하는 H2 를 산화 환원 처리로 내부에 공급하여 H2 로 산화 환원 처리로 내부의 분위기를 충분히 치환하고, 그 후, 인접하는 다른 처리로에서 H2 와 O2 를 연소시켜 생성된 H2O 가스를 H2 와 동일한 유량이 되도록 공급한다. 이 경우, 산화 환원 처리로 내부의 H2O 에 대한 H2 분압비는 1 이고, 그 상태에 있어서는, Ni 가 도 2 에 나타나는 바와 같이 환원되고, 한편 Si 가 산화된다. 상기의 분위기의 산화 환원 처리로 내부로 시료 웨이퍼를 반입하여, 30 분간, 산화 처리를 실시하였다.
상기의 산화 환원 처리를 실시하여 얻어진 모니터 시료를 러더퍼드 후방 산란 (RBS) 법 및 전자 스핀 공명 (ESR) 법에 의해 평가한 결과, RBS 법에 의해 Si 와 산소의 원소수비가 2 로 측정되고, 또한 ESR법에 의해 전자파의 공명 흡수 피크 강도는 백그라운드 레벨이 되어, 산화 환원 처리 전에 존재하고 있던 산소 결핍형 결함 (4c, 5b) 및 미결합수 (4d, 5c) 가 소멸되어 있는 것이 확인되었다. 또한, 전자선 회절 (ED) 법을 이용하여 평가한 결과, 면심입방정의 Ni 에 의한 회절 패턴만이 검출되고, 한편, NiO 등의 Ni 산화물의 회절 패턴은 검출되지 않아, 따라서 본 산화 환원 처리에 의해 Ni 는 산화물이 되지 않고 Ni 단체(單體)의 상태가 유지되어 있는 것이 확인되었다.
그러나, 푸리에 변환 적외 분광 (FTIR) 법을 이용하여 적외선의 흡수 분광을 관측한 결과, 전하 유지층 (4) 의 SiO2 막 중의 OH 기 (4e) 및 SiO2 의 게이트 절연막 (5) 중의 OH 기 (5d) 에서 유래하는 적외선 흡수가 확인되었다. 즉, 전하 유지층 (4) 의 모상 절연체 (4b) 중 및 게이트 절연막 (5) 중에 OH 기의 존재가 확인되었다. 이러한 OH 기를 제거하기 위해, 상기 서술한 산화 환원 처리가 종료 된 후, 계속하여 시료 웨이퍼의 불활성 분위기 어닐을 실시하였다 (S107. 도 10 참조).
이 불활성 분위기 어닐은, N2 가스로 산화 환원 처리로 내부를 충분히 치환하고 분위기를 불활성화하여, 800℃ 에서 10 분간 실시하였다. 이 때의 산화 환원 처리로 내부의 분위기를 샘플링하고, 가스 크로마토그래피 분석계에 의해 H2O 에 대한 H2 분압비를 측정한 결과, H2O 에 대한 H2 분압비는 약 108 이었다. 상기와 같이 불활성 분위기 어닐을 실시하여 얻어진 모니터 시료를 이용하여 FTIR 측정을 실시한 결과, OH 기에서 유래하는 적외선 흡수는 소멸되었다.
다음으로, 게이트 절연막 (5) 상에 제어 게이트 (6) 용 박막을 형성한다 (S108. 도 11 참조). 제어 게이트 (6) 용 박막으로서 감압 CVD (LPCVD) 법을 이용하여 다결정 Si 막을 퇴적시켰다. 이 때, 성막 가스로서 SiH4 와 PH3 의 혼합 가스를 이용하여, 그 때 도핑으로 P 를 불순물로서 도프하였다.
단계 S108 에서 제어 게이트 (6) 용 박막을 형성한 후, 게이트 가공을 실시하였다 (S109. 도 12 참조). 게이트 가공은, ArF 노광 장치에 의해 레지스트 패턴을 형성하고, 할로겐계 가스를 이용하여, 제어 게이트 (6) 용 박막, 게이트 절연막 (5), 전하 유지층 (4) 및 터널 절연막 (3) 을 드라이 에칭에 의해 실시하였다. 계속해서, 웨트 에칭을 실시하여 Ni 초미립자를 완전히 제거하였다.
여기에서, Ni 초미립자의 잔류량을 평가하기 위해 두께 5㎚ 의 Ni-SiO2 계의 전하 유지층과 동일한 박막을 제조하고, 상기와 동일한 웨트 에칭 처리를 실시하여 전하 유지층을 제거하고, 웨트 에칭 처리 후의 반도체 기판 (1) 표면을 전체 반사 형광 X 선 분석 (TXRF) 으로 Ni 의 잔류량을 분석하엿다. 그 결과, Ni 의 잔류량은, 검출 한계 (109atom/㎠ 정도) 이하여서, Ni 는 검출할 수 없었다.
다음으로, 얕은 접합 영역 (7a, 8a) 을 형성하기 위해 이온 주입을 실시하였다 (S110. 도 13 참조). 접합 깊이를 얕게 하기 위해, 입사 이온의 비정(飛程) 거리를 짧게하도록, As＋ 를 저에너지로 주입하였다. 단계 S110 에서 이온 주입을 실시한 후, LPCVD법을 이용하여 SiO2 막을 퇴적하고, 그것을 이방성 에칭을 실시하여 사이드 웰 (9) 을 형성하였다 (S111. 도 14 참조). 다음으로, 이 사이드 웰 (9) 을 마스크로 하여 이온 주입을 실시하여, 콘택트 영역 (7b, 8b) 을 형성하였다 (S112. 도 15 참조).
콘택트 영역 (7b, 8b) 을 형성하기 위한 이온 주입은, 얕은 접합 영역 (7a, 8a) 의 접합 깊이와 비교하여 콘택트 영역 (7b, 8b) 의 접합 깊이를 깊게 하기 위해, 주입 에너지를 높여 실시하였다. 단계 S112 에서 이온 주입한 후, 주입된 As 를 활성화하기 위해, RTA (Rapid Thermal Annealing) 장치를 이용하여 감압 분위기 중, 1000℃ 에서 5 초간, 불순물을 활성화하기 위한 어닐 (이하, 간단히 활성화 어닐이라고 한다) 을 실시하였다 (S113).
다음으로, 도 16 에 나타내는 바와 같이, 반도체 기판 (1) 의 기판 표면의 법선에 대해 기울기의 방향으로부터 BF2 ＋ 이온을 주입하고 (S114), RTA 장치를 이용하여 주입 B (붕소) 를 800℃ 에서 10 초간, 활성화 어닐을 실시하여 (S115), 할로 이온 주입 영역 (10) 을 형성하였다. 다음으로, NSG (Non-doped Silica Glass) 와 PSG (Phosphorus-doped Silica Glass) 를 퇴적하여, 보호막을 형성하였다 (S116).
다음으로, 제어 게이트 (6) 및 콘택트 영역 (7b, 8b) 과 전기적인 도통을 얻기 위한 콘택트 홀을 형성하고 (S117), 콘택트 홀을 통하여 제어 게이트 (6) 및 콘택트 영역 (7b, 8b) 과 전기적으로 접속되는 Al 배선을 형성하고 (S118), Al 배선과 Si 기판의 전기적 접촉을 양호하게 하기 위해 H2 어닐을 실시한다 (S119). 상기와 같이 하여 얻어진, 금속 초미립자를 부유 게이트군으로 하는 불휘발성 반도체 기억 소자는, 200℃ 의 온도 환경하에서 20 년 이상의 전하 유지 능력을 갖고, 106 회를 초과하는 갱신 특성을 갖고 있었다.
「예 2」
도 17 은, 예 2 에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다. 먼저, 예 1 에 있어서 설명한 바와 동일하게, p 형 불순물이 도프된 단결정 Si 로 이루어지는 반도체 기판 (1) 의 표면에, 소자 분리 (2) 를 형성하고 (S101. 도 4 참조), 임계값 전압 조절을 위한 이온 주입을 실시하였다 (S102. 도 5 참조).
다음으로, 상기의 스크린 산화막 (21) (도 5 참조) 을 제거하여 반도체 기판 (1) 의 표면을 노출시킨 후, 반도체 기판 (1) 의 표면에 터널 절연막 (23) 을 형성한다 (S103. 도 18 참조). 터널 절연막 (23) 의 형성은, 반도체 기판 (1) 의 표면을 N2O 분위기 중에서 열산질화시켜 SiO0 .5N 막을 형성함으로써 실시하였다. 여기에서, 터널 절연막 (23) 의 두께는 3㎚ 로 하였다.
다음으로, 단계 S103 에서 형성한 터널 절연막 (23) 상에, 전하 유지층 (24) 을 형성한다 (S104. 도 19 참조). 전하 유지층 (24) 은, Co 타겟을 스퍼터링 하고 Co 박막을 성막함으로써 형성하였다. 즉, 예 2 에 관련된 부유 게이트는, 다수로 분리된 초미립자가 아닌, 단일 박막 형상의 부유 게이트이다.
다음으로, 단계 S104 에서 형성한 전하 유지층 (24) 상에, 게이트 절연막 (25) 을 형성한다 (S105. 도 20 참조). 게이트 절연막 (25) 의 형성은, LPCVD법을 이용하여 실시하고, 기화시킨 TEOS (Tetraethoxysilane) 와 산소의 혼합 가스를 원료로 하여 SiO2 막을 형성하였다. 여기에서, 게이트 절연막 (25) 의 두께 는 10㎚ 로 하였다.
또한, Co 및 Si 의 산화물 생성 자유 에너지는, 예를 들어 온도 800℃ 에 있어서는, Co 에 대해 -316.6kJ/mo1 (반응식 : 2Co ＋ O2 → 2CoO), Si 에 대해 -717.5kJ/mol (반응식 : Si ＋ O2 → SiO2) 이고, Si 의 산화물 생성 자유 에너지 쪽이 낮다. 상기의 SiO2 막의 형성은, 비교적 높은 온도에서 실시되기 때문에, 전하 유지층 (24) 의 Co 박막 (24a1) 의 전체 또는 그 일부가 산화되어, 산화 부위 (24f) 가 생성된다 (도 20 참조).
다음으로, 상기 서술한 산화 부위 (24f) 를 환원하여 제거하기 위해, 이하에 설명하는 산화 환원 처리를 실시한다 (S106. 도 22 참조). 도 21 은, 부유 게이트 및 그 주위를 둘러싸는 절연체로서 각각 Co 와 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다. Si 를 산화시키고 Co 를 환원시키는 산화 환원 처리를 온도 800℃ 에서 실시하는 경우, H2O 에 대한 H2 분압비를 1 정도로 하면 되는 것을 도 21 로부터 알 수 있다. 이 처리 조건은 산화 환원 처리로 내부로의 반입시 및 반출시에 있어서도 동일하게 적용된다.
산화 환원 처리로의 분위기를 이하와 같이 하여 실현하였다. 먼저, 환원제로서 작용하는 H2 를 산화 환원 처리로 내부에 공급하여 H2 로 충분히 치환하고, 다음으로, 인접하는 다른 처리로에서 H2 와 O2 를 연소시켜 생성된 H2O 에 대한 H2 분압비가 1 이 되도록 공급하였다. 다음으로, 산화 환원 처리를 실시하기 위 해, 이 상태에서 시료 웨이퍼를 산화 환원 처리로 내부로 반입하여, 30 분간 유지하였다. 이어서, N2 분위기 중에서, 800℃, 10 분간 불활성 분위기 어닐을 실시하여, 게이트 절연막 (25) 중에 발생한 OH 기를 제거하였다 (도 22 참조).
다음으로, 본 발명의 예 1 에서 설명한 바와 동일하게, 제어 게이트 (6) 용 박막을 형성하고 (S108), 게이트 가공을 실시하고 (S109), 얕은 접합 영역 (7a, 8a) 을 형성하기 위해 이온 주입을 실시한다 (S110). 다음으로, 사이드 웰 (9) 을 형성하고 (S111), 이온 주입하여 콘택트 영역 (7b, 8b) 을 형성하고 (S112), RTA 장치를 이용하여 활성화 어닐을 실시하고 (S113), 할로 이온 주입 영역 (10) 을 형성하기 위해 이온 주입을 실시하고 (S114), 다시 RTA 장치를 이용하여 활성화 어닐을 실시하였다 (S115. 도 23 참조).
도 23 은, 본 발명의 예 2 에 관련된 불휘발성 반도체 기억 소자의 제조 방법에 있어서의 할로 이온 주입 영역 (10) 의 형성 공정 (S114) 및 활성화 어닐 (S115) 종료 후의 소자의 단면 구조를 개략적으로 나타내는 도면이다. 상기에서 할로 이온 주입 영역 (10) 을 형성했을 때, 본 발명의 예 1 에서 설명한 바와 동일하게, 보호막으로서 NSG 와 PSG 를 퇴적하고 (S116), 콘택트 홀을 형성하고 (S117), Al 배선을 형성하고 (S118), Al 배선과 Si 기판의 전기적 접촉을 양호하게 하기 위해 H2 어닐을 실시하였다 (S119). 상기와 같이 하여 얻어진, Co 박막을 부유 게이트로 하는 불휘발성 반도체 기억 소자는, 200℃ 의 온도 환경하에서 20 년 이상의 전하 유지 능력을 갖고 있었다.
「예 3」
도 24 는, 본 발명의 예 3 에 관련된 불휘발성 반도체 기억 소자의 단면 구조의 일례를 개념적으로 나타내는 설명도이다. 먼저, 본 발명의 예 1 및 예 2에서 설명한 바와 동일하게, p 형 불순물이 도프된 단결정 Si 로 이루어지는 반도체 기판 (1) 의 표면에, STI 형의 소자 분리 (2) 를 형성하고 (S101. 도 4 참조), 임계값 전압 조절을 위한 이온 주입을 실시하였다 (S102).
스크린 산화막을 제거한 후, 본 발명의 예 3 에서는, HfO2 실리케이트 (HfSixOy) 계의 고유전율 재료를 이용하여 터널 절연막 (33) 으로서 형성하였다. HfO2 실리케이트계의 터널 절연막 (33) 은 스퍼터링법을 이용하여 형성되고, 막두께는 3㎚ 로 하였다. 터널 절연막 (33) 에 고유전율 재료를 이용함으로써, 단채널 효과를 억제할 수 있음과 함께, 후술하는 잠정 형성층 중의 모상 절연체의 선택적 제거 공정에 있어서, 모상 절연체만을 선택적으로 제거하기 용이해진다. 이는, 보다 상세하게는 다음과 같이 설명된다. 터널 절연막이 모상 절연체와 동일한 재료, 예를 들어 SiO2 인 경우에는, 모상 절연체를 제거할 때 필연적으로 터널 절연막의 일부도 동일하게 제거된다. 그러나 한편, 모상 절연체와 터널 절연막의 재료가 상이한 경우, 예를 들어 각각 SiO2, 및 HfO2 실리케이트계 재료 등의 고유전체 재료를 이용하는 경우에는, 잠정 형성층 중의 모상 절연체만을 선택적으로 제거하고, 또한 터널 절연막은 제거되지 않고 완전하게 남기는 것이 용이해진 다. 전자와 같은, 모상 절연체의 제거 선택성이 낮은 경우에는, 터널 절연막의 막두께가 설계값보다 지나치게 얇아지고, 또한 막두께의 편차도 증대하고, 이들은 소자의 전하 유지 특성의 열화나 임계값 전압의 편차 증대 등을 일으킨다. 이와 같은 문제를 피하기 위해, 본 실시예와 같은 잠정 형성층 중의 모상 절연체를 제거하는 공정을 제조 공정에 포함하는 불휘발성 반도체 기억 소자에 있어서는, 모상 절연체와 상이한 재료를 터널 절연막에 적용하는 것은 매우 바람직하다.
다음으로, 단계 S103 에서 형성한 터널 절연막 (33) 상에, 잠정 형성층인 전하 유지층 (34) 을 형성한다 (S104. 도 25 참조). 전하 유지층 (34) 의 형성은, 금속 타겟으로서 W 의 금속판을 이용하고, 절연체 타겟으로서 SiO2 판을 이용하여, 각 타겟의 표면의 면적비를 15 : 85 로 하고, 예 1 에서 설명한 바와 동일하게 실시하였다. 또한, W 및 Si 의 산화물 생성 자유 에너지는, 예를 들어 온도 750℃ 에 있어서는, W 에 대해 -403.4kJ/mol (반응식 : W ＋ O2 → WO2), Si 에 대해 -726.2kJ/mol (반응식 : Si ＋ O2 → SiO2) 이고, Si 의 산화물 생성 자유 에너지 쪽이 낮다.
상기의 조건하에서 형성된 전하 유지층 (34) 의 단면을 투과형 전자현미경 (TEM) 으로 관찰한 결과, 평균 직경 2㎚ 의 W 초미립자가 SiO2 모상 절연체 중에 분산되어 있는 것이 확인되었다. 또한, 에너지 분산형 형광 X 선 측정 (EDX) 을 실시하고, 성막된 전하 유지층 (34) 중의 W 원소와 Si 원소의 원자수비를 측정하 여, 그 값과 W 초미립자의 직경으로부터 W 초미립자의 면밀도를 추측한 결과, 8 × 1012/㎠ 이었다.
그러나, 러더퍼드 후방 산란 (RBS) 법으로부터는, SiO2 모상 절연체 (34b) 에는 Si 원자의 개수에 대한 산소 원자의 개수가 2 배 미만이고, 산소 결핍형 결함 (34c) 이 존재하고 있는 것이 확인되고, 전자 스핀 공명 (ESR) 법으로부터는, 미결합수 (댕글링 본드) (34d) 의 존재를 나타내는 공명 흡수 피크가 검출되었다.
다음으로, 터널 절연막 (33) 상에 형성된 잠정 형성층인 전하 유지층 (34) 의 SiO2 모상 절연체 (34b) 를 선택적으로 제거하고, W 초미립자 (34a1) 를 남긴다. SiO2 모상 절연체 (34b) 의 선택적 제거는, 에칭 가스로서 CF4 ＋ H2 계 가스를 이용하여 드라이 에칭을 실시하였다 (도 26 참조).
다음으로, 스텝 S104 에서 형성한 전하 유지층 (34) 상에, 게이트 절연막 (35) 을 형성한다 (S105. 도 27 참조). 게이트 절연막 (35) 의 형성은, LPCVD법을 이용하여 실시하고, 기화된 TEOS 와 산소의 혼합 가스를 원료로서 SiO2 막을 형성하였다. 여기에서, 게이트 절연막 (35) 의 두께는 10㎚ 로 하였다. 상기의 SiO2 막의 형성은, 비교적 높은 온도에서 실시되기 때문에, W 초미립자 (34a1) 의 전체 또는 일부가 산화시키고, 산화 부위가 생성된다.
다음으로, 상기 서술한 산화 부위를 환원하기 위해, 이하에 설명하는 산화 환원 처리를 실시한다 (S106). 도 28 은, 초미립자가 W 로 이루어지고, 터널 절연막이 HfO2 실리케이트계의 고유전율 재료로 이루어지고, 게이트 절연막이 SiO2 로 이루어지는 구성에 있어서의 산화 환원 조건을 설명하기 위한 도면이다. Si 및 Hf 를 산화시켜 W 를 환원시키는 산화 환원 처리를 산화 환원 처리로의 온도 750℃ 에서 실시하는 경우, H2O 에 대한 H2 분압비를 대략 101 ∼ 108 의 넓은 범위 로 하면 된다는 것을 도 28 로부터 알 수 있다.
그러나, 산화 환원 처리로 내부로의 반입 및 반출시에는, 시료 웨이퍼의 온도가 실온까지 내려가기 때문에, 상기의 H2O 에 대한 H2 분압비를 107 정도 또는 그 이상 (H2O 농도를 0.1ppm 정도 또는 그 이하) 으로 할 필요가 있다. 실온에서 산화 환원 처리의 온도까지 산화 환원을 적절히 실시하기 위해, 상기의 H2O 에 대한 H2 분압비 및 온도를 도 28 에 나타내는 경로를 따라 변화하도록 제어하였다.
먼저, 산화 환원 처리로 내부를 10-3Pa 정도 또는 그 이하의 압력까지 배기한 후, 산화 환원 처리로 내부로 H2 를 공급하여 1 기압으로 하였다. 이 처리에 의해, 산화 환원 처리로 내부의 H2O 에 대한 H2 분압비는 108 정도 또는 그 이상, 바꿔말하면 H2O 는 10ppb 정도 또는 그 이하가 된다. 이 상태에서 시료 웨이퍼를 산화 환원 처리로 내부로 반입하고, 분위기를 유지한 채 600℃ 까지 승온시킨다.
다음으로, 산화 환원 처리 온도인 750℃ 로 승온할 때까지, 인접하는 다른 처리로에서 H2 와 O2 를 연소시켜 생성된 H2O 가스를, 서서히 유량을 늘리면서 산화 환원 처리로 내부로 공급해 가고, 750℃ 에 도달했을 때 H2O 에 대한 H2 분압비가 102 정도가 되도록 하였다. 이 상태에서 30 분간, 산화 환원 처리를 실시하였다. 연속하여 산화 환원 처리로 내부의 분위기를 N2 분위기로 치환하고, OH 기 제거를 위한 불활성 분위기 어닐을 10 분간 실시하였다. 이 때의 산화 환원 처리로 내부의 분위기를 샘플링하고, 가스 크로마토그래피 분석계에 의해 H2O 에 대한 H2 분압비를 측정한 결과, H2O 에 대한 H2 분압비는 약 108 이었다. 다음으로, 분위기를 이 상태로 유지하면서, 시료 웨이퍼를 산화 환원 처리로의 온도의 낮은 영역까지 이동시켜 실온까지 냉각시켰다.
다음으로, 본 발명의 예 1 에서 설명한 바와 동일하게, 제어 게이트 (6) 용 박막을 형성하고 (S108), 게이트 가공을 실시하고 (S109), 얕은 접합 영역 (7a, 8a) 을 형성하기 위해 이온 주입을 실시하였다 (S110). 또한, 게이트 길이는 전자 노광 장치를 이용하여 65㎚ 로 하였다. 다음으로, 사이드 웰 (9) 을 형성하고 (S111), 이온 주입하여 콘택트 영역 (7b, 8b) 을 형성하고 (S112), RTA 장치를 이용하여 활성화 어닐을 실시하고 (S113), 할로 이온 주입 영역 (10) 을 형성하기 위해 이온 주입을 실시하고 (S114), 다시 RTA 장치를 이용하여 활성화 어닐을 실시하였다 (S115). 활성화 어닐 (S115) 완료 후의 소자의 단면 개략도를 도 29 에 나타낸다.
다음으로, 예 1 에서 설명한 바와 동일하게, 보호막으로서 NSG 와 PSG 를 퇴적하고 (S116), 콘택트 홀을 형성하고 (S117), Al 배선을 형성하고 (S118), Al 배선과 Si 기판의 전기적 접촉을 양호하게 하기 위해 H2 어닐을 실시하였다 (S119).
상기의 제어 게이트 (6) 의 퇴적 형성으로부터 상기의 H2 어닐까지의 공정에 관한 상세 내용은, 게이트 가공 공정을 제외하고 예 1 및 예 2 에서 설명한 바와 동일하다. 상기와 같이 하여 얻어진, 게이트 길이가 65㎚ 이고 W 초미립자를 부유 게이트군으로 하는 불휘발성 반도체 기억 소자는, 200℃ 의 온도 환경하에서 20 년 이상의 전하 유지 능력을 갖고, 106 회를 초과하는 갱신 특성을 갖고 있었다.
본 발명에 관련된 불휘발성 반도체 기억 소자 및 그 제조 방법은, 종래보다, 금속 초미립자 부유 게이트 등의 부유 게이트 주위의 절연체의 절연성 향상과, 부유 게이트 중의 산화된 금속 부분의 비율 저감을 가능하게 하고, 따라서 높은 전하 유지 능력을 갖는 불휘발성 반도체 기억 소자 및 그 제조 방법 등에 적용할 수 있다.
또한, 그 처리의 효과에 의해, 종래의 플래쉬 메모리보다 전하 유지 능력을 향상시킬 수 있기 때문에, 터널 절연막의 막두께를 얇게 한 경우에도, 종래의 플래쉬 메모리와 동일한 정도의 전하 유지 능력을 얻을 수 있게 되고, 데이터의 기록 동작 및 소거 동작의 속도 향상, 및, 소자의 미세화 및 고밀도화에 이바지하는 불 휘발성 반도체 기억 소자 및 그 제조 방법 등에도 적용할 수 있다.
게다가 전하를 유지하는 기억 형식의 불휘발성 반도체 기억 소자뿐만 아니라, 그 밖의 기억 형식의 불휘발성 반도체 기억 소자, 예를 들어 강유전체 메모리 (FeRAM), MRAM 등의 제조 방법 등에도 적용할 수 있다.
또한, 2005년 9월 12일에 출원된 일본 특허출원 제2005-263792호의 명세서, 특허청구의 범위, 도면 및 요약서의 전체 내용을 여기에 인용하고, 본 발명의 명세서의 개시로서 도입하는 것이다.

Claims (8)

  1. 산화물 생성에 관련된 깁스 (Gibbs) 의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 높은 원소인 난(難)산화성 원소로 구성되는 난산화성 물질과,
    산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 낮은 원소, 및 Si 로 이루어지는 이(易)산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서,
    상기 난산화성 물질로 이루어지는 부분과 상기 이산화성 물질의 산화물로 이루어지는 부분이, 모두 물리적 형성법을 이용하여 형성되고,
    산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 것을 특징으로 하는 불휘발성 반도체 기억 소자의 제조 방법.
  2. 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 높은 원소인 난산화성 원소로 구성되는 난산화성 물질과,
    산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 낮은 원소, 및 Si 로 이루어지는 이산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서,
    상기 난산화성 물질로 이루어지는 부분이 물리적 형성법을 이용하여 형성되고, 상기 이산화성 물질의 산화물로 이루어지는 부분이 화학적 형성법을 이용하여 형성되고,
    산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 것을 특징으로 하는 불휘발성 반도체 기억 소자의 제조 방법.
  3. 산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 높은 원소인 난산화성 원소로 구성되는 난산화성 물질과,
    산화물 생성에 관련된 깁스의 생성 자유 에너지가, 1 기압 또한 0℃ 내지 1200℃ 의 범위 내에 있어서, 동일 온도 조건에서의 Si 의 산화물 생성에 관련된 깁스의 생성 자유 에너지보다도 낮은 원소, 및 Si 로 이루어지는 이산화성 원소로 구성되는 이산화성 물질의 산화물이 혼재 또는 적층된 구조를 갖는 불휘발성 반도체 기억 소자의 제조 방법에 있어서,
    상기 난산화성 물질 부분이, 상기 난산화성 물질과 제 1 상기 이산화성 물질의 산화물이 혼재 또는 적층되는 잠정 (暫定) 형성층을 물리적 형성법을 이용하여 형성한 후에, 상기 잠정 형성층 중의 제 1 상기 이산화성 물질의 산화물을 선택적으로 제거하여 형성되고,
    상기 이산화성 물질의 산화물 부분이, 상기 잠정 형성층 중의 제 1 상기 이산화성 물질의 산화물이 선택적으로 제거된 후에, 물리적 형성법 또는 화학적 형성법을 이용하여, 제 1 상기 이산화성 물질의 산화물과 동일 또는 상이한 제 2 상기 이산화성 물질의 산화물을 퇴적함으로써 형성되고,
    산화제로서 기능하는 산화용 기체와 환원제로서 기능하는 환원용 기체의 혼합 기체 중에서, 0℃ 에서 1200℃ 까지의 온도 범위 내에 있어서 상기 난산화성 물질이 환원되고 또한 제 2 상기 이산화성 물질의 산화물이 산화되도록, 상기 산화용 기체와 상기 환원용 기체의 혼합비 및 온도를 제어하여 열처리를 실시하는 것을 특징으로 하는 불휘발성 반도체 기억 소자의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화용 기체가 0℃ 내지 1200℃ 의 범위 내에서, 상기 이산화성 물질과의 산화 반응에 관련된 깁스의 자유 에너지의 변화량이 부(負)가 되는 기체이고,
    상기 환원용 기체가 0℃ 내지 1200℃ 의 범위 내에서, 상기 난산화성 물질의 산화물과의 환원 반응에 관련된 깁스의 자유 에너지의 변화량이 부, 또한, 상기 이산화성 물질의 산화물과의 환원 반응에 관련된 깁스의 자유 에너지의 변화량이 정(正)이 되는 기체인, 불휘발성 반도체 기억 소자의 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화용 기체가 H2O 를 함유하고, 상기 환원용 기체가 H2 를 함유하는, 불휘발성 반도체 기억 소자의 제조 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 산화용 기체와 상기 환원용 기체의 혼합 기체 중에서, 상기 난산화성 물질이 환원되고 또한 상기 이산화성 물질의 산화물이 산화되도록 상기 열처리를 실시한 후에, 소정의 불활성 분위기 중 또는 감압 중에서 추가로 열처리를 실시하는, 불휘발성 반도체 기억 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 불활성 분위기 중 또는 감압 중에 있어서의 열처리를 600℃ ∼ 900℃ 에서 실시하는, 불휘발성 반도체 기억 소자의 제조 방법.
  8. 삭제
KR1020087003742A 2005-09-12 2006-09-08 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법 Expired - Fee Related KR101351694B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005263792A JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
JPJP-P-2005-00263792 2005-09-12
PCT/JP2006/317885 WO2007032282A1 (ja) 2005-09-12 2006-09-08 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20080055796A KR20080055796A (ko) 2008-06-19
KR101351694B1 true KR101351694B1 (ko) 2014-01-14

Family

ID=37864876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003742A Expired - Fee Related KR101351694B1 (ko) 2005-09-12 2006-09-08 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법

Country Status (7)

Country Link
US (1) US7820515B2 (ko)
EP (1) EP1933378A4 (ko)
JP (1) JP4909552B2 (ko)
KR (1) KR101351694B1 (ko)
CN (1) CN100595907C (ko)
TW (1) TWI390677B (ko)
WO (1) WO2007032282A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681885B (zh) * 2007-06-25 2013-09-25 株式会社半导体能源研究所 半导体器件
JP2009018403A (ja) * 2007-07-13 2009-01-29 Toyota Central R&D Labs Inc 貴金属ナノ粒子分散薄膜及びその製造方法
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
WO2010086067A1 (en) * 2009-01-29 2010-08-05 International Business Machines Corporation Memory transistor with a non-planar floating gate and manufacturing method thereof
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8575678B2 (en) * 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
JP6131701B2 (ja) * 2013-05-08 2017-05-24 株式会社豊田自動織機 半導体基板の製造方法
CN111364091B (zh) * 2020-03-12 2021-06-15 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法
WO2022059482A1 (ja) * 2020-09-15 2022-03-24 東京エレクトロン株式会社 半導体装置の製造方法
KR20230043634A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330273A (ja) * 1998-05-08 1999-11-30 Toshiba Corp 半導体素子
JP2004055969A (ja) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi 不揮発性半導体記憶素子および製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186421A (ja) 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその書き込み消去方法
JP2004006884A (ja) * 1999-06-04 2004-01-08 Matsushita Electric Ind Co Ltd 半導体素子
JP2003051498A (ja) 2001-06-01 2003-02-21 Matsushita Electric Ind Co Ltd 微粒子膜、その製造方法および半導体装置
JP2003086715A (ja) 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100499151B1 (ko) * 2003-10-29 2005-07-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330273A (ja) * 1998-05-08 1999-11-30 Toshiba Corp 半導体素子
JP2004055969A (ja) * 2002-07-23 2004-02-19 Mitsumasa Koyanagi 不揮発性半導体記憶素子および製造方法

Also Published As

Publication number Publication date
TWI390677B (zh) 2013-03-21
JP4909552B2 (ja) 2012-04-04
TW200715486A (en) 2007-04-16
EP1933378A1 (en) 2008-06-18
WO2007032282A1 (ja) 2007-03-22
KR20080055796A (ko) 2008-06-19
JP2007080944A (ja) 2007-03-29
EP1933378A4 (en) 2014-08-13
US7820515B2 (en) 2010-10-26
CN100595907C (zh) 2010-03-24
CN101263595A (zh) 2008-09-10
US20080171411A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
KR101351694B1 (ko) 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법
US7067379B2 (en) Silicide gate transistors and method of manufacture
JP5669954B2 (ja) 高Ｋ／金属ゲートＭＯＳＦＥＴを有するＶｔ調整及び短チャネル制御のための構造体及び方法。
US7378344B2 (en) Method of manufacturing a semiconductor device including a silicide layer having an NiSi phase provided on source and drain regions
US8629009B2 (en) Programmable high-k/metal gate memory device
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
CN103107091A (zh) 一种半导体结构及其制造方法
JP2006140447A (ja) 半導体装置およびその製造方法
US20130049200A1 (en) Silicidation of device contacts using pre-amorphization implant of semiconductor substrate
US7358571B2 (en) Isolation spacer for thin SOI devices
US20230299053A1 (en) Stacked transistor structure with reflection layer
US20150279694A1 (en) DRAM Cells and Methods of Forming Silicon Dioxide
JP5056418B2 (ja) 半導体装置およびその製造方法
JP2008243994A (ja) 半導体装置及びその製造方法
CN203134802U (zh) 一种半导体结构
US8580646B2 (en) Method of fabricating field effect transistors with low k sidewall spacers
US6667233B2 (en) Method for forming a silicide layer of semiconductor device
TWI261896B (en) Method for manufacturing a semiconductor device having polysilicon plugs
JP2009016688A (ja) 半導体装置の製造方法
CN109727914B (zh) 半导体结构及其形成方法
KR100840640B1 (ko) 반도체 소자의 제조 방법
JP2006245604A (ja) 電界効果型トランジスタの製造方法
Park et al. Bulk-FinFETs implementing insulating layer under source and drain for DRAM cell application

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20080215

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110726

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121011

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130424

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131027

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20171019