TWI390677B - And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics - Google Patents

And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics Download PDF

Info

Publication number
TWI390677B
TWI390677B TW095133678A TW95133678A TWI390677B TW I390677 B TWI390677 B TW I390677B TW 095133678 A TW095133678 A TW 095133678A TW 95133678 A TW95133678 A TW 95133678A TW I390677 B TWI390677 B TW I390677B
Authority
TW
Taiwan
Prior art keywords
oxide
oxidizable substance
gas
formation
semiconductor memory
Prior art date
Application number
TW095133678A
Other languages
English (en)
Other versions
TW200715486A (en
Inventor
Masaaki Takata
Mitsumasa Koyanagi
Original Assignee
Asahi Glass Co Ltd
Univ Tohoku
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Univ Tohoku filed Critical Asahi Glass Co Ltd
Publication of TW200715486A publication Critical patent/TW200715486A/zh
Application granted granted Critical
Publication of TWI390677B publication Critical patent/TWI390677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

電荷保持特性優良的非揮發性半導體記憶元件之製造方法
本發明是關於具有使用包含例如Si和Ni、W、Co等之遷移金屬的差異程度不同之多數元素的物質，形成氧化物生成所涉及之吉布斯(gibbs)生成自由能之構造的電荷保持特性優良的非揮發性半導體記憶元件及其製造方法，尤其，關於藉由不易氧化性物質和易氧化性物質之氧化物構成上述構造，氧化並降低該氧化物所含之由於氧缺乏型缺陷、懸鍵等之氧不足產生之缺陷，還原不易氧化性物質而製造出的電荷保持特性優良的非揮發性半導體記憶元件及其製造方法。以下，將氧化物生成所涉及之吉布斯生成自由能單稱為氧化物生成自由能。
以往，行動電話等之攜帶資訊終端裝置中，作為可非揮發性記憶之記憶裝置是廣泛使用快閃記憶體。其理由可舉出比較容易高積體化，與以往之邏輯或DRAM等之元件的製造技術互換性高，製造成本比較便宜等。但是，不容易使包圍快閃記憶體之浮置閘的絕緣體予以薄膜化。
為了確保浮置閘之電荷保持，即是快閃記憶體之記憶保持之信賴性，包圍浮置閘之絕緣體之膜厚需設為特定厚度以上。如此一來，因絕緣體之薄膜化困難，以往構造之快閃記憶體，元件之微細化、高速化、低電壓、低消耗電力化等之高性能則有困難，預測高性能化最快在2007年 就達到界限。
就以解決關於上述在單一浮置閘型快閃記憶體中所產生，確保電荷保持之信賴性和絕緣體薄膜化之並存之問題的技術而言，提案有將浮置閘分割成多數個之技術。就以將浮置閘分割成多數個之具體方法之一例而言，則有在每一個記憶元件形成多數Si超微粒子，將該些Si超微粒子群當作浮置閘利用之方法(例如專利文獻1)。如此一來，藉由分割浮置閘，即使在產生保持電荷之洩漏時，亦可以將儲存電荷之損失限定於局部區域，緩和對絕緣體之信賴性的要求。將具有如此被分割成多數之浮置閘的快閃記憶體稱為分割浮置閘型快閃記憶體，另外將上述之先前構造之快閃記憶體稱為單一浮置閘快閃記憶體。
分割上述浮置閘之技術除了有助於提昇絕緣體之電荷保持之信賴性之外，亦可使絕緣體薄膜化，成為解決以往單一浮置閘型快閃記憶體所具有之上述問題點的技術之一。
而且，具有當作浮置閘之角色的超微粒子不僅有Si，也研究出金屬的技術。由金屬超微粒子所構成之浮置閘，是比Si超微粒子浮置閘可以提昇電荷保持能力(例如，專利文獻2)。該理由因為金屬之功函數比Si之電子親和力大，故相對於被保持於金屬超微粒子浮置閘內之電荷的電位障壁，是比相對於Si超微粒子浮置閘內之電荷的電位障壁高。
在此，專利文獻2所揭示之金屬超微粒子浮置閘之形 成技術中，因使用CVD法形成被堆疊於金屬超微粒子浮置閘和控制閘之間的絕緣膜(以下，稱為閘極絕緣膜)，故於形成閘極絕緣膜之時，則有金屬超微粒子被氧化之情形。如此一來，指摘有可能因為金屬超微粒子被氧化，故有效作用於電荷保持之金屬超微粒子之數量減少。
作為迴避如此金屬超微粒子氧化之技術，揭示有使用濺鍍法形成閘極絕緣膜之技術(例如，專利文獻3)。濺鍍法因可以比起CVD法或熱氧化法一般為低之溫度形成膜，故可抑制金屬超微粒子之氧化，並且在上方堆疊閘極絕緣膜。
專利文獻1：日本特開平11-186421號公報
專利文獻2：日本特開2003-51498號公報
專利文獻3：日本特開2003-86715號公報
但是，使用如此之濺鍍法的以往非揮發性半導體記憶元件之製造技術中，使用濺鍍法所形成之SiO2 等之絕緣體，一般是以氧缺乏型缺陷之密度高，成為Si過剩之組成比之情形為多。再者，由於也多含有懸鍵(dangling bond)，故比起使用CVD法或熱氧化法而所形成之SiO2 膜，則有絕緣性低之問題。
因此，為了形成包圍金屬超微粒子浮置閘之絕緣體，使用CVD法或熱氧化法，或濺鍍法各有金屬超微粒子之 氧化問題或是絕緣體低之問題。其結果，產生無法充分發揮金屬超微粒子浮游閘具有之高電荷保持能力，無法充分謀求絕緣體之薄膜化等之問題，無法充分導出具有金屬超微粒子浮置閘之非揮發性半導體記憶元件之元件性能。
本發明是鑒於如此之問題而所創作出者，提供由金屬超微粒子等所構成之浮置閘之周圍的絕緣體之絕緣性較以往提昇，並可降低浮置閘中之氧化的金屬部分之比率的非揮發性半導體記憶元件及其製造方法。
考慮上述問題點，申請專利範圍第1項所涉及之發明，為一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯(gibbs)生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，具有下述構成：由上述不易氧化性物質所構成之部分，和由上述易氧化性物 質之氧化物所構成之部分中之任一者皆使用物理性形成法而形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和上述還原用氣體之混合比及溫度而執行熱處理。
藉由該構成，超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，且超微粒子浮置閘或是單一浮置閘以及絕緣體使用物理性形成法而所形成之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。並且，在本發明中稱為不易氧化性是指比Si更難以氧化之性質，具體而言，為氧化物生成所涉及之吉布斯生成自由能，比在1氣壓且在相同溫度條件下之Si氧化物生成自由能更高，比Si更難以氧化之性質。再者，將具有該性質之元素當作不易氧化性元素，及將由不易氧化性元素所構成之物質當作不易氧化性物質。再者，另一方面，本發明中稱為易 氧化性是指比Si更容易氧化之性質，具體而言，為氧化物生成所涉及之吉布斯生成自由能，與在1氣壓且在相同溫度條件下之Si氧化物生成自由能比較為相同或者比較低，比Si更容易氧化之性質。再者，與上述之不易氧化性之情形相同，各定義易氧化性元素及易氧化性物質。
再者，申請專利範圍第2項所涉及之發明，是一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，具有下述構成：由上述不易氧化性物質所構成之部分是使用物理性形成法而形成，由上述易氧化性物質之氧化物所構成之部分是使用化學性形成法而形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和 上述還原用氣體之混合比及溫度而執行熱處理。
藉由該構成，超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘使用物理性形成法而所形成，且絕緣體使用化學性形成法而所形成之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或是還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。
再者，申請專利範圍第3項所涉及之發明，為一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之 吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，具有下述構成：上述不易氧化性物質之部分，是於使用物理性形成法形成混有或疊層上述不易氧化性物質和第1易氧化性物質之氧化物的暫定形成層之後，選擇性除去上述暫定形成層中之第1上述易氧化性物質之氧化物而所形成，上述易氧化性物質之氧化物之部分，是於選擇性除去上述暫定形成層中之第1上述易氧化性物質之氧化物之後，使用物理性形成法或是化學性形成法，藉由堆積與第1上述易氧化性物質之氧化物相同或不同之第2上述易氧化性物質之氧化物而所形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化第2上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和上述還原用氣體之混合比及溫度而執行熱處理。
藉由該構成，超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘使用物理性形成法而所形成，且絕緣體使用物理性形成法或是化學性形成法而所形成之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或是還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置 閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。再者，選擇性除去使用物理性形成法而所形成之暫定形成層中，含有以SiO等之氧不足為原因之缺陷比較多之第1易氧化性物質之氧化物，堆積以氧不足為原因之缺陷少之第2易氧化性物質之氧化物，故可以實現具有以氧不足為原因之缺陷更少之絕緣體的非揮發性半導體記憶元件之製造方法。
再者，申請專利範圍第4項所涉及之發明中，上述氧化用氣體，是在從攝氏0度至攝氏1200度之範圍內，與上述易氧化性物質之氧化反應所涉及之吉布斯自由能的變化量成為負之氣體，上述還原用氣體，是在從攝氏0度至1200度之範圍內，與上述不易氧化性物質之氧化物的還原反應所涉及之吉布斯自由能的變化量為負，並且與上述易氧化性物質之氧化物的還原反應所涉及之吉布斯自由能的變化量為正之氣體。
藉由該構成，除了申請專利範圍第1項至第3項中之任一項的效果之外，因可以在從攝氏0度至攝氏1200度之範圍內，氧化用氣體適當氧化Si等之易氧化性物質，並不使超微粒子浮置閘或單一浮置閘氧化，還原用氣體不使SiO2 等之易氧化性物質之氧化物還原，另外，可以適當還原由不易氧化性物質所構成之超微粒子浮置閘或是單一浮置閘，故可以使所使用之氧化用氣體之氧化力，及所使用之還原用氣體之還原力予以適當化，並適當實施上述 氧化還原之熱處理，可以實現具有高電荷保持能力之非揮發半導體記憶元件之製造方法。
再者，申請專利範圍第5項所涉及之發明，是申請專利範圍第1項至第4項中之任一項所記載中，上述氧化用氣體含有H2 O，上述還原用氣體含有H2 。
藉由該構成，除了申請專利範圍第1項至第4項中之任一項的效果之外，因將在半導體元件製造領域中具有充分使用實績，容易處理之氫、水蒸氣，當作氧化還原用之混合氣體使用，故可以容易實現安全且再現性佳製造具有高電荷保持能力之非揮發性半導體記憶元件的非揮發性半導體記憶元件之製造方法。
再者，申請專利範圍第6項所涉及之發明，是具有下述構成：以在上述氧化用氣體和上述還原用氣體之混合氣體中，上述不易氧化性物質被還原，並且上述易氧化性物質之氧化物被氧化之方式，於執行上述熱處理之後，在特定惰性環境中或是減壓中，又執行熱處理。
藉由該構成，除申請專利範圍第1項至第5項中之任一項的效果之外，因於執行氧化還原處理之後，又在特定惰性環境中或是減壓中執行熱處理，故可以實現可效果性除去有可能於氧化還原處理後所殘留之OH基等之副生成物的非揮發性半導體記憶元件之製造方法。在此，有可能於氧化還原處理後所殘留之OH基會導致降低氧化物之熔點、降低氧化物絕緣性等的不良影響。
再者，申請專利範圍第7項所涉及之發明，是屬於具 有上述不易氧化性物質之非揮發性半導體記憶元件，具有使用申請專利範圍第1項至第6項中之任一項所記載之非揮發性半導體記憶元件之製造方法所製造出之構成。
藉由該構成，可以實現具有申請專利範圍第1項至第6項中之任一項之效果的非揮發性半導體記憶元件。
本發明是超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘使用物理性形成法而所形成，且絕緣體使用物理性形成法或化學性形成法而所形成之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件及非揮發性半導體記憶元件之製造方法。
以下，針對本發明之實施型態，使用圖面予以說明。
第1圖是概念性表示本發明之實施型態所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。於第1 圖中，非揮發性半導體記憶元件100是被形成在半導體基板1上，藉由元件分離2被元件分離。並且，第1圖中之半導體基版1是p型之半導體基板，元件分離2是使用STI(Shallow Trench Isolation)技術而所形成。
非揮發性半導體記憶元件100是具有在半導體基板1上，依照通道絕緣膜3、保持電荷之電荷保持層4、閘極絕緣膜5及控制閘極6之順序而疊層之構造。該電荷保持層4是具有當作浮置閘發揮功能之超微粒子4a1分散於母相絕緣體4b中之構造。
在此，控制閘極6是因應所施加之電壓，在半導體基板1之表面形成通道，注入或放出電荷至電荷保持層4。在半導體基板1之表面形成源極區域7及汲極區域8。源極區域7及汲極區域8為摻雜n型雜質之區域，具有用以取得Al配線和歐姆接觸之接觸區域7b、8b，和含有比較低濃度之n型雜質的擴散層之高耐壓化，及具有擔任抑制熱載體過剩生成之職責的接合區域7a、8a。
上述源極區域7及汲極區域8是使用所謂的自行對準之技術，以與形成有電荷保持層4及控制閘極6之區域重疊之區域(閘極重疊區域)縮小之方式加以形成。該是因為降低藉由該重疊所產生之寄生電容。再者，閘極長度相對於0.3μm以下左右之元件，如第1圖所示般，是以在比淺接合區域7a、8a更接近於半導體基板1之內部，離子注入與半導體基板1同極之p型雜質而形成提高p型雜質濃度之暈環(Halo)離子注入區域10為佳。該暈環離 子注入是具有藉由縮短閘極長度，抑制在比形成有通道之半導體表面附近更深一點之處所產生之源極汲極間之洩漏的效果。
作為半導體基板1是可以使用具有Si或是Ge單晶基板、SiGe單晶基板、SiC之單晶基板或是該些單晶層形成在絕緣體上之構造，例如SOI(Silicon On Insulator)基板等之半導體基板。由物性明確，容易得手等之觀點來看，以Si單晶基板為佳。作為有助於元件之高速動作的半導體基板(或是層)之材料，以提高載體移動度之觀點來看，以Ge或SiGe等之單晶或是具有變形之Si單晶為佳。再者，由藉由降低基板空乏層之寄生電容減少延遲時間或提昇閾限以下特性之觀點來看，則以SOI基板為佳。再者，為了在高溫環境下動作或高電壓驅動則以SiC之單晶基板等為佳。
並且，由於可以將比電洞移動度高之電子當作載體利用，故上述半導體基板是以p型半導體為佳。
以下，半導體基板1以Si單晶基板予以說明。於上述中，元件分離雖然是設為STI型之元件分離，但是必須要提高積體度之時等，即使使用所謂的LOCOS(Local Oxidation of Silicon)型之元件分離亦可。
通道絕緣膜3雖然可以使用例如SiO2 膜等之氧化膜、氮化膜、其他絕緣性之材料而形成，但是SiO2 膜由於使Si熱氧化，取得細密且安定，故適合用以實現良好元件動作。再者，作為通道絕緣膜3，由下述之點來看。 使用例如由SiOx Ny 或Hf系氧化物等之高介電率材料(High-k材料)所構成之高介電體膜為佳。
即是，藉由使用由高介電率材料所構成之介電體膜，可以提高半導體基板1和控制閘極6之電容結合性，抑制短通道效果，於通道絕緣膜3上之電荷保持層4內之浮置閘使用金屬之時，可以抑制金屬元素從浮置閘擴散至半導體基板1。並且，上述x及y是0≦x<2.0<y≦4/3。但是，同時滿足2x+3y=4之條件對於降低懸鍵之點則更佳。
電荷保持層4是被形成在通道絕緣膜3上，具有用以保持電荷之超微粒子4a1，和超微粒子4a1分散之母相絕緣體4b。電荷保持層4之形成方法雖然開發有各種，但是例如日本特開2004-55969號公報中所記載般，由以下之理由使用由具有大功函數之金屬所構成之超微粒子4a1用之靶材和母相絕緣體4b用之靶材雙方，同時濺鍍之方法(以下，稱為同時濺鍍法)極佳。
藉由使用電荷保持層之上述形成方法，取得具有在母相絕緣體4b中高密度分散金屬之超微粒子4a1之構造的膜。藉由使用於高密度分散具有大功函數之金屬的超微粒子4a1的電荷保持層4，取得以下之優點。即是，因屬於構成浮置閘之超微粒子之材料具有大功函數之金屬，故比起半導體，可以將電荷保持於深能量位準，與絕緣體之界面的電位障壁變高。其結果，可以提高通道絕緣膜3之電位障壁，可抑制通道洩漏所產生之來自超微粒子之電荷散逸，提高電荷保持能力。
再者，由於成為浮置閘之金屬超微粒子高密度多數存在於一個記憶元件內，並且藉由母相絕緣體互相絕緣，即使通道絕緣膜產生絕緣破壞之時，損失之電荷量亦可以抑制成局部性且最小限。如此一來，浮置閘之分割化具有容許某程度發生絕緣破壞之效果，有助於提昇元件之成品率。
一個元件所含之浮置閘之數量越多，越可以提昇上述效果，該可以藉由以高密度形成超微粒子之密度實現。然後，為了高密度予以分散，超微粒子之尺寸以越小越好。在此，藉由使用上述之同時濺鍍法，因可將直徑1至3nm左右之極小金屬超微粒子高密度多數分散於母相絕緣體中，故由上述電荷保持能力、絕緣破壞等之觀點來看，為極適合之超微粒子形成方法。
藉由使用上述之同時濺鍍法可以小尺寸且高密度分散之理由，是金屬超微粒子和母相絕緣體之形成同時被形成，故在超微粒子之形成過程中，母相絕緣體覆蓋金屬超微粒子之周圍，作用成抑制金屬超微粒子之粒生長。再者，移動充分被確保之生長條件下，雖然基板上之金屬超微粒子一般是粒生長至熱力學性決定之一定大小，但是在濺鍍法中，由於在比較低溫執行金屬超微粒子之形成，故可在成為熱力學性決定之大小之前的非平衡狀態下停止粒生長之反應。由於該些理由，作為電荷保持層之形成方法是以使用金屬之靶材和絕緣體之靶材而執行的同時濺鍍法為極佳。
又，作為形成金屬超微粒子所使用之金屬，除功函數大之外，以具有接近於半導體基板及控制閘極之功函數之功函數，並提高電荷保持能力為佳。在此，半導體基板之功函數是指費米(Fermi)位準和真空位準之能量差。具體而言，功函數為4.2eV以上，又半導體基板或控制閘極之功函數和0.5eV以下之差為佳。
再者，作為形成金屬超微粒子之金屬，以及使各個在半導體製造工程中之高溫環境下亦可以安定，於藉由金屬擴散通過通道絕緣膜而到達半導體基板之時，不影響通道之電子、電洞對之生成及再結合之觀點來看，選擇熔點高，滿足半導體中之離子化能量比半導體之能帶間隙之能量寬度(以下稱為間隙能量)之一半充分小之元素為佳。
具體而言，熔點為1400℃以上，再者離子化能量比間隙能量之一半小於0.1eV以上為佳。以上，當綜合功函數、熔點及離子化能量之觀點時，作為形成金屬超微粒子所使用之金屬，具體而言雖然以W、Mo、Ti、Pd、Ni、Ta、Cr等為佳，但是即使為Os、Re、Nb、Ru、Rh、Pt等亦可。再者，即使為上述金屬之合金亦可。
再者，因取得鄰接金屬超微粒子間之絕緣性，故金屬超微粒子之間隔是以特定間隔以上為佳，具體而言以1nm以上為佳。另外，當間隔離太遠時，因超微粒子之高密度化具有困難，故以5nm設為上限為佳。鄰接之金屬超微粒子間之間隔幾乎依存於濺鍍時所使用之靶材的金屬和絕緣體之混合比率，藉由該混合比率之調節，可以控制鄰接之 金屬超微粒子間之間隔。並且，在此所稱的超微粒子之間隔是指最鄰接之兩個超微粒子中，超微粒子和母相絕緣體之界面彼此的最短距離。
另外，作為母相絕緣體4b，是以電子親合力為小和容易形成非晶質之材料，並提高電荷保持能力為佳。再者，熔點高是以在半導體製造工程中之高溫環境下，母相絕緣體4b安定為佳。具體而言，電子親和力為1.0eV以下，熔點為1400℃以上為佳。以上，綜合電子親和力、容易形成非晶質及熔點之觀點，作為母相絕緣體4b，具體而言以由SiO2 等所形成之非晶質體為佳。或是即使使用非晶質之Al2 O3 或TiO2 等亦可。
但是，作為電荷保持層4之母相絕緣體4b，使用例如氧化物之時，氧化物一般因多含有藉由氧缺乏型缺陷、懸鍵等之氧不足所造成之缺陷(以下，單稱為藉由氧不足所造成之缺陷。即使針對氮化物等之氧化物以外之絕緣物中之缺乏型缺陷、懸鍵等之缺陷也同樣使用)，故具有下述問題。即是，被保持於超微粒子之電荷可以經由因該氧不足所造成之缺陷而容易移動至鄰接之另外的超微粒子，超微粒子間之絕緣性下降。
為了避免如此絕緣性下降，必須使氧原子結合於因電荷保持層之母相絕緣體中之多數含有之氧缺乏型缺陷或懸鍵等之氧不足所造成之缺陷，除去該氧不足所造成之缺陷。在此，除去該些氧不足所造成之缺陷是必須以不使超微粒子氧化之方式來執行。針對控制超微粒子之氧化，並 且使氧原子結合於氧化物之缺陷之具體方法，於後述說明。
被形成在電荷保持層4上之閘極絕緣層5之形成方法大分為物理性之形成方法和化學性之形成方法，雖然形成閘極絕緣膜5使用該些中之任一方法亦可，但是各具有一優點及一缺點。首先，以濺鍍法為主之物理性形成法因成膜溫度比較低，故具有可以抑制為基底層之電荷保持層4的浮置閘4a1之氧化的優點。但是，因在膜中含有多數氧不足所導致之缺陷，故絕緣性一般來說為低。
因此，於藉由物理性形成法形成閘極絕緣膜5之時，雖然抑制存在於基底之電荷保持層4內之超微粒子4a1之氧化的效果為高，但是閘極絕緣膜5本身之絕緣性變低。其結果，儲存於超微粒子4a1之電荷經多數存在於閘極絕緣膜5中之缺陷位準等而洩漏至控制閘極6之確率變高，元件之電荷保持能力降低。
另外，以比物理性形成法更廣泛被使用之化學性形成法當作絕緣體之形成方法，是所形成之絕緣體中之氧不足所導致之缺陷密度低，比起物理性形成法絕緣性一般來說比較高。但是，化學形成法一般成膜溫度高，故在成膜時，有基底之電荷保持層4之超微粒子4a1容易氧化之缺點。因此，於藉由化學性形成法形成閘極絕緣膜5之時，雖然閘極絕緣膜5本身之絕緣性高，但是基底之電荷保持層4所含有之超微粒子4a1容易氧化，實現與使用物理性形成法之時相反之狀況。當浮置閘4a1氧化時，保持電荷 之能量位準上升，其結果電位障壁變低，電荷保持能力降低。
如上述說明般，作為形成閘極絕緣膜5之方法考慮有兩種方法，即是物理性形成法和化學性形成法中之任一者具有元件具有電荷保持能力不佳之問題點。閘極絕緣膜5之兩種形成方法應解決之問題點，針對物理性形成方法為降低閘極絕緣膜5中之氧不足所導致的缺陷，針對化學性形成方法為抑制依存在基底的電荷保持層4內之超微粒子4a1氧化。
以下，電荷保持層4例如由金屬之超微粒子和氧化物之母相絕緣體所構成，以由使用物理性成膜方法形成閘極絕緣膜5之氧化物所形成之構成為例，針對解決上述問題之本發明所涉及之氧化還原處理方法予以說明。在此，通道絕緣膜3設為氧化物。
用以除去氧化物中之氧不足所導致之缺陷的氧化劑，及被氧化之金屬超微粒子之還原劑是滿足下一個基準。首先，氧化劑雖然具有充分氧化例如Si等之易氧化物質的氧化力，但是必須為不使Ni、W等之不易氧化性物質氧化之物質。另外，還原劑雖然可以還原例如Ni、W等之不易氧化性物質，但是必須為具有滿足不還原易氧化性物質之條件的物質。在此，不易氧化性及易氧化性是使用先前所述之氧化物生成所涉及之生成自由能而所定義的語句。
作為具備上述條件之氧化劑，對Si可以使用H2 O、 NO2 、N2 O4 、NO、N2 O、SO2 、SO3 、CO2 、CO、HClO等。再者，作為具備上述條件之還原劑，是可以使用H2 、NH2 、N2 H4 、N2 H2 、CO、CH4 等。尤其，將H2 O當作氧化劑使用，將H2 當作還原劑使用，由副生成物殘留等之影響比較小，在以往之半導體製造工程中非常廣泛被使用，關於該些氣體既取得學識性、技術性之知識也比較多，比較容易處理之觀點來看為最佳。
並且，雖然可以將O2 、O3 等當作氧化劑使用，但是該些物質，因氧化力極強，故將原本欲還原之金屬超微粒子氧化，產生還原反應成為統治的平衡條件移動至高溫側等之製造上的不良狀況。欲將氧化物中之氧不足所導致之缺陷氧化而使用該些強氧化劑之時，還原劑使用上述之與O2 、O3 等反應性為高之H2 等，於導入處理環境氣體之前，使該些充分反應，生成H2 O氣體，當在此所產生之反應物質當作氧化劑使用為佳。
接著H2 O、H2 ，以氮系化合物當作氧化劑使用為佳。但是，此時，必須注意產生氮化合物生成為副生成物，必須適當除去氮化合物。另外，碳系化合物或硫磺系化合物是容易析出石墨、碳化合物、硫磺化合物等之副生成物，因必須除去該些副生成物，故為不佳。以下，為了說明，氧化劑使用H2 O，還原劑使用H2 ，將各氧化物設為SiO2 。
第2圖是用以說明超微子粒子由W或是Ni所形成，母相絕緣體由SiO2 所形成之構成的氧化還原條件之圖式。本發明之實施型態所涉及之母相絕緣體之氧化方法及 超微粒子之還原方法中，作為環境氣體是使用H2 O氣體和H2 之混合氣體。於第2圖中，縱軸為對H2 的相對於H2 O的分壓比(以下，稱為H2 對H2 O的分壓比)，橫軸為溫度(℃)，第2圖所示之各曲線是將H2 和H2 O之各氣體設為理想氣體，將逸壓(fugacity)係數設為1計算。
於第2圖所示之曲線之計算中，溫度未滿100℃之H2 O之分壓，是使用該溫度中之H2 O之飽和蒸氣壓。再者，記載「Si」之曲線，是表示在比該曲線更上方之區域，Si藉由環境氣體被還原，再比該曲線下方之區域，Si藉由環境氣體被氧化。針對記載「W」及「Ni」之曲線也相同。
用以除去氧不足所導致之缺陷的處理，因在比特定溫度之溫度下反應速度低，故處理時間長。對此，由於在比特定溫度高之溫度下開始產生金屬超微粒子之凝聚，或是在金屬和絕緣體之界面兩者形成新化合物等之理由，故為不佳。再者，由於在高溫下之處理，而使母相絕緣體、閘極絕緣膜及通道絕緣膜之一部份被結晶化，故為不佳。
當被保持於超微粒子之電荷藉由通道傳導移動絕緣體中之時，絕緣體為非晶質之時，因絕緣體之格子配列混亂，故電荷之物質波容易受到散亂，電荷藉由通道傳導而朝鄰接超微粒子、控制閘極、半導體基板之移動則被抑制。另外，絕緣體為結晶質之時，因格子排列，故電荷之物質波難以散亂，於非晶質之時，藉由通道傳導之移動相對地容易。該是對照電荷保持層、閘極絕緣膜及通道絕緣 膜所求取之特性，並非最佳狀態。由此可知，本發明所涉及之氧化還原處理，是在600℃至900℃左右之溫度範圍執行為適當，又以700℃至800℃之範圍為更佳。
並且，在實際之氧化還原處理中，試料是從室溫之狀態被搬入至氧化還原處理爐內，以特定溫度被氧化還原處理之後，接受被搬出至室溫之氧化還原處理爐外的溫度履歷。但是，氧化還原處理之間，在試料晶圓所接受之所有溫度區域中，必須滿足氧化還原條件。考慮此，控制環境氣體之分壓比為重要。
例如，超微粒子為W之時，當以750℃執行處理溫度之時，由第2圖，H2 對H2 O之分壓比若在101 至108 之範圍即可。但是，試料搬入及搬出至氧化還原處理爐內時等，在比此低溫之狀態下，必須提高H2 對H2 O之分壓比，例如在室溫若無設為107 左右或是該以上時，W則被氧化。因此，在試料搬入及搬出至氧化還原處理爐內時，因充分降低處理爐內之H2 O氣體分壓，必須停止供給H2 O氣體，並且充分排出至爐外。
此時，以暫時將氧化還原處理爐內抽真空至10-2 Pa左右或是該以下之壓力，之後藉由導入H2 氣體，可確實執行排出H2 O氣體為佳。另外，在Ni之時，H2 對H2 O之分壓比之下限質大幅度降低至10-2 左右，適合於本發明之氧化還原處理之條件範圍為寬廣。再者，試料中使用多數種金屬之時，在該材料中，以配合適合條件範圍為最窄之金屬材料的條件為佳。
藉由適當執行該氧化還原處理，可以不使金屬超微粒子氧化，或是還原該氧化部分，並且同時使氧原子結合於鄰接於此之氧化物之氧化缺乏型缺陷或懸鍵。其結果，可提升將金屬超微粒子當作浮置閘之非揮發性半導體記憶元件之電荷保持能力。但是，以上述氧化還原處理方法之副作用而言，則有氫原子進入氧化物之原子結合網，與氧原子結合，成為OH基而使結合切斷及終結之情形。
該OH基，由於有可能對氧化物之熔點、絕緣性造成壞影響，故必須除去藉由執行上述氧化還原處理所產生之OH基。因此，於上述氧化還原處理之後，連續性在惰性環境或是減壓環境下執行退火(以下，稱為惰性環境退火)，必須將成為OH基而與氧原子結合之氫原子排出至膜外。
以除去OH基為目的之惰性環境退火，是供給用以切斷OH結合，並充分使氫原子游離之熱能量，並且將所生成之H2 迅速排出至系外，不能產生金屬超微粒子之氧化反應及氧化物之還原反應。因此，以除去OH基為目的之惰性環境退火，是以在惰性氣體中或是減壓環境下來執行為佳。並且，該惰性氣體或減壓環境即使在試料搬入搬出至氧化還原處理爐，應該亦可以控制、維持。
為了切斷OH結合，供給充分的熱能量，故將處理溫度設為600℃以上為佳。另外，溫度過高時，由於開始產生金屬超微粒子之凝聚，或是在金屬和絕緣體之界面兩者形成新化合物等之理由，故為不佳。再者，在高溫下，由 於母相絕緣體、閘極絕緣膜及通道絕緣膜之一部份結晶化，故也不佳。
當被保持於超微粒子之電荷藉由通道傳導移動於絕緣體中之時，絕緣體為非晶質之時，因絕緣體之格子配列散亂，故電荷之物質波容易受到散亂，電荷藉由通道傳導朝鄰接超微粒子、控制閘極、半導體基板之移動則被抑制。另外，絕緣體為結晶質之時，因格子排列，故電荷之物質波難以散亂，於非晶質之時，藉由通道傳導之移動相對地容易。該是對照閘極絕緣膜及通道絕緣膜所求取之特性，為不佳。由上述理由，將處理溫度設在600℃至900℃左右之溫度範圍執行為適當，又以700℃至800℃之範圍為更佳。
在上述中所說明之本發明所涉及之氧化還原處理，及惰性環境或減壓環境中之惰性環境退火，即使在電荷保持層形成以後中之任一工程中，要實施幾次亦可。但是，該氧化還原處理及惰性環境退火，因為主要對電荷保持層、閘極絕緣膜及通道絕緣膜具有效果之處理，故於形成閘極絕緣膜之後緊接著執行為最佳。
於形成電荷保持層4及閘極絕緣膜5，並又堆積其他膜時，執行本氧化還原處理之狀況下，反應物質擴散堆積膜中，必須到達電荷保持層4及閘極絕緣膜5。同樣，因將反應後之生成物質排出至系外，故反應後之生成物質必須擴散堆積膜中移動至試料表面。因需要用以該擴散之時間，在堆積其他厚膜之狀態下執行處理，故為不佳。
但是，因修復在閘極加工中受到之電漿損傷或諸反應所產生之電荷保持層4及閘極絕緣膜5之變質部位，或修復控制閘極6之變質部位，故於閘極加工後再次則極具效果。又，於閘極加工後之閘極側壁形成側壁9，於藉由例如CVD法執行側壁之形成時，則有超微粒子在側壁膜堆積中被氧化之情形。此情形，也以在形成側壁後，再次執行上述氧化還原處理及惰性環境退火為佳。
控制閘極6由於是以組合含有雜質之多晶Si、金屬Si化合物、金屬或是該些材料之疊層等多數材料的複合材料中之任一者所形成，故也為佳。因增加寫入、清除動作速度，故控制閘極之電阻值以低為佳，薄片電阻質為5Ω/sq.以下，更佳為1Ω/sq.以下，以使用多晶Si當作控制閘極之時，將此適用於nMOSFET之時，是以含有n型雜質，另外於適用於pMOSFET之時，是以含有p型雜質為一般。
源極區域7及汲極區域8，因抑制熱載體之過度生長，故以具有藉由緩和各區域7、8和通道之連接區域附近之雜質濃度之斜度，減弱水平方向(與半導體表面平行之方向)之電場強度的淺接合區域7a、8a為佳。該淺接合區域7a、8a之雜質濃度是比接觸區域7b、8b低，接合深度也為淺。
因形成上述淺接合區域7a、8a和接觸區域7b、8b，在閘極側壁形成側壁9。在此，設置側壁9之閘極，是只由通道絕緣膜3、電荷保持層4、閘極絕緣膜5及控制閘 極6所構成之全體，以下則為相同。該側壁9是閘極和源極區域7及汲極區域8重疊，尤其也具有降低與屬於高濃度雜質區域之接觸區域7b、8b重疊之區域(重疊區域)的功用。藉由降低重疊區域，可以減少形成在該區域之寄生電容，並對元件之高速動作化或低消耗電力則具有效果。再者，為了抑制微細化元件中之源極-汲極間洩漏，故以形成暈環(Halo)離子注入區域10為佳。
如上述說明般，本發明之實施型態所涉及之非揮發性半導體記憶元件之製造方法，是超微粒子浮置閘或是單一浮置閘使用W、Ni、Co等所構成之不易氧化物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘以及絕緣體使用物理性形成法而同時形成之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或是還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。
再者，超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘使用物理性形成法而所形成，且絕緣體使用化學性形成法而所形成之非揮發性半導體記憶元 件中，因不使超微粒子浮置閘或單一浮置閘氧化，或是還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。
再者，超微粒子浮置閘或是單一浮置閘使用由W、Ni、Co等所構成之不易氧化性物質，包圍浮置閘之絕緣體使用SiO2 等易氧化性物質之氧化物之構成，超微粒子浮置閘或是單一浮置閘使用物理性形成法而所形成，選擇性除去與浮置閘同時被形成之第1絕緣體之後，使用物理性形成法或是化學性形成法形成第2絕緣體之非揮發性半導體記憶元件中，因不使超微粒子浮置閘或單一浮置閘氧化，或是還原超微粒子浮置閘或單一浮置閘，可以使氧原子結合於SiO2 等之絕緣體中之氧缺乏型缺陷、懸鍵等，故比起以往可提升金屬超微粒子浮置閘等之浮置閘周圍之絕緣體之絕緣性，和降低浮置閘中之氧化的金屬超微粒子之比率，並可實現具有高電荷保持能力之非揮發性半導體記憶元件之製造方法。
再者，選擇性除去使用物理性形成法而所形成之暫定形成層中，含有以SiO2 等之氧不足為原因之缺陷比較多之第1易氧化性物質之氧化物，堆積以氧不足為原因之缺陷少之第2易氧化性物質之氧化物，故可以製造具有以氧 不足為原因之缺陷更少之絕緣體的非揮發性半導體記憶元件。
因可以在從攝氏0度至攝氏1200度之範圍內，氧化用氣體適當氧化Si等之易氧化性物質，並不使超微粒子浮置閘或單一浮置閘氧化，還原用氣體不使SiO2 等之易氧化性物質之氧化物還原，另外，可以適當還原超微粒子浮置閘或是單一浮置閘，故可以使所使用之氧化用氣體之氧化力，及所使用之還原用氣體之還原力予以適當化，並適當實施上述氧化還原之熱處理，可以製造具有高電荷保持能力之非揮發半導體記憶元件。
將在半導體元件製造領域中具有充分使用實績，容易處理之氫、水蒸氣，當作氧化還原用之混合氣體使用，故可以容易製造出安全且再現性佳製造具有高電荷保持能力之非揮發性半導體記憶元件的非揮發性半導體記憶元件。
因於執行氧化還原處理之後，又在特定惰性環境中或是減壓中執行熱處理，故可以製造出可效果性除去有可能於氧化還原處理後所殘留之OH基等之副生成物的非揮發性半導體記憶元件。在此，有可能於氧化還原處理後所殘留之OH基會導致如先前所述降低氧化物之熔點或絕緣性惡化等的不良影響。
如上述說明搬，本發明之實施型態所涉及之非揮發性半導體記憶體元件是具有本發明之非揮發性半導體記憶元件之製造方法所具有之效果，具有高電荷保持能力及元件性能。
[實施例]
「例1」
第3圖是用以說明例1所涉及之非揮發性半導體記憶元件之製造方法的工程方塊圖。於本發明之例中，省略與元件選擇電晶體或訊號放大電路等之週邊電路有關之部位之製造工程，僅表示記憶元件之製造有關之製造工程。
首先，在摻雜p型雜質之由單晶Si所構成之半導體基板1表面，形成元件分離2(S101，參照第4圖)。接著，執行臨界值電壓調節用之離子注入(S102，參照第5圖)。在此，於該離子注入前，以Si熱氧化膜形成第5圖概略表示之稱為網版氧化膜21。對注入離子使用BF2 + 離子，以所注入之離子不竄流半導體基板之方式，將半導體基板對注入離子之射入方向傾斜7°。在此，竄流是指注入離子無衝突深層侵入半導體基板之結晶格間。
接著，除去上述網版氧化膜21而使半導體基板1之表面露出後，在半導體基板1之表面形成通道絕緣膜3(S103，參照第6圖)。通道絕緣膜3之形成是藉由在乾O2 環境中使半導體基板1表面予以熱氧化，形成熱氧化膜而執行。在此，通道絕緣膜3之厚度為3nm。
接著，在步驟S103中形成之通道絕緣膜3上形成電荷保持層4(S104，參照第7圖)。電荷保持層4之形成是以濺鍍方法同時執行金屬靶材和絕緣體靶材。依此，自行組織性取得金屬超微粒子高密度分散於母相絕緣體中之 構造。作為金屬靶材是使用Ni之金屬板，作為絕緣體靶材是使用SiO2 板。
並且，Ni及Si之氧化物生成自由能，是在例如溫度800℃中，針對Ni為-286.0kJ/mol(反應式：2Ni+O2 →2NiO)，針對Si為-717.5kJ/mol(反應式：Si+O2 →SiO2 )，Si之氧化物生成自由能為低。在Ni靶材和SiO2 靶材之表面積比為15：85，Ar氣體環境中，以壓力0.5Pa，供給電力200W之條件下執行濺鍍。將電荷保持層4之厚度設為5nm。
以透過型電子顯微鏡(TEM)觀察在上述條件下所形成之電荷保持層4之剖面時，確認出平均直徑2nm之Ni超微粒子分散於非晶質之SiO2 母相絕緣體中。再者，執行能量分散型螢光X線測定(EDX)，測定成膜之電荷保持層4中之Ni元素和Si元素之原子數比，由其值和Ni超微粒子之直徑預估Ni超微粒子之面密度，為8×1012 /cm2 。
但是，由拉塞福(Rutherford)後方散亂(RBS)法，母相絕緣體(SiO2 )4b是氧原子之個數對Si原子之個數低於2倍，確認出存在氧缺乏型缺陷4c，再者，由電子旋轉共振(ESR)法，檢測出表示懸鍵(dangling bond)4d之存在的共振吸收峰值。
接著，在步驟S104所形成之電荷保持層4上，形成閘極絕緣膜5(S105，參照第8圖)。形成閘極絕緣膜5是使用SiO2 靶材，在Ar氣體環境中，以壓力0.5Pa，供 給電力200W之條件下執行濺鍍。在此，閘極絕緣膜5之厚度設為10nm。即使針對在步驟S105所形成之閘極絕緣膜5，也與上述電荷保持層4之情形相同，於使用拉塞福後方散亂法(RBS)及電子旋轉共振(ESR)執行評估時，確認出氧缺乏型缺陷5b及懸鍵5c之存在。
接著，因除去上述氧缺乏型缺陷4c、5b及懸鍵4d、5c，故執行以下說明之氧化還原處理(S106，參照第9圖)。將氧化還原處理爐加熱至800℃，將當作還原劑作用之H2 供給至氧化還原處理爐內，以H2 充分置換氧化還原處理爐內之環境，之後，以成為與H2 充相同流量之方式，供給在鄰接之另外處理爐燃燒H2 和O2 而生成之H2 O氣體。此時，氧化還原處理爐內之H2 對H2 O分壓比為1，在該狀態中，Ni如第2圖所示般被還原，一方Si被氧化。試料晶圓被搬入至上述環境之氧化還原處理爐內，30分鐘執行氧化處理。
執行上述氧化還原處理所取得之監視試料藉由拉塞福後方散亂(RBS)法及電子旋轉共振(ERS)法評估後，確認藉由RBS法測定Si和氧之元素數量比為2，再者藉由ERS法電磁波之共振吸收峰值強度成為背景位準，存在於氧化還原處理前之氧缺乏型缺陷4c、5b及懸鍵4d、5c消失。並且，使用電子線繞射(ED)法評估結果，僅檢測出面心立方晶格之Ni所導致之繞射圖案，無檢測出另外NiO等之Ni氧化物之繞射圖案，因此確認出藉由本氧化還原處理Ni無成為氧化物，是保持Ni單體之狀態。
但是，使用傅利葉變換紅外分光(FTIR)法觀測紅外線之吸收分光時，確認出源自電荷保持層4之SiO2 膜中之OH基4e及SiO2 之閘極絕緣膜5中之OH基5d的紅外線吸收。即是，確認出電荷保持層4之母相絕緣體4b中及閘極絕緣膜5中存在OH基。因除去所涉及之OH基，重上述氧化還原處理後，接著執行試料晶圓之惰性環境退火(S107，參照第10圖)。
該惰性環境退火是以N2 氣體充分置換氧化還原處理爐內而使環境惰性化，以800℃進行10分鐘。取樣此時之氧化還原處理爐內的環境，藉由氣相層分析計測定H2 對H2 O分壓比時，H2 對H2 O分壓比則約為108 。使用如上述般執行惰性環境退火所取得之監視試料，執行FTIR測定時，源自OH基之紅外線吸收則消失。
接著，在閘極絕緣膜5上形成控制閘極6用之薄膜(S108，參照第11圖)。作為控制閘極6用之薄膜，使用減壓CVD(LPCVD)法堆疊多晶Si膜。此時，使用SiH4 和PH3 之混合氣體當作成膜氣體，此時摻雜是以P當作雜質予以摻雜。
在步驟S108形成控制閘極6用之薄膜後，執行閘極加工(S109，參照第12圖)。閘極加工是藉由ArF曝光裝置形成光阻圖案，使用鹵系氣體，藉由乾蝕刻執行控制閘極6用之薄膜、閘極絕緣膜5、電荷保持層4及通道絕緣膜3。接著，執行濕蝕刻完全除去Ni超微粒子。
在此，為了評估Ni超微粒子之殘留量，製作與厚度 5nm之Ni-SiO2 系之電荷保持層相同之薄膜，執行與上述相同之濕蝕刻處理而除去電荷保持層，將濕蝕刻處理後之半導體基板1表面以全反射螢光X線分析(TXRF)分析Ni之殘留量。其結果，Ni之殘留量是檢測界限(109 atom/cm2 左右)以下，Ni無法檢測。
接著，為了形成淺接合區域7a、8a，執行離子注入(S110，參照第13圖)。為了使接合深度形成較淺，縮短射入離子之飛行距離，以低能量注入As+ 。於在步驟S110執行離子注入之後，使用LPCVD法堆疊SiO2 膜，將此執行各向異性蝕刻而形成側壁9(S111。參照第14圖)。接著，將該側壁9當作罩幕執行離子注入，形成接觸區域7b、8b(S112。參照第15圖)。
用以形成接觸區域7b、8b之離子注入，因相較於淺接合區域7a、8a之接合深度，加深接觸區域7b、8b之接合深度，故以較高注入能量來執行。在步驟S112執行離子注入之後，因使注入之As予以活性化，故使用RTA(Rapid Thermal Annealing)裝置，在減壓環境中，以1000℃5秒間，執行用以使雜質活性化之退火(以下，單稱為活性化退火)(S113)。
接著，如第16圖所示搬，對半導體基板1之基板表面的法線，自傾斜方向注入BF2 + 離子(S114)，使用RTA裝置將注入B(硼)以800℃ 10秒間，執行活性化退火(S115)，形成暈環(Halo)離子注入區域10。接著，堆疊NSG(Non-doped Silica Glass)和PSG(Phosphorus- doped Silica Glass)，形成保護膜(S116)。
接著，形成用以取得與控制閘極6及接觸區域7b、8b電性導通之接觸孔(S117)，形成經由接觸孔而與控制閘極6及接觸區域7b、8b電性連接之Al配線(S118)，執行使Al配線和Si基板應有良好電性接觸之H2 退火(S119)。如上述般所取得之將金屬超微粒子當作浮置閘群之非揮發性半導體記憶元件，是在200℃之環境環境下，具有20年以上之電荷保持能力，具有超過106 次之重寫特性。
「例2」
第17圖是概念性表示例2所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。首先，與於例1中所說明者相同，在摻雜p型雜質之由單晶Si所構成之半導體基板1之表面上，形成元件分離2(S101，參照第4圖)。接著，執行臨界值電壓調節用之離子注入(S102，參照第5圖)。
接著，除去上述網版氧化膜21而使半導體基板1之表面露出後，在半導體基板1之表面形成通道絕緣膜23(S103，參照第18圖)。通道絕緣膜23之形成是藉由在N2 O環境中使半導體基板1表面予以熱氮氧化，而形成SiO0.5 N膜而執行。在此，通道絕緣膜23之厚度為3nm。
接著，在步驟S103中形成之通道絕緣膜23上形成電荷保持層24(S104，參照第19圖)。電荷保持層24是 藉由濺鍍Co靶材成膜Co薄膜而所形成。即是，例2之浮置閘，並非多數分離之超微粒子，是單一之薄膜狀之浮置閘。
接著，在步驟S104所形成之電荷保持層24上，形成閘極絕緣膜25(S105，參照第20圖)。閘極絕緣膜25之形成是使用LPCVD法而執行，以氣化之TEOS(Tetraethoxysilane)和氧之混合氣體當作原料而形成SiO2 膜。
在此，閘極絕緣膜25之厚度設為10nm。
並且，Co及Si之氧化物生成自由能，是在例如溫度800℃中，針對Co為-316.6kJ/mol(反應式：2Co+O2 →2CoO)，針對Si為-717.5kJ/mol(反應式：Si+O2 →SiO2 )，Si之氧化物生成自由能為低。上述SiO2 膜之形成因是以比較高之溫度執行，故電荷保持層24之Co薄膜24a1之全體或是該一部份氧化，產生氧化部位24f(參照第20圖)。
接著，為了還原除去上述氧化部位24f，執行以下說明之氧化還原處理(S106。參照第22圖)。第21圖是用以說明當作浮置閘及包圍其周圍之絕緣體的各由Co和SiO2 所形成之構成中之氧化還原條件之圖式。於在溫度800℃執行使Si氧化使Co還原之氧化還原處理之時，若將H2 對H2 O之分壓比設為1左右即可，由第21圖中清楚得知。該處理條件即使在搬入或搬出氧化還元處理爐內時亦同樣適用。
將氧化還原處理爐之環境設定成下述般予以實現。首先，將當作還原劑作用之H2 供給至氧化還原處理爐內而以H2 予以充分置換，接著，以在鄰接之另外處理爐燃燒H2 和O2 而生成H2 對H2 O之分壓比成為1之方式予以供給。接著，為了執行氧化還原處理，在該狀態下將試料晶圓搬入至氧化還原處理爐內，保持30分鐘。接著，在N2 環境中，以800℃，10分鐘執行惰性環境退火，除去產生在閘極絕緣膜25中所產生之OH基(參照第22圖)。
接著，與在本發明之例1中所說明者相同，形成控制閘極6用之薄膜(S108)，執行閘極加工(S109)，為了形成淺接合區域7a、8a執行離子注入(S110)。接著，形成側壁9(S111)，執行離子注入而形成接觸區域7b、8b(S112)，使用RTA裝置執行活性化退火(S113)，為了形成暈環離子注入區域10，執行離子注入(S114)，再次使用RTA裝置執行活性化退火(S115。參照第23圖)。
第23圖是概略性表示本發明之例2所涉及之非揮發性半導體記憶元件之製造方法中之暈環離子注入區域10之形成工程(S114)及活性化退火(S115)完成後之元件之剖面構造之圖式。在上述中，形成暈環離子注入區域10時，則與本發明之例1中所說明者相同，堆疊NSG和PSG當作保護膜(S116)，形成接觸孔(S117)，形成Al配線(S118)，執行使Al配線和Si基板應有良好電性接觸之H2 退火(S119)。如上述般所取得之將Co薄膜當 作浮置閘之非揮發性半導體記憶元件，是在200℃之環境環境下，具有20年以上之電荷保持能力。
「例3」
第24圖是概念性表示本發明之例3所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。首先，與於例1及例2中所說明者相同，在摻雜p型雜質之由單晶Si所構成之半導體基板1之表面上，形成STI型元件分離2(S101，參照第4圖)。接著，執行臨界值電壓調節用之離子注入(S102)。
接著，除去上述網版氧化膜21之後，在本發明之例3中，使用HfO2 矽酸鹽(HfSix Oy )系之高介電率材料形成通道絕緣膜33。HfO2 矽酸鹽系之通道絕緣膜33是使用濺鍍法所形成，膜厚設為3nm。藉由通道絕緣膜33使用高介電率材料，可以抑制短通道效果，並且在後述之暫定形成層中之母相絕緣體之選擇性除去工程中，容易選擇性僅除去母相絕緣體。該更詳細說明則如下述。通道絕緣膜與母相絕緣體相同材料，例如SiO2 之時，除去母相絕緣體時，通道絕緣膜之一部份必然也同樣被除去。但是，另外，母相絕緣體和通道絕緣膜之材料不同之時，例如，各使用SiO2 及HfO矽酸鹽系材料等之高介電體材料之時，則容易選擇性僅除去暫定形成層中之母相絕緣體，並且不除去通道絕緣膜地完全保留。於前者除去母相絕緣體之選擇性低時，通道絕緣膜之膜厚比起設計值過度薄，再者， 膜厚之偏差也增大，該事態引起元件之電荷保持特性惡化或臨界電壓之偏差增大等。為了避免該不佳狀況，在製造工程中含有除去本實施例般之暫定形成層中之母相絕緣體之工程的非揮發性半導體記憶元件中，將與母相絕緣體不同之材料適用於通道絕緣膜中為極佳。
接著，在步驟S103中所形成之通道絕緣膜33上，形成屬於暫定形成層之電荷保持層34(S104。參照第25圖)。電荷保持層34之形成是使用W之金屬板當作金屬靶材，使用SiO2 板當作絕緣體靶材，將各靶材之表面的面積比設為15：85，執行與在例1中所說明相同之工程。並且，W及Si之氧化物生成自由能，是在例如溫度750℃中，針對W為-403.4kJ/mol(反應式：W+O2 →WO2 )，針對Si為-726.2kJ/mol(反應式：Si+O2 →SiO2 )，Si之氧化物生成自由能為低。
以透過型電子顯微鏡(TEM)觀察在上述條件下所形成之電荷保持層34之剖面時，確認出平均值徑2nm之W超微粒子分散於非晶質之SiO2 母相絕緣體中。再者，執行能量分散型螢光X線測定(EDX)，測定成膜之電荷保持層34中之W元素和Si元素之原子數比，由該值和W超微粒子之直徑預估W超微粒子之面密度，為8×1012 /cm2 。
但是，由拉塞福(Rutherford)後方散亂(RBS)法，SiO2 母相絕緣體34b是氧原子之個數對Si原子之個數為未滿2倍，確認出存在氧缺乏型缺陷34c，再者，由 電子旋轉共振(ESR)法，檢測出表示懸鍵(dangling bond)34d之存在的共振吸收峰值。
接著，選擇性除去形成在通道絕緣膜33上之暫定形成層的電荷保持層34之SiO2 母相絕緣體34b，殘留W超微粒子34a1。選擇性除去SiO2 母相絕緣體34b是使用CF4 +H2 系氣體當作蝕刻氣體，執行乾蝕刻(參照第26圖)。
接著，在步驟S104形成的電荷保持層34上，形成閘極絕緣膜35(S105。參照第27圖)。形成閘極絕緣膜35是使用LPCVD法執行，以氣化之TEOS和氧之混合氣體當作原料而形成SiO2 膜。在此，閘絕絕緣膜35之厚度是設為10nm。上述SiO2 膜之形成因以比較高溫度執行，故W超微粒子34a1全部或一部份被氧化，產生氧化部位。
接著，為了還原上述氧化部位，執行以下所說明之氧化還原處理(S106)。第28圖是用以說明超微粒子由W所形成，通道絕緣膜由HfO2 矽酸鹽系之高介電率材料所形成，閘極絕緣膜由SiO2 所形成之構成的氧化還原條件之圖式。由第28圖可知，於氧化還原處理爐之溫度750℃，執行使Si及Hf氧化並使W還原之氧化還原處理之時，若使H2 對H2 O之分壓比設為101 至108 之寬廣範圍即可。
但是，搬入及搬出至氧化還原處理爐內之時，因試料晶圓之溫度下降，故必須將H2 對H2 O之分壓比設為107 左右或該以上(將H2 O濃度設為0.1ppm左右或該以 下)。因從室溫至氧化還原處理之溫度適當執行氧化還原，故控制H2 對H2 O之分壓比及溫度沿著第28圖所示之路徑予以變化。
首先，將氧化還原處理爐內排氣至10-3 Pa左右或該以下之壓力之後，將H2 供給至氧化還原處理爐內當作1氣壓。藉由該處理，氧化還原處理爐內之H2 對H2 O之分壓比成為108 左右或是該以上，換言之，H2 O成為10ppm左右或該以下。在該狀態下，將試料晶圓搬入至氧化還原處理爐內，保持環境之狀態下昇溫至600℃。
接著，至昇溫至氧化還原處理溫度之750℃為止之期間，在鄰接之另外處理爐使H2 和O2 燃燒而生成之H2 O氣體，一面漸漸地增加流量一面供給至氧化還原處理爐，當到達750℃之時，H2 對H2 O之分壓比則成為102 左右。在該狀態下執行氧化還原處理30分鐘。連續將氧化還原處理爐內之環境置換成N2 環境，10分鐘執行用以除去OH基之惰性環境退火。取樣此時之氧化還原處理爐內之環境，藉由氣相層分析計測定H2 對H2 O分壓比時，H2 對H2 O分壓比則約為108 。接著，在一面將環境維持該狀態，一面將試料晶圓移動至氧化還原處理爐之溫度低的區域，予以冷卻至室溫。
接著，與在本發明之例1中所說明者相同，為了形成控制閘極6用之薄膜(S108)，執行閘極加工(S109)，形成淺接合區域7a、8a，執行離子注入(S110)。並且，閘極長度是使用電子曝光裝置設為65nnm。接著，形成側 壁9(S111)，執行離子注入而形成接觸區域7b、8b(S112)，使用RTA裝置而執行活性化退火(S113)，為了暈環注入區域10執行離子注入(S114)，再次使用RTA裝置，執行活性化退火(S115)。於第29圖表示活化性退火(S115)完成後之元件的剖面概略圖。
接著，與在例1中所說明之工程相同，堆疊NSG和PSG當作保護膜(S116)，形成接觸孔(S117)，形成Al配線(S118)，執行應使Al配線和Si基板應具有良好電性接觸之H2 退火(S119)。
關於從上述控制閘極6之堆積形成至上述H2 退火之詳細工程，除閘極加工工程之外，其他與例1及例2中所說明之工程相同。如上述所取得，閘極長度為65nm且將W超微粒子當作浮置閘群之非揮發性半導體記憶元件，是在200℃之溫度環境下具有20年以上之電荷保持能力，具有具有超過106 次之重寫特性。
[產業上之利用可行性]
本發明所涉及之非揮發性半導體記憶元件及該製造方法，可適用於比以往可提升金屬超微粒子浮置閘極等之浮置閘之周圍的絕緣體之絕緣性，和降低浮置閘中之氧化的金屬部分之比率，具有高電荷保持能力之非揮發性半導體記憶元件及該製造方法等。
再者，藉由該處理效果，因可以比以往之快閃記憶體提昇電荷保持能力，故即使在薄化通道絕緣膜之膜厚時， 亦可取得與以往快閃記憶體相同程度之電荷保持能力，亦可以適用於提昇資料寫入動作及消去動作之速度，以及謀求元件之微細化及高密度化之非揮發性半導體記憶元件及該製造方法等。
又，不僅保持電荷之記憶形式之非揮發性半導體記憶元件，亦可以適用於其他記憶形式之非揮發性半導體記憶元件，例如強介電體記憶體(FeRAM)、MRAM等之製造方法等。
1‧‧‧半導體基板
2‧‧‧元件分離
3、23、33‧‧‧通道絕緣膜
4、24、34‧‧‧電荷保持層
4a1、24a1、34a1‧‧‧超微粒子
4b‧‧‧母相絕緣體
4c、5b、34c‧‧‧氧缺乏型缺陷
4d、5c、34d‧‧‧懸鍵
4e、5d‧‧‧OH基
5、5a、25、35‧‧‧閘極絕緣膜
6‧‧‧控制閘極
7‧‧‧源極區域
7a、8a‧‧‧淺接合區域
7b、8b‧‧‧接觸區域
8‧‧‧汲極區域
9‧‧‧側壁
10‧‧‧暈環(Halo)離子注入區域
21‧‧‧網版氧化膜
24f‧‧‧氧化部位
34b‧‧‧SiO2 母相絕緣體
100、200、300‧‧‧非揮發性半導體記憶元件
第1圖是概念性表示本發明所涉及之實施型態所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。
第2圖是用以說明超微粒子由W或Ni所構成，母相絕緣體由SiO2 所形成之構成中的氧化還原條件之圖式。
第3圖是用以說明本發明之例1所涉及之非揮發性半導體記憶元件之製造方法的工程流程圖。
第4圖是用以說明本發明之例1所涉及之S101工程的說明圖。
第5圖是用以說明本發明之例1所涉及之S102工程的說明圖。
第6圖是用以說明本發明之例1所涉及之S103工程的說明圖。
第7圖是用以說明本發明之例1所涉及之S104工程 的說明圖。
第8圖是用以說明本發明之例1所涉及之S105工程的說明圖。
第9圖是用以說明本發明之例1所涉及之S106工程的說明圖。
第10圖是用以說明本發明之例1所涉及之S107工程的說明圖。
第11圖是用以說明本發明之例1所涉及之S108工程的說明圖。
第12圖是用以說明本發明之例1所涉及之S109工程的說明圖。
第13圖是用以說明本發明之例1所涉及之S110工程的說明圖。
第14圖是用以說明本發明之例1所涉及之S111工程的說明圖。
第15圖是用以說明本發明之例1所涉及之S112工程的說明圖。
第16圖是用以說明本發明之例1所涉及之S114工程的說明圖。
第17圖是概念性表示本發明之例2所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。
第18圖是用以說明本發明之例2所涉及之S103工程的說明圖。
第19圖是用以說明本發明之例2所涉及之S104工程 的說明圖。
第20圖是用以說明本發明之例2所涉及之S105工程的說明圖。
第21圖是用以說明超微粒子由CoO所形成，母相絕緣體由SiO2 所形成之構成中的氧化還原條件之圖式。
第22圖是用以說明本發明所涉及之例2所涉及之S106工程及S107工程的說明圖。
第23圖是概略性表示本發明之例2所涉及之S115工程後之元件之剖面構造的圖式。
第24圖是概念性表示本發明之例3所涉及之非揮發性半導體記憶元件之剖面構造之一例的說明圖。
第25圖是用以說明本發明之例3所涉及之S104工程的說明圖。
第26圖是用以針對本發明之例3中，說明選擇性除去SiO2 母相絕緣體之說明圖。
第27圖是用以說明本發明之例3所涉及之S105工程的說明圖。
第28圖是用以說明超微粒子由W所形成，通道絕緣膜由HfO2 矽酸鹽系之高介電率材料所形成，閘極絕緣膜由SiO2 所形成的構成中之氧化還原條件的圖式。
第29圖是概略性表示本發明之例3所涉及之S115工程後之元件之剖面構造的圖式。

Claims (7)

  1. 一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，其特徵為：由上述不易氧化性物質所構成之部分，和由上述易氧化性物質之氧化物所構成之部分中之任一者皆使用物理性形成法而形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和上述還原用氣體之混合比及溫度而執行熱處理。
  2. 一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和 易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，其特徵為：由上述不易氧化性物質所構成之部分是使用物理性形成法而形成，由上述易氧化性物質之氧化物所構成之部分是使用化學性形成法而形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和上述還原用氣體之混合比及溫度而執行熱處理。
  3. 一種電荷保持特性優良的非揮發性半導體記憶元件之製造方法，是屬於具有混有或疊層不易氧化性物質和易氧化性物質之氧化物之構造的電荷保持特性優良的非揮發性半導體記憶元件之製造方法，不易氧化性物質是由屬於氧化物生成所涉及之吉布斯 生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更高之元素的不易氧化性元素所構成，易氧化性物質之氧化物是由氧化物生成所涉及之吉布斯生成自由能，在1氣壓且從攝氏0度至攝氏1200度之範圍內，比相同溫度條件下之Si氧化物生成所涉及之吉布斯生成自由能更低之元素，及由Si所構成之易氧化性元素所構成，其特徵為：上述不易氧化性物質之部分，是於使用物理性形成法形成混有或疊層上述不易氧化性物質和第1易氧化性物質之氧化物的暫定形成層之後，選擇性除去上述暫定形成層中之第1上述易氧化性物質之氧化物而所形成，上述易氧化性物質之氧化物之部分，是於選擇性除去上述暫定形成層中之第1上述易氧化性物質之氧化物之後，使用物理性形成法或是化學性形成法，藉由堆積與第1上述易氧化性物質之氧化物相同或不同之第2上述易氧化性物質之氧化物而所形成，以在當作氧化劑發揮功能之氧化用氣體和當作還原劑發揮功能之還原用氣體之混合氣體中，從攝氏0度至攝氏1200度之溫度範圍內，還原上述不易氧化性物質，並且氧化第2上述易氧化性物質之氧化物之方式，控制上述氧化用氣體和上述還原用氣體之混合比及溫度而執行熱處理。
  4. 如申請專利範圍第1至3項中之任一項所記載之電荷保持特性優良的非揮發性半導體記憶元件之製造方 法，其中，上述氧化用氣體，是在從攝氏0度至攝氏1200度之範圍內，與上述易氧化性物質之氧化反應所涉及之吉布斯自由能的變化量成為負之氣體，上述還原用氣體，是在從攝氏0度至1200度之範圍內，與上述不易氧化性物質之氧化物的還原反應所涉及之吉布斯自由能的變化量為負，並且與上述易氧化性物質之氧化物的還原反應所涉及之吉布斯自由能的變化量為正之氣體。
  5. 如申請專利範圍第1至3項中之任一項所記載之電荷保持特性優良的非揮發性半導體記憶元件之製造方法，其中，上述氧化用氣體含有H2 O，上述還原用氣體含有H2 。
  6. 如申請專利範圍第1至3項中之任一項所記載之電荷保持特性優良的非揮發性半導體記憶元件之製造方法，其中，以在上述氧化用氣體和上述還原用氣體之混合氣體中，上述不易氧化性物質被還原，並且上述易氧化性物質之氧化物被氧化之方式，於執行上述熱處理之後，在特定惰性環境中或是減壓中，又執行熱處理。
  7. 如申請專利範圍第6項所記載之電荷保持特性優良的非揮發性半導體記憶元件之製造方法，其中，在上述惰性環境中或是減壓中的熱處理是以600℃至900℃執行。
TW095133678A 2005-09-12 2006-09-12 And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics TWI390677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263792A JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法

Publications (2)

Publication Number Publication Date
TW200715486A TW200715486A (en) 2007-04-16
TWI390677B true TWI390677B (zh) 2013-03-21

Family

ID=37864876

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095133678A TWI390677B (zh) 2005-09-12 2006-09-12 And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics

Country Status (7)

Country Link
US (1) US7820515B2 (zh)
EP (1) EP1933378A4 (zh)
JP (1) JP4909552B2 (zh)
KR (1) KR101351694B1 (zh)
CN (1) CN100595907C (zh)
TW (1) TWI390677B (zh)
WO (1) WO2007032282A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101520284B1 (ko) * 2007-06-25 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2009018403A (ja) * 2007-07-13 2009-01-29 Toyota Central R&D Labs Inc 貴金属ナノ粒子分散薄膜及びその製造方法
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
KR101669470B1 (ko) 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8575678B2 (en) * 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
JP6131701B2 (ja) * 2013-05-08 2017-05-24 株式会社豊田自動織機 半導体基板の製造方法
CN111364091B (zh) * 2020-03-12 2021-06-15 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法
KR20230043634A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186421A (ja) 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその書き込み消去方法
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP2004006884A (ja) * 1999-06-04 2004-01-08 Matsushita Electric Ind Co Ltd 半導体素子
JP2003051498A (ja) 2001-06-01 2003-02-21 Matsushita Electric Ind Co Ltd 微粒子膜、その製造方法および半導体装置
JP2003086715A (ja) 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100499151B1 (ko) * 2003-10-29 2005-07-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN101263595A (zh) 2008-09-10
US7820515B2 (en) 2010-10-26
JP4909552B2 (ja) 2012-04-04
KR101351694B1 (ko) 2014-01-14
JP2007080944A (ja) 2007-03-29
EP1933378A4 (en) 2014-08-13
WO2007032282A1 (ja) 2007-03-22
CN100595907C (zh) 2010-03-24
KR20080055796A (ko) 2008-06-19
TW200715486A (en) 2007-04-16
EP1933378A1 (en) 2008-06-18
US20080171411A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
TWI390677B (zh) And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
TWI525773B (zh) Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
JP3786566B2 (ja) 半導体装置及びその製造方法
US7700438B2 (en) MOS device with nano-crystal gate structure
JP2009059882A (ja) 半導体装置
JP2009545168A (ja) ゲート誘電体上に完全シリサイド化（ｆｕｓｉ）ゲート電極を選択的に形成する方法、及びその完全シリサイド化ゲート電極を有する半導体デバイス
JP2007243105A (ja) 半導体装置およびその製造方法
US7759209B2 (en) Semiconductor device and a method of manufacturing the same
US11164957B2 (en) Semiconductor device with adhesion layer and method of making
JP2005005603A (ja) 半導体装置及びその製造方法
JP5056418B2 (ja) 半導体装置およびその製造方法
JP3637325B2 (ja) 電界効果トランジスタ
US7018883B2 (en) Dual work function gate electrodes
JP2011176348A (ja) 半導体装置
JP2002314070A (ja) 半導体装置及びその製造方法
JP2011176160A (ja) 半導体装置およびその製造方法
JP2003218351A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees