CN100468634C - 半导体器件的制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制造方法，包括：在半导体衬底上形成栅极、源极和漏极；在所述栅极、源极和漏极表面沉积金属层；低温热退火处理；在具有所述栅极、源极和漏极的衬底上形成刻蚀停止层；在所述刻蚀停止层上形成层间介电层；在所述层间介电层中刻蚀形成接触孔。本发明的方法省去了高温退火的步骤，利用后续淀积的温度对镍进行二次退火，即简化了制造工艺，又能够更好地控制整个镍硅化过程的热预算，防止了在高温热退火时硅化镍转变为高阻态导致接触电阻增大现象的发生。

Description

半导体器件的制造方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件中金属硅化物层的制造方法。

背景技术

在超高速MOS大规模集成电路中为降低源/漏电极和栅极的薄膜电阻和寄生电阻，采用了自对准硅化物(salicide)工艺。在自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅(Si)的反应生成物即硅化物(下称金属硅化物)。金属硅化物在VLS/ULSI器件技术中起着非常重要的作用。在MOS器件中，经常采用金属硅化物来得到良好的低电阻接触。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接触面，例如多晶硅栅极、硅衬底上的源极和漏极。图1为金属硅化物层在晶体管中的位置示意图。如图1所示，在源极区110、漏极区120和栅极130上分别设置金属硅化物层151、152、153。金属硅化物可以降低金属接触与下方结构之间的表面电阻，降低上层互连结构的接触孔与晶体管各极的接触电阻。

从0.13微米技术节点到90纳米技术节点，CMOS技术主要采用钴硅化物(CoSi)作为接触层。当技术节点前推进后，器件的尺寸变得越来越小，这时结中高的硅消耗成为钴的一个大问题，因为高的硅消耗减少了有用的有源区。另一个使用钴的问题是热退火温度较高，它的700～800℃退火温度和线宽效应对于先进的65纳米MOS技术来说是不能接受的。

从90纳米工艺节点以后，开始用镍(Ni)代替钴形成镍的金属硅化物(NiSi)作为接触层。特别是在65nm及以下，由于镍没有线宽效应，具有更低的硅消耗和较低的热预算(thermal budget)以及更低的接触电阻，所以65纳米以下工艺节点用镍取代钴形成NiSi作为接触层。图3为现有的金属氧化物半导体器件制造方法流程图。如图3所示，在半导体衬底上形成栅极、源极和漏极后，在栅极、源极和漏极表面沉积金属镍并形成保护层(S101)；然后进行低温热退火处理使镍发生硅化反应(S102)；湿法清洗掉上述保护层(S103)之后，进行高温热退火(S104)，使镍彻底硅化；然后形成接触孔刻蚀停止层(S105)；并淀积层间介电层(ILD)(S106)；刻蚀形成接触孔(S107)；在接触孔内壁和底部形成衬垫粘接层(S108)；随后对衬垫粘接层进行热退火(S109)；然后在接触孔中填入金属。在上述过程中，镍要经过两步退火形成镍的硅化物，第一步是低温热退火，温度约为250～350℃，然后进行第二步退火，温度在350～600℃，使所有的镍充分硅化形成低阻态的NiSi。虽然NiSi是人们需要的低阻相，但NiSi是一个不稳定的中间相，当温度超过500℃后会形成高阻态的NiSi₂相的镍化硅，这会导致金属硅化物层的接触电阻增大。

在美国专利第6180469号中公开了一种在栅极和源、漏区域表面形成金属硅化物层的方法。该方法在栅极和源、漏区域表面上利用化学镀选择性地形成Ni层之后，将氮进行离子注入到该Ni层中，形成将Ni层分成上下的阻挡层，通过热处理仅使下层的Ni层形成硅化物，以减小接触电阻。但这种离子注入分层选择性形成硅化物的工艺控制难度无疑是较大的，依然存在镍的硅化物在热处理过程中由低阻态向高阻态转变的风险。因此，将NiSi集成到整个工艺流程中仍是先进的65纳米工艺技术的巨大挑战之一。

发明内容

因此，本发明的目的在于提供一种金属氧化物半导体器件的制造方法，以解决现有方法在65nm工艺节点利用金属镍形成金属硅化物接触层时出现的形成高阻态硅化镍导致接触电阻增大的问题。

为达到上述目的，本发明提供了一种半导体器件的制造方法，包括:

在半导体衬底上形成栅极、源极和漏极；

在所述栅极、源极和漏极表面沉积金属层；

低温热退火处理；

在具有所述栅极、源极和漏极的衬底上形成刻蚀停止层；

在所述刻蚀停止层上形成层间介电层；

在所述层间介电层中刻蚀形成接触孔。

所述金属层的材料为镍，厚度为50～200

。所述低温热退火的温度为250～400℃，持续时间为10～60秒。所述刻蚀停止层的形成方法为等离子增强化学气相淀积工艺。所述层间介电层的形成方法为高密度等离子化学气相淀积工艺。所述工艺的操作温度为400～500℃，时间为1～5分钟。所述刻蚀停止层为碳化硅、氮化硅、氮氧化硅或其组合。所述层间介电层为氧化硅(SiO₂)或硼磷硅酸盐玻璃(BPSG)。

本发明具有相同或相应技术特征的另一种半导体器件的制造方法，包括:

在半导体衬底上形成栅极、源极和漏极；

在所述栅极、源极和漏极表面沉积金属层；

低温热退火处理；

在具有所述栅极、源极和漏极的衬底上形成刻蚀停止层；

在所述刻蚀停止层上形成层间介电层；

在所述层间介电层中刻蚀形成接触孔；

在所述接触孔内壁和底部形成衬垫粘接层；

对所述衬垫粘接层进行热退火。

所述金属层的材料为镍，厚度为50～200

。所述低温热退火的温度为250～400℃，持续时间为10～60秒。所述刻蚀停止层的形成方法为等离子增强化学气相淀积工艺。所述层间介电层的形成方法为高密度等离子化学气相淀积工艺。所述工艺的操作温度为400～500℃，时间为1～5分钟。所述刻蚀停止层为碳化硅、氮化硅、氮氧化硅或其组合。所述层间介电层为氧化硅(SiO₂)或硼磷硅酸盐玻璃(BPSG)。所述对衬垫粘接层进行热退火的温度为400～500℃，时间为10～120秒。

与现有技术相比，本发明具有以下优点:

本发明的半导体器件制造方法在形成金属硅化物接触层的过程中，废除了容易形成高阻态硅化镍的高温热退火步骤，在低温热退火之后，不进行高温热退火，而是利用后续淀积接触孔刻蚀停止层和层间介电层时的工艺温度对镍进行第二步热退火，同时将淀积温度控制在500℃以下，利用淀积时的温度使镍被充分激活、硅化相变形成期望的低阻态硅化镍；除此之外，还可以进一步利用后续对接触孔的衬垫粘接层进行热退火时的温度对镍继续进行热退火，以进一步达到对镍充分退火、硅化的目的。本发明的方法省去了高温退火的步骤，利用后续淀积的温度对镍进行二次退火，即简化了制造工艺，又能够更好地控制整个镍硅化过程的热预算，防止了在高温热退火时硅化镍转变为高阻态导致接触电阻增大现象的发生。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

图1为金属硅化物层在晶体管中的位置示意图；

图2为说明硅化镍的阻态随温度变化的示意图；

图3为现有的金属氧化物半导体器件制造方法流程图；

图4为本发明半导体器件制造方法的流程图；

图5至图7为根据本发明实施例的半导体器件制造方法的剖面图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

本发明提供的半导体器件栅极的制造方法特别适用于特征尺寸在65nm及以下的半导体器件栅极的制造。所述半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。

在65nm及以下工艺节点，由于镍没有线宽效应，具有更低的硅消耗和较低的热预算(thermal budget)以及更低的接触电阻，所以65纳米以下工艺节点用镍取代钴形成NiSi作为接触层。但是NiSi是一个不稳定的中间相，图2为说明硅化镍的阻态随温度变化的示意图，如图2所示，热退火时，在250～350℃的温度范围，镍的硅化形成的是较高阻态的Ni₂Si相的硅化镍；温度在350～500℃之间时，Ni₂Si发生相变，形成的是人们需要的低阻态的NiSi相的硅化镍；当温度大于500℃时，硅化镍又会从低阻态的NiSi相转变为高阻态的NiSi2相。因此，硅化镍是不稳定的，若退火温度过高，例如通常使用的350～600℃的高温退火温度，极易导致硅化镍层接触电阻增大。

本发明的半导体器件的制造方法除去了高温退火的步骤，利用后续淀积介质层时的工艺温度对镍进行二次退火。图4为本发明半导体器件制造方法的流程图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。如图4所示，在半导体衬底上形成栅极、源极和漏极后，利用物理气相淀积(PVD)，例如溅射工艺，在栅极、源极和漏极表面沉积金属镍，厚度为50～200

，并在镍表面形成保护层(S101)，保护层的材料为氮化钛(TiN)，厚度为50～250

，也可以采用镍铂合金作为保护层，其作用是防止镍不被氧化；然后进行低温热退火处理，使镍和硅发生反应(S102)，形成硅化镍；上述退火温度为250～400℃，这步热退火优选快速强化热退火，时间控制在10～60秒之间。这时形成的硅化镍主要是较高阻态的Ni₂Si相的硅化镍；然后利用湿法清洗移除上述保护层(S103)；随后，本发明的方法直接采用等离子增强化学气相淀积(PECVD)工艺淀积形成接触孔刻蚀停止层(S104)；利用高密度等离子化学气相淀积(HDP-CVD)工艺淀积层间介电层(ILD)(S105)；在上述淀积工艺过程中，将工艺温度控制在400～500℃之间，时间为1～5分钟，即完成了淀积介质层，同时又对上述初步退火的硅化镍进行进一步的热退火，使镍被充分激活、硅化相变，形成低阻的NiSi相的硅化镍；接下来在层间介电层中刻蚀形成接触孔(S106)。

随后，在接触孔的内壁和底部形成一层衬垫粘接层(S107)；对衬垫粘接层进行热退火处理(S108)，本发明的方法还可以利用这次热退火对镍再次硅化，以达到使镍彻底硅化的目的，该热退火的温度控制在400～500℃之间，时间为10～120秒。

图5至图7为根据本发明实施例的半导体器件制造方法的剖面图，所述示意图只是实例，其在此不应过度限制本发明保护的范围。图中所示半导体器件仅为一个实例，其也可以应用于其它实例中，例如NMOS器件和PMOS器件。NMOS与PMOS可以是具有凸起(raised)的源极和漏极结构、双栅极(double gate)结构、多指状(multi-finger)结构或鳍式场效应管(FinFET)。NMOS和PMOS可以利用P阱(well)、N阱或双阱(double-well)结构来制造，也可以直接形成在上述半导体衬底上或之内。NMOS与PMOS之间还应该具有隔离区域。隔离区域可以使用隔离技术形成，例如浅沟槽隔离(STI)技术。

如图5所示，本发明的半导体器件包括半导体衬底100；在所述衬底表面形成的栅极结构，栅极结构包括在半导体衬底100上形成电介质层111和多晶硅栅极130。栅极130也可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。衬底100可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体衬底还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成衬底100的材料的几个示例，但是可以作为半导体衬底的任何材料均落入本发明的精神和范围。

上述电介质层111可以是氧化硅(SiO₂)或氮氧化硅(SiNO)。在65nm以下工艺节点，栅极的特征尺寸很小，电介质层111作为栅极电介质层，其材料优选为高介电常数(高K)材料。可以作为形成高K栅极电介质层的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。特别优选的是氧化铪、氧化锆和氧化铝。虽然在此描述了可以用来形成电介质层111的材料的少数示例，但是该层可以由减小栅极漏电流的其它材料形成。

在所述栅极结构的两侧具有侧壁隔离物(spacers)131。侧壁隔离物131利用刻蚀工艺形成，其材料可以是氧化硅、氮化硅、氮氧化硅、碳化硅或它们的混合物。分别位于所述侧壁隔离物131两侧衬底中的源极区110和漏极区120；在所述侧壁隔离物131下方的衬底200中与源极区210和漏极区220相邻的区域具有轻搀杂区121和122。轻搀杂区的杂质搀杂浓度小于源极区110和漏极区120的搀杂浓度，本领域技术人员可以根据器件的类型选用不同的杂质种类。轻搀杂区在短栅极长度下能够抑制栅极下方导电沟道的短沟效应。

本发明的方法利用物理气相淀积(PVD)，例如溅射工艺，在栅极130、源极区110和漏极区120表面沉积金属镍，厚度为50～200

，并在镍表面形成保护层(图中未示出)，保护层的材料为氮化钛(TiN)，厚度为50～250

，也可以采用镍铂合金作为保护层，其作用是防止镍不被氧化。然后，对镍进行低温热退火处理，使镍和硅发生反应形成硅化镍层151、152和153。上述热退火工艺优选快速强化热退火，退火的温度为250～400℃，时间控制在10～60秒之间。这时形成的硅化镍层151、152和153主要是较高阻态的Ni₂Si相的硅化镍。然后利用湿法清洗移除上述保护层。

在接下来的工艺步骤中，如图6所示，本发明的方法在反应室内，采用等离子增强化学气相淀积(PECVD)工艺，在衬底表面淀积形成接触孔刻蚀停止层140，刻蚀停止层140的材料为碳化硅、氮化硅、氮氧化硅或其组合；利用高密度等离子化学气相淀积(HDP-CVD)工艺，淀积层间介电层(ILD)150，ILD层的材料为氧化硅(SiO₂)或硼磷硅酸盐玻璃(BPSG)。在上述PECVD和HDP-CVD淀积工艺过程中，将工艺温度控制在400～500℃之间，时间为1～5分钟。从而即能够完成淀积介质层，同时又能够对上述初步退火的硅化镍层151、152和153进行进一步的完全热退火，使镍被充分激活、硅化相变，形成低阻的NiSi相的硅化镍；然后利用CMP对层间介电层150表面平坦化。

为了更进一步地使镍与硅充分发生硅化反应，形成低阻的NiSi相的硅化镍，接下来如图7所示，在层间介电层150中刻蚀形成接触孔160和170，刻蚀工艺可采用反应离子刻蚀(RIE)或等离子刻蚀；然后在接触孔160和170的内壁和底部分别形成一层衬垫粘接层161和171，衬垫粘接层161和171的形成是先淀积为金属钛(Ti)，然后对其进行热退火。本发明的方法还可以利用这次热退火对镍再次硅化，将该热退火的温度控制在400～500℃之间，时间为10～120秒，以达到使镍彻底硅化的目的。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (15)

1、一种半导体器件的制造方法，包括:

在含Si的半导体衬底上形成栅极、源极和漏极；

在所述栅极、源极和漏极表面沉积Ni金属层；

低温热退火处理，使Ni与Si反应形成主要是较高阻态的Ni₂Si相的硅化镍，所述低温热退火的温度为250～400℃；

在具有所述栅极、源极和漏极的衬底上淀积刻蚀停止层；

在所述刻蚀停止层上淀积层间介电层；

利用上述两个淀积工艺进行退火处理，使Ni₂Si转变成NiSi，所述淀积工艺的温度为400～500℃；

在所述低温热退火处理和所述淀积层间介电层的步骤之间未使用高于500℃的高温热退火工艺；

在所述层间介电层中刻蚀形成接触孔。

2、如权利要求1所述的方法，其特征在于:所述金属层的厚度为50～200

。

3、如权利要求1所述的方法，其特征在于:所述低温热退火的持续时间为10～60秒。

4、如权利要求1所述的方法，其特征在于:所述刻蚀停止层的淀积方法为等离子增强化学气相淀积工艺。

5、如权利要求1所述的方法，其特征在于:所述层间介电层的淀积方法为高密度等离子化学气相淀积工艺。

6、如权利要求1所述的方法，其特征在于:所述刻蚀停止层为碳化硅、氮化硅、氮氧化硅或其组合。

7、如权利要求1所述的方法，其特征在于:所述层间介电层为氧化硅(SiO₂)或硼磷硅酸盐玻璃(BPSG)。

8、一种半导体器件的制造方法，包括:

在含Si的半导体衬底上形成栅极、源极和漏极；

在所述栅极、源极和漏极表面沉积Ni金属层；

低温热退火处理，使Ni与Si反应形成主要是较高阻态的Ni₂Si相的硅化镍，所述低温热退火的温度为250～400℃；

在具有所述栅极、源极和漏极的衬底上淀积刻蚀停止层；

在所述刻蚀停止层上淀积层间介电层；

利用上述两个淀积工艺进行退火处理，使Ni₂Si转变成NiSi，所述淀积工艺的温度为400～500℃；

在所述低温热退火处理和所述淀积层间介电层的步骤之间未使用高于500℃的高温热退火工艺；

在所述层间介电层中刻蚀形成接触孔；

在所述接触孔内壁和底部形成衬垫粘接层；

对所述衬垫粘接层进行热退火。

9、如权利要求8所述的方法，其特征在于:所述金属层的厚度为50～200

。

10、如权利要求8所述的方法，其特征在于:所述低温热退火的持续时间为10～60秒。

11、如权利要求8所述的方法，其特征在于:所述刻蚀停止层的淀积方法为等离子增强化学气相淀积工艺。

12、如权利要求8所述的方法，其特征在于:所述层间介电层的淀积方法为高密度等离子化学气相淀积工艺。

13、如权利要求8所述的方法，其特征在于:所述刻蚀停止层为碳化硅、氮化硅、氮氧化硅或其组合。

14、如权利要求8所述的方法，其特征在于:所述层间介电层为氧化硅(SiO₂)或硼磷硅酸盐玻璃(BPSG)。

15、如权利要求8所述的方法，其特征在于:所述对衬垫粘接层进行热退火的温度为400～500℃，时间为10～120秒。

Images