CN102751183B - Cmos栅氧化层的形成方法 - Google Patents

Cmos栅氧化层的形成方法 Download PDF

Info

Publication number
CN102751183B
CN102751183B CN201210230761.7A CN201210230761A CN102751183B CN 102751183 B CN102751183 B CN 102751183B CN 201210230761 A CN201210230761 A CN 201210230761A CN 102751183 B CN102751183 B CN 102751183B
Authority
CN
China
Prior art keywords
substrate
oxide
layer
nmos area
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210230761.7A
Other languages
English (en)
Other versions
CN102751183A (zh
Inventor
于涛
胡勇
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210230761.7A priority Critical patent/CN102751183B/zh
Publication of CN102751183A publication Critical patent/CN102751183A/zh
Application granted granted Critical
Publication of CN102751183B publication Critical patent/CN102751183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种CMOS栅氧化层的形成方法，包括：提供衬底，所述衬底包括并列的NMOS区和PMOS区，在衬底上形成氧化层，作为后续离子注入的阻挡层；光刻形成NMOS区的第一窗口；进行离子注入在NMOS区的衬底中形成P阱，刻蚀去除第一窗口内的氧化层；在NMOS区的衬底上和PMOS区的氧化层上沉积第一栅氧化层，并用氟气退火；光刻形成PMOS区的第二窗口；进行离子注入在PMOS区的衬底中形成N阱，刻蚀去除第二窗口内的第一栅氧化层和氧化层；在上述结构表面沉积第二栅氧化层。本发明中NMOS的栅氧经氟气退火，降低其衬底和栅氧之间的界面缺陷密度，提高跨导，提高其性能；而PMOS的栅氧未经氟气退火不影响其性能。

Description

CMOS栅氧化层的形成方法
技术领域
本发明涉及半导体领域，特别涉及一种CMOS栅氧化层的形成方法。
背景技术
现有技术中CMOS栅氧化层的形成包括以下步骤：
在步骤101中，如图2a所示，提供一衬底200，所述衬底200包括并列的NMOS区I和PMOS区II，在所述衬底200上形成氧化层201，所述氧化层作为后续离子注入的阻挡层；
在步骤102中，如图2b所示，涂覆第一光刻胶202，如图2c所示，光刻第一光刻胶202形成NMOS区I的第一窗口202a；
在步骤103中，如图2d所示，在第一窗口202a中进行离子注入，在NMOS区I的衬底200中形成P阱区203，如图2e所示，刻蚀去除第一窗口202a内的氧化层201，如图2f所示，去除第一光刻胶202；
在步骤104中，如图2g所示，涂覆第二光刻胶204，如图2h所示光刻形成PMOS区的第二窗口204a；
在步骤105中，如图2i所示，在第二窗口204a中进行离子注入在PMOS区的衬底中形成N阱区205，如图2j所示刻蚀去除第二窗口204a内的氧化层201，如图2k所示，去除第二光刻胶204；
在步骤106中，如图2l所示，在NMOS区和PMOS区的衬底上沉积栅氧化层206。
研究发现形成栅氧化层后用氟气退火可以更好的修复衬底和CMOS栅氧化层界面处的悬挂键，降低界面缺陷密度，提高跨导，同时对于NMOS而言，可以减弱热载流子注入效应和正偏温度耦合效应，但是对于PMOS而言，在离子注入形成PMOS源漏区时，注入源一般为氟化硼，由于PMOS 栅氧化层中氟离子的存在，会引起源漏区的硼离子更容易穿透栅氧化层到达衬底和CMOS栅氧化层的界面，影响PMOS的阈值电压，从而造成PMOS阈值电压的不稳定性。如何在CMOS栅氧化层的形成过程中对NMOS的栅氧化层进行退火而不对PMOS的栅氧化层进行退火，从而提高NMOS性能且不影响PMOS的性质。
发明内容
本发明的目的是提供一种CMOS栅氧化层的形成方法，以在提高NMOS的性能的同时不影响PMOS的性能。
本发明的技术解决方案是一种CMOS栅氧化层的形成方法，包括以下步骤：
提供一衬底，所述衬底包括并列的NMOS区和PMOS区，在所述衬底上形成氧化层，所述氧化层作为后续离子注入的阻挡层；
在氧化层上形成第一掩膜层，图形化第一掩膜层至暴露出NMOS区的氧化层；
对暴露出的NMOS区的氧化层进行离子注入以在NMOS区的衬底中形成P阱区，刻蚀去除NMOS区的氧化层以暴露出NMOS区的衬底，去除第一掩膜层；
在NMOS区的衬底上和PMOS区的氧化层上沉积第一栅氧化层，并采用氟气进行退火；
在氧化层上形成第二掩膜层，图形化第二掩膜层至暴露出PMOS区的氧化层；
对暴露出的PMOS区的氧化层进行离子注入以在PMOS区的衬底中形成N阱区，刻蚀去除PMOS区的第一栅氧化层和氧化层以暴露出PMOS区的衬底，去除第二掩膜层；
在NMOS区的第一栅氧化层上和PMOS区的衬底上沉积第二栅氧化 层，所述NMOS区的栅氧化层包括第二栅氧化层和第一栅氧化层，所述PMOS区的栅氧化层包括第二栅氧化层。
作为优选：所述采用氟气进行退火过程中采用的气体包括F2和Ar，其中F2∶Ar的体积比为1∶999-1∶99，退火温度为300-600度，退火时间为10-30分钟。
作为优选：所述氧化层的厚度为100埃～500埃。
作为优选：所述第一栅氧化层的厚度为10埃～50埃。
作为优选：所述第二栅氧化层的厚度为10埃～100埃。
与现有技术相比，本发明在制作CMOS的栅氧化层时在形成NMOS区域的第一栅氧化层后，用氟气进行退火，修复衬底和CMOS栅氧化层界面处的悬挂键，从而有效的降低了NMOS区域中衬底和栅氧化层之间的界面缺陷密度，提高跨导，减弱热载流子注入效应和正偏温度耦合效应，PMOS区域的栅氧化层在后续的过程中形成，避免了PMOS栅氧化层中氟离子的存在，从而避免后续由于PMOS栅氧化层中氟离子的存在PMOS源漏区的硼离子穿透栅氧化层到达衬底和PMOS栅氧化层的界面，造成对PMOS的阈值电压产生不利影响，本发明CMOS栅氧化层的形成方法一方面提高NMOS性能，另一方面不影响PMOS的性质。
附图说明
图1是现有技术CMOS栅氧化层的形成方法的流程图；
图2a-21是现有技术CMOS栅氧化层的形成过程中各个工艺步骤的器件结构剖面图；
图3是本发明CMOS栅氧化层的形成方法的流程图；
图4a-4m是本发明CMOS栅氧化层的形成过程中各个工艺步骤的器件结构剖面图。
具体实施方式
本发明下面将结合附图作进一步详述：
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3示出了本发明CMOS栅氧化层的形成方法的流程图。
请参阅图3所示，在发明提供一种CMOS栅氧化层的形成方法，包括以下步骤：
在步骤301中，如图4a所示，提供一衬底400，所述衬底400包括并列的NMOS区I和PMOS区II，在所述衬底400上形成氧化层401，所述氧化层用于后续离子注入的阻挡层，所述氧化层401的厚度为100埃～500埃；
在步骤302中，如图4b所示，涂覆第一光刻胶402，如图4c所示，光刻第一光刻胶402形成NMOS区I的第一窗口402a；
在步骤303中，如图4d所示，在第一窗口402a中进行离子注入以在NMOS区I的衬底100中形成P阱区403，如图4e所示，刻蚀去除第一窗口402a内的氧化层401，如图4f所示，去除光刻胶402；
在步骤304中，如图4g所示，在NMOS区I的衬底400上和PMOS区II的氧化层401上沉积第一栅氧化层404，所述第一栅氧化层404的厚度为10埃～50埃，并采用氟气进行退火；所述采用氟气进行退火过程中采用的气体包括F2和Ar，其中F2∶Ar的体积比为1∶999-1∶99，退火温度为300-600度，退火时间为10-30分钟。采用氟气进行退火，修复衬底和CMOS栅氧化层界面处的悬挂键，从而有效的降低了NMOS区域中衬底和NMOS栅氧化层 之间的界面缺陷密度，提高跨导，减弱热载流子注入效应和正偏温度耦合效应。
在步骤305中，如图4h所示，涂覆第二光刻胶405，如图4i所示，光刻第二光刻胶405形成PMOS区II的第二窗口405a；
在步骤306中，如图4j所示，在第二窗口405a中进行离子注入在PMOS区II的衬底400中形成N阱区406，如图4k所示，刻蚀去除第二窗口405a内的第一栅氧化层404和氧化层401，如图4l所示，去除第二光刻胶405；
在步骤307中，如图4m所示，在NMOS区I的第一栅氧化层404上和PMOS区II的衬底400上沉积第二栅氧化层407，所述第二栅氧化层407的厚度为10埃～100埃，所述NMOS区I的栅氧化层包括第二栅氧化层407和第一栅氧化层404，所述PMOS区II的栅氧化层包括第二栅氧化层407。
本发明在制作CMOS的栅氧化层时在形成NMOS区域的第一栅氧化层后，用氟气进行退火，修复衬底和CMOS栅氧化层界面处的悬挂键，从而有效的降低了NMOS区域中衬底和NMOS栅氧化层之间的界面缺陷密度，提高跨导，减弱热载流子注入效应和正偏温度耦合效应。而PMOS区域的栅氧化层是在氟气退火之后形成的，避免了PMOS栅氧化层中氟离子的存在。因为在PMOS源漏区离子注入时，注入的主要成分是氟化硼，如果栅氧化层存在氟离子，硼离子很容易扩散到栅氧化层到达衬底和栅氧化层的界面，造成对PMOS的阈值电压产生不稳定的影响，本发明CMOS栅氧化层的形成方法一方面提高NMOS性能，另一方面不影响PMOS的性能。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (5)

1.一种CMOS栅氧化层的形成方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底包括并列的NMOS区和PMOS区，在所述衬底上形成氧化层，所述氧化层作为后续离子注入的阻挡层；
在氧化层上形成第一掩膜层，图形化第一掩膜层至暴露出NMOS区的氧化层；
对暴露出的NMOS区的氧化层进行离子注入以在NMOS区的衬底中形成P阱区，刻蚀去除NMOS区的氧化层以暴露出NMOS区的衬底，去除第一掩膜层；
在NMOS区的衬底上和PMOS区的氧化层上沉积第一栅氧化层，并采用氟气进行退火；
在氧化层上形成第二掩膜层，图形化第二掩膜层至暴露出PMOS区的氧化层；
对暴露出的PMOS区的氧化层进行离子注入以在PMOS区的衬底中形成N阱区，刻蚀去除PMOS区的第一栅氧化层和氧化层以暴露出PMOS区的衬底，去除第二掩膜层；
在NMOS区的第一栅氧化层上和PMOS区的衬底上沉积第二栅氧化层，所述NMOS区的栅氧化层包括第二栅氧化层和第一栅氧化层，所述PMOS区的栅氧化层包括第二栅氧化层。
2.根据权利要求1所述的CMOS栅氧化层的形成方法，其特征在于：所述采用氟气进行退火过程中采用的气体包括F2和Ar，其中F2∶Ar的体积比为1∶999-1∶99，退火温度为300-600度，退火时间为10-30分钟。
3.根据权利要求1所述的CMOS栅氧化层的形成方法，其特征在于：所述氧化层的厚度为100埃～500埃。
4.根据权利要求1所述的CMOS栅氧化层的形成方法，其特征在于：所述第一栅氧化层的厚度为10埃～50埃。
5.根据权利要求1所述的CMOS栅氧化层的形成方法，其特征在于：所述第二栅氧化层的厚度为10埃～100埃。
CN201210230761.7A 2012-07-04 2012-07-04 Cmos栅氧化层的形成方法 Active CN102751183B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210230761.7A CN102751183B (zh) 2012-07-04 2012-07-04 Cmos栅氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210230761.7A CN102751183B (zh) 2012-07-04 2012-07-04 Cmos栅氧化层的形成方法

Publications (2)

Publication Number Publication Date
CN102751183A CN102751183A (zh) 2012-10-24
CN102751183B true CN102751183B (zh) 2017-06-27

Family

ID=47031267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210230761.7A Active CN102751183B (zh) 2012-07-04 2012-07-04 Cmos栅氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN102751183B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107564863B (zh) * 2016-06-30 2020-10-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1039153A (zh) * 1988-06-27 1990-01-24 中国科学院上海冶金研究所 一种金属氧化物半导体场效应晶体管
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
CN1855430A (zh) * 2005-04-20 2006-11-01 上海集成电路研发中心有限公司 在cmos高压工艺中保护低压区场氧化硅层的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788361B1 (ko) * 2006-12-12 2008-01-02 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1039153A (zh) * 1988-06-27 1990-01-24 中国科学院上海冶金研究所 一种金属氧化物半导体场效应晶体管
US5885861A (en) * 1997-05-30 1999-03-23 Advanced Micro Devices, Inc. Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
CN1855430A (zh) * 2005-04-20 2006-11-01 上海集成电路研发中心有限公司 在cmos高压工艺中保护低压区场氧化硅层的方法

Also Published As

Publication number Publication date
CN102751183A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
US9985015B2 (en) Semiconductor device having improved core and input/output device reliability
CN100459073C (zh) 横向双扩散金属氧化物半导体元件及其制造方法
TW200721323A (en) Method for fabricating a gate dielectric of a field effect transistor
CN103730359A (zh) 复合栅介质SiC MISFET器件的制作方法
CN105448842B (zh) 半导体器件的制作方法
CN102751183B (zh) Cmos栅氧化层的形成方法
CN106971977B (zh) 半导体装置及其制造方法
CN105895634A (zh) Cmos器件及其制作方法
CN105336703B (zh) 一种半导体器件的制作方法
CN103489830A (zh) 一种集成电路的制作方法
CN105551944B (zh) 功率晶体管的制造方法
CN106531649B (zh) 一种提高晶圆键合程度的方法
US20120302026A1 (en) Method for forming a transistor
CN105097540B (zh) 平面vdmos器件的制造方法
CN104979196B (zh) 一种沟槽型半导体器件结构的制作方法
CN107180925B (zh) 阵列基板的制作方法及显示装置的制作方法
CN101404252A (zh) 全硅化物金属栅电极制造工艺
CN105655253B (zh) 半导体结构及其形成方法
CN102738008A (zh) 沟槽场效应晶体管的制作方法
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法
CN102082127A (zh) 半导体器件的制作方法
CN102945822B (zh) 逻辑电路制造方法以及逻辑电路
TWI381486B (zh) 半導體之製造方法（一）
CN103050529B (zh) 一种低压本征nmos器件及其制造方法
CN106549057A (zh) Dmos器件制作方法与dmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140508

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140508

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant