CN100459073C - 横向双扩散金属氧化物半导体元件及其制造方法 - Google Patents

横向双扩散金属氧化物半导体元件及其制造方法 Download PDF

Info

Publication number
CN100459073C
CN100459073C CNB2005100841366A CN200510084136A CN100459073C CN 100459073 C CN100459073 C CN 100459073C CN B2005100841366 A CNB2005100841366 A CN B2005100841366A CN 200510084136 A CN200510084136 A CN 200510084136A CN 100459073 C CN100459073 C CN 100459073C
Authority
CN
China
Prior art keywords
well region
conductivity type
substrate
zone
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100841366A
Other languages
English (en)
Other versions
CN1825551A (zh
Inventor
许嘉伦
刘慕义
卢道政
杨怡箴
陈冠博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1825551A publication Critical patent/CN1825551A/zh
Application granted granted Critical
Publication of CN100459073C publication Critical patent/CN100459073C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种横向双扩散金属氧化物半导体元件及其制造方法。此方法包括下面步骤：(a)提供第一导电型的基底；(b)于基底中形成第二导电型的阱区，此阱区具有极陡峭退后的阱轮廓，在其中的掺杂浓度随着深度改变，而于阱区的表面区域提供比位于阱区的表面区域下面的区域低的低掺杂浓度；(c)形成栅极层，其部分覆盖阱区以及与阱区绝缘；以及(d)于阱区形成源极区以及漏极区其中之一。此SSR的阱区的存在可以提供一较淡的表面掺杂以而可获得具有高击穿电压的LDMOS，以及可以提供较浓的次-表面掺杂以降低导通阻值。

Description

横向双扩散金属氧化物半导体元件及其制造方法
技术领域
本发明是有关于一种半导体元件，且特别是有关于一种横向双扩散金属氧化物半导体(LDMOS)元件以及此元件的制造方法。
背景技术
LDMOS(Lateral Double Diffused Metal Oxide Semiconductor)元件一般是应用在使用高电压的系统中，而且对于如此设计的LDMOS元件而言，高击穿电压(Vbd)以及在操作时低导通阻值(Ron)是重要的。藉由此具有低导通阻值以及高击穿电压的LDMOS元件的设计，其在高电压下，一般会呈现较低的功率损失。此外，当电晶体在饱和(Saturation)时，加快元件操作速度，可以呈现低导通阻值以及高漏极电流(Idsat)。不过，如此设计的LDMOS元件的问题是，若是将浓度降低使Vbd趋向极大时，Ron也同时会变大。
在习知的LDMOS元件中，可以提供一低掺杂阱的掺杂以作为低掺杂N(NM)区域，以降低栅极边缘的电场。不过，此低掺杂阱的掺杂会增加Ron。为了降低Ron，增加低掺杂N(NM)区域的掺杂浓度是需要的，但是如此会使得击穿特性变差，例如Vbd下降。
US 6,448,625B1揭露一种高电压MOS元件，在其中，N-阱区域由两个区域形成。如上所述，使用第一掩模进行第一N-阱注入制程。然后，使用不同的掩模进行第二N-阱注入制程，此不一样的掩模可以横向补偿对应的第一掩模。第二注入制程使用高浓度注入，且此制程造成一阱区，在此阱区中，第一区域具有高的掺质浓度以及第二区域具有对应第一区域的低的掺质浓度。当元件是限制电压(Blocking Voltage)时，在第二区域中的低掺质浓度可以增加击穿电压，而当元件是开启状态时，可以帮助降低导通阻值。
US 6,531,355揭露一RESURF LDMOS电晶体，包括RESURF区域其自行对准于LOCOS场氧化区域。自行对准可以产生稳定的击穿电压藉由消除地形上的对准失误以及制程上可忍受的变异。对一特定的导通电阻而言，这个技术产生的RESURF LDMOS元件具有稳定的、可预期的击穿电压。
US 6,580,131 B2揭露一种LDMOS元件，其具有两个磊晶的N-区域，以取代用于习知技术的元件中的较传统的单一磊晶N-区域。较低的N-层具有比较高N-层为低的阻值，因此造成了击穿电压与导通阻值之间的关系的改善。
由上可知，针对LDMOS元件的各种技术的研发，是为了改善击穿电压与导通阻值之间的关系。因此，对于一个能够改善上述关系的技术是值得期待的。
发明内容
本发明提供一种横向双扩散金属氧化物半导体(Lateral DoubleDiffused Metal Oxide Semiconductor，LDMOS)元件的制造方法，包括下面步骤：(a)提供第一导电型的基底；(b)于基底中形成第二导电型的阱区，此阱区具有极陡峭退后(Super Steep Retrograde，SSR)的阱轮廓，在其中的一掺杂浓度随着深度改变，而于阱区的表面区域提供比位于阱区的表面区域下面的区域低的低掺杂浓度；(c)形成栅极层，其部分覆盖阱区以及与阱区绝缘；以及(d)于阱区形成源极区以及漏极区其中之一。
关于本发明，具有SSR阱轮廓的一阱区形成于LDMOS元件中，这个位于阱区的掺杂浓度随着深度而改变，而于阱区的表面区域提供比位于阱区的表面区域下面的区域低的低掺杂浓度。如此在LDMOS元件中，具有淡表面掺杂的SSR阱区会有较高的击穿电压，并且较浓的次-表面掺杂可以降低Ron。
在过去，极陡峭退后轮廓是应用在MOS元件的通道区域，以减少所谓的反向短通道效应(reverse short channel)(在某一点上，通道长度减少会在启始电压上产生反向效果)。上述的讨论例如是US 6,444,550 B1以及出自于Peter M Zeitzoff，Sematech Inc，Austin TX，USA，SemiconductorFabtech-10th Edition，pages 275-280的文章″Front-End Trends，Challenges，and Potential Solutions for the 180-100nm IC TechnologyGenerations″。
在一实施例，步骤(b)包括在该基底注入至少一元素的步骤以形成阱区，且控制注入的深度以产生SSR的阱轮廓。注入的深度的控制是由控制注入能量来达成，如此可以控制位于SSR阱区的掺杂轮廓，特别是掺杂浓度由淡变浓的深度处，以达到特定注入的要求。
在一实施例中，注入步骤包括一个两阶段(Two-stage)的注入制程。在一特定的实施例中，两阶段的注入制程包括下面步骤：于基底中注入第一元素以形成第二导电型的阱区；以及于阱区注入第二元素以在阱区中产生SSR的阱轮廓。可以控制第二元素注入的深度以生成所需的SSR阱轮廓。
在一特定的实施例中，第二元素比该第一元素重。
在另一实施例中，第一元素与第二元素注入的顺序可以相反，亦即较重的元素可以比较轻的元素先注入。
在一实施例中，第一元素是选自较轻的第V族元素以及第二元素是选自较重的第V族元素。因此，第一元素例如是P或是As，而第二元素例如是Sb。在一特定的实施例中，第一元素是磷(P)，而第二元素是锑(Sb)。
在一实施例中，此方法更包括下面步骤：于基底形成第一导电型的第二阱区，其相邻第二导电型的阱区。此第二阱区可以在第二导电型的阱区之后形成，或是在另一实施例中，在第二导电型的阱区之前形成。
在一实施例中，此方法在步骤(b)之前，更包括下面步骤：于基底上形成掩模以暴露一区域，且该第二导电型的阱区形成于区域中。在实施例中，进行此两阶段的注入制程时，该掩模保留于此两阶段的注入制程中。因此，在这样的实施例中，当这些注入步骤进行，所注入的元素会注入到基底相同的地方。
栅极层与基底绝缘的方法有好几种。不过，在一实施例中，此方法在步骤(c)之前，更包括下面步骤：于基底的表面上形成场氧化绝缘层以及相邻的栅极氧化层，以在步骤(c)中，使该栅极层覆盖栅极氧化层并覆盖至少一部份的该场氧化绝缘层。
在一实施例中，第一导电型是P型以及第二导电型是N型。在一特定实施例中，第二导电型的阱区是一低掺杂N(N-minus)区域。因此，阱区具有比形成于其中的源极区或漏极区较低的掺杂浓度。
在一实施例中，LDMOS元件为非对称结构，其中只有源极或漏极其中一端形成于SSR阱中。在一特定实施例中，能够承受高电压的端点是位于SSR阱中。不过，在另一实施例中，在步骤(b)中，形成具有SSR的阱轮廓的二个阱区，在步骤(c)中，形成栅极层以部分覆盖二阱区，以及在步骤(d)中，在该两阱区中分别形成源极区和漏极区。因此，在此另一实施中，LDMOS元件具有对称结构，其源极与漏极端都可以承受高电压操作，亦即源极与漏极端都在于SSR阱中。
本发明还提出一种横向双扩散金属氧化物半导体元件的制造方法，包括下面步骤：(a)提供第一导电型的基底；(b)在基底中形成第二导电型的二个阱区，二个阱区具有极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而在二个阱区的表面区域提供比位于表面区域下面的一区域低的一低掺杂浓度；(c)形成栅极层，其部分覆盖第二导电型的二个阱区以及与二个阱区绝缘；以及(d)在二个阱区中分别形成源极区和漏极区。
本发明还提出一种横向双扩散金属氧化物半导体(Lateral DoubleDiffused Metal Oxide Semiconductor，LDMOS)元件的制造方法，包括下面步骤：(a)提供第一导电型的基底；(b)于基底中注入第一元素以形成第二导电型的阱区；(c)于阱区注入第二元素以产生一极陡峭退后(SuperSteep Retrograde，SSR)阱，在其中的一掺杂浓度随着深度改变，而于SSR阱的表面区域提供比位于SSR区的表面区域下面的区域低的一低掺杂浓度；(d)形成栅极层，其部分覆盖阱区以及与阱区绝缘；以及(e)于阱区形成源极区以及漏极区其中之一。
关于本发明，LDMOS元件产生于一阱区中，此阱区是藉由于基底注入第一元素，之后再于此阱区中注入第二元素，以形成极陡峭退后阱。在SSR阱的掺杂浓度随着深度改变，而于SSR阱的表面区域提供比位于SSR区的表面区域下面的区域低的一低掺杂浓度。利用此制程可以形成一个SSR阱，其提供具有较淡表面的SSR阱有较高的击穿电压，并于LDMOS元件中获得，且较浓的次-表面掺杂可以降低Ron。
本发明还提出一种横向双扩散金属氧化物半导体(LDMOS)元件，包括：第一导电型的基底；形成于基底中的第二导电型的阱区，此阱区具有一极陡峭退后(Super Steep Retrograde，SSR)的阱轮廓，在其中的一掺杂浓度随着深度改变，而于阱区的表面区域提供比位于阱区的表面区域下面的区域低的一低掺杂浓度；栅极层部分覆盖阱区以及与阱区绝缘；以及形成于阱区中的源极区以及漏极区其中之一。
本发明还提出一种横向双扩散金属氧化物半导体元件，包括：第一导电型的一基底；形成于基底中的一第二导电型的二个阱区，二个阱区具有极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而于二个阱区的表面区域提供比位于表面区域下面的区域低的一低掺杂浓度；栅极层部分覆盖二个阱区以及与二个阱区绝缘；以及分别形成于二个阱区中的源极区和漏极区。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是依照本发明的一实施例的一种含有具有SSR阱轮廓的阱区的LDMOS元件的制造流程图。
图2A至2F是依照图1的方法所得的LDMOS元件的制造流程剖视图。
图3是依照本发明的第二实施例的一种LDMOS元件的剖视图。
10、20、30、40、50、60、70、80、90、95：步骤标号
100、200：基底
105、115：光阻
107、130、140：注入制程
110、210：P-型阱
120、125、220、225：N-型阱
160、162、164、260、262、263、264：FOX区域
170、270：多晶硅栅极层
175、275：栅极氧化物
180：N+漏极区
185：N+源极区
190：P+接点
280、285：N+区域
具体实施方式
关于本发明的一实施例，提供具有一种低导通-阻值，与高击穿电压的LDMOS元件。关于本发明的一实施例的LDMOS元件的制作如图1所示。在图1中，基底是P-型基底，且SSR阱轮廓形成在N-型阱区。不过，熟知该项技术者可以推知各种的掺杂型态可以改变，而以N-型元件进行取代形成P-型元件，且反之亦然。因此，在另一实施例中，基底是P-型基底，且SSR阱轮廓形成在P-型阱区。
请参照图1，在步骤10中，在P-型基底形成以定义出一区域，且P-型阱区(P阱)会形成在该区域中。特别是，P阱形成的区域是由光阻中的间隙所定义出来的。然后，在步骤20中，在基底中形成一P阱区，其是利用将一特定的元素注入未被光阻覆盖的部分基底中，而形成。在如图1所示的例子中，注入硼元素以形成P阱，而熟知该项技术者可以亦可使用其他元素。
然后，在步骤30中，移除光阻，并且沈积一层新的光阻，以定义出用以形成N-型阱区(N阱)的一区域。同样的，此区域是由光阻中的间隙所定义出来的。
之后，在步骤40中，在P-型基底中形成一N阱区，其是利用将一合适的元素注入未被光阻覆盖的部分基底中，而形成。在如图1所示的例子中，在步骤40中是注入磷元素，而熟知该项技术者可以亦可使用周期表中其他5A族的元素。
随后，使用保留下来的光阻，进行第二次的注入步骤50，以于N阱区中注入较重的元素，并且控制注入深度而生成SSR阱轮廓。在如图1所示的例子中，此较重的元素可以以锑形成。控制注入深度有好几种方式，举例来说，可以在步骤50中控制注入的能量。
接着，在步骤60中，移除光阻。此时，P-型基底具有形成于其中的P-型阱以及N-型阱，在一实施例，此二阱彼此相邻。
在步骤70中，在基底预定形成的区域上形成多数个场氧化(FOX)区域。特别是，如后面的图2D所述的例子，FOX的中心区域162形成于N-阱区中，且其在最终的元件中会部分覆盖一部份的栅极(此部分的栅极可以视为场平板(field plate))，此相对较厚的FOX区域可以藉由降低在栅极边缘的电场的集聚，而用来增加元件的击穿电压。此外，额外的二FOX区域160，164形成于LDMOS元件的侧边，以作为与其他元件的隔绝。每一个FOX区域一般是利用热氧化制程形成的。
在步骤80中，在相邻FOX的中心区域形成绝缘的栅极氧化物。此栅极氧化物可以利用热氧化法或是化学气相沈积法，而热氧化法可以形成品质较佳的栅极氧化物。虽然栅极氧化物是在FOX区域形成后才形成的，但是在一些实施例中，栅极氧化物可以和FOX区域一起形成或是形成于FOX区域之前。
在步骤90中，形成多晶硅栅极层覆盖栅极氧化物以及相邻FOX区域的至少一部份。栅极可以利用多种已知的形成方法的其中一种来形成。例如，使用热制程或是CVD制程来形成掺杂的多晶硅栅极层。然后，进行一般的微影制程以及最后的蚀刻制程，其例如是非等向性蚀刻，以图案化栅极。
最后，在步骤95中，N+以及P+区域形成于暴露的基底表面(这些部分例如是未被FOX区域覆盖或是未被多晶硅栅极以及栅氧化物覆盖)。特别是，N+掺杂的区域可以形成N-型阱中而形成漏极区，以及第二N+掺杂的区域可以形成于P阱而形成源极区。此外，N+区域形成于p阱中，而提供一个相邻的P+接点(pickup)区域以降低阻值。于步骤95中形成的各种区域可以藉由习知的掩模步骤形成，其是藉由在所需区域对基底进行选择性掺杂。此选择性掺杂可以使用任何习知的方法，例如扩散以及离子注入法而进行。
图2A至2F是绘示使用先前的图1的描述的LDMOS元件其制程剖面示意图。请参照图2A，于基底100形成第一光阻105，并于接下的步骤进行注入制程107以形成P-型阱110(参照图1的步骤10以及20)。
请参照图2B，形成第二光阻115覆盖P-型阱110，之后进行注入制程130以形成N-型阱120，其相邻P-型110(参照图1的步骤30以及40)。
请参照图2C，以光阻115为掩模进行第二注入制程140以形成具有SSR阱轮廓的修饰的N-型阱125。特别是，注入制程140使用比使用于先前注入制程130较重的元素，以产生穿过N-型阱且随深度改变的掺杂浓度轮廓。特别是，如图2C所示，其绘示SSR掺杂轮廓的一例子，在N-阱中的掺杂轮廓3e16原子/立方公分，除了在特定区域因较重元素注入中间区域外，而使其掺杂浓度增加至3e17原子/立方公分之外。此较重的第二元素其精确的注入深度可以藉由控制注入能量而获得控制，以在特定的注入制程中获得所需的SSR阱轮廓。如图2C所示的制程其与图1的步骤50中的讨论相同。
接着，请参照图2D，形成三个FOX区域160，162以及164于基底表面(参照图1的步骤70)。FOX区域160以及164是用来使LDMOS元件与相邻元件彼此隔绝的，而FOX区域162是用来提供相对厚的绝缘部分以覆盖部分栅极。
请参照图2E，形成相邻于FOX区域162的栅极氧化物175，之后多晶硅栅极层170形成于栅极氧化物175以及部分的FOX区域162上(参照图1的步骤80以及90)。
请参照图2F，于基底形成N+漏极区180以及与P+接点(pickup)区域相邻的N+源极区185。因此，图2F是绘示最终形成的LDMOS元件，其中，漏极端连接区域180，栅极端连接多晶硅层170，以及源极端连接源极区185。
具有相关的SSR掺杂轮廓的N-型阱区120提供较淡的表面掺杂以在LDMOS元件中获得较高的击穿电压，以及提供较浓的次-表面掺杂以降低导通-阻值。可以承受高电压的端点其形成于SSR阱中。因此，在图2F所示的例子中，漏极区180形成于N-型阱中。不过，也可以是源极区形成在N-型阱中，以及漏极区可以形成于P-型阱中，如果是源极端承受高电压的话。
图3是绘示本发明另一实施例的LDMOS元件，其中LDMOS元件具有对称结构，所以源极以及漏极区位于对应的N-型阱区中，且N-型阱区以SSR掺杂轮廓形成。特别是，如图3所示，P-型基底200具有形成于其中的P-型阱210，以及形成于p-型阱210侧边的N-型阱区220，225。每一个N-型阱区220，225以SSR掺杂轮廓形成，其例如是使用于图1中所描述的步骤40以及50的两阶段注入制程来形成的。
形成对应先前图2A至2F中所描述所描述的FOX区域160，164的FOX区域260，264，以及取代单一中心FOX区域的二中心FOX区域262，263，且其各自形成于对应的N-型阱区220，225中。绝缘栅极氧化物275在两个中心FOX区域262，263之间延伸，以及形成多晶硅栅极层270覆盖栅极氧化物以及部分覆盖每一个FOX区域262，263。之后，N+区域280，285形成于此二N-型阱区220，225所暴露的基底，以形成对应的漏极以及源极区。在图3所示的对称的实施例中，源极以及漏极端都是可以承受高电压操作的。
关于本发明的上述的实施例，我们可以了解到在这些实施例中，由于在SSR阱区中的较浓的次-表面掺杂浓度，可以使形成的LDMOS元件具有一增加的饱和电流(Idsat)，而由于在SSR阱区中的较淡的表面掺杂浓度，可以使其保持高的击穿电压特性。在N阱区中的SSR掺杂轮廓的形成不会显著地增加制作过程的复杂性。而且，可以发现，SSR的浓度轮廓即使经过后续的一些热制程仍可保持一致，这些热制程例如是用于形成FOX区域。在一特定的实施例，SSR阱的形成是藉由注入较重的掺质以产生所需的掺杂轮廓，其不会被之后的热预算过份的干扰。
这样的LDMOS元件已广泛地应用于各种型态的积体电路中。特别是，这样的LDMOS元件能够有效地应用于需承受高击穿电压的积体电路中，其例如是被LCD元件所需求。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (24)

1、一种横向双扩散金属氧化物半导体元件的制造方法，其特征在于其包括下面步骤：
(a)提供一第一导电型的一基底；
(b)于该基底中形成一第二导电型的一阱区，该阱区具有一极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而于该阱区的一表面区域提供比位于该阱区的该表面区域下面的一区域低的一低掺杂浓度；
(c)形成一栅极层，其部分覆盖该阱区以及与该阱区绝缘；以及
(d)于该阱区形成一源极区以及一漏极区其中之一。
2、根据权利要求1所述的方法，其特征在于其中所述的步骤(b)包括在该基底注入至少一元素以形成该阱区，且控制注入的该深度以产生该极陡峭退后的阱轮廓。
3、根据权利要求2所述的方法，其特征在于其中所述的注入步骤包括一个两阶段的注入制程。
4、根据权利要求3所述的方法，其特征在于其中所述的两阶段的注入制程包括下面步骤：
于该基底中注入一第一元素以形成该第二导电型的该阱区；以及
于该阱区注入一第二元素以在该阱区中产生该极陡峭退后的阱轮廓。
5、根据权利要求4所述的方法，其特征在于其中所述的第二元素比该第一元素重。
6、根据权利要求5所述的方法，其特征在于其中所述的第一元素是选自较轻的第V族元素以及该第二元素是选自较重的第V族元素。
7、根据权利要求6所述的方法，其特征在于其中所述的第一元素是磷以及该第二元素是锑。
8、根据权利要求1所述的方法，其特征在于其更包括下面步骤：
于该基底形成该第一导电型的一第二阱区，其相邻该第二导电型的该阱区。
9、根据权利要求1所述的方法，其特征在于其中在该步骤(b)之前，更包括下面步骤：
于该基底上形成一掩模以暴露一区域，且该第二导电型的该阱区形成于区域中。
10、根据权利要求3所述的方法，其特征在于其中在该步骤(b)之前，更包括下面步骤：
于该基底上形成一掩模以暴露一区域，且该第二导电型的该阱区形成于区域中；以及
在该两阶段的注入制程中，该掩模保留于该两阶段中。
11、根据权利要求1所述的方法，其特征在于其中在该步骤(c)之前，更包括下面步骤：
于该阱区内的基底的该表面上形成一场氧化绝缘层以及一相邻的栅极氧化层，以在该步骤(c)中，使该栅极层覆盖该栅极氧化层并覆盖至少一部份的该场氧化绝缘层。
12、根据权利要求1所述的方法，其特征在于其中所述的第一导电型是P型以及该第二导电型是N型。
13、根据权利要求12所述的方法，其特征在于其中所述的第二导电型的该阱区是一低掺杂N区域。
14、一种横向双扩散金属氧化物半导体元件的制造方法，其特征在于其包括下面步骤：
(a)提供一第一导电型的一基底；
(b)在该基底中形成一第二导电型的二个阱区，该二个阱区具有极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而在该二个阱区的表面区域提供比位于该表面区域下面的一区域低的一低掺杂浓度；
(c)形成一栅极层，其部分覆盖该第二导电型的该二个阱区以及与该二个阱区绝缘；以及
(d)在该二个阱区中分别形成一源极区和一漏极区。
15、一种横向双扩散金属氧化物半导体元件，其特征在于其包括：
一第一导电型的一基底；
形成于该基底中的一第二导电型的一阱区，该阱区具有一极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而于该阱区的一表面区域提供比位于该阱区的该表面区域下面的一区域低的一低掺杂浓度；
一栅极层部分覆盖该阱区以及与该阱区绝缘；以及
形成于该阱区中的一源极区以及一漏极区其中之一。
16、根据权利要求15所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的阱区包含注入该基底中的一第一元素以形成该第二导电型的该阱区，以及注入该阱区的一第二元素以在该阱区产生该极陡峭退后的阱轮廓。
17、根据权利要求16所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的第二元素比该第一元素重。
18、根据权利要求17所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的第一元素是选自较轻的第V族元素以及该第二元素是选自较重的第V族元素。
19、根据权利要求18所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的第一元素是磷以及该第二元素是锑。
20、根据权利要求15所述的横向双扩散金属氧化物半导体元件，其特征在于其更包括：
该第一导电型的一第二阱区，形成于该基底，且相邻于该第二导电型的该阱区。
21、根据权利要求15所述的横向双扩散金属氧化物半导体元件，其特征在于其更包括：
形成于该阱区内的基底表面的一场氧化绝缘层以及一相邻的栅极氧化层，该已形成的栅极层覆盖该栅极氧化层以及至少一部份的该场氧化绝缘层。
22、根据权利要求15所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的第一导电型是P型以及该第二导电型是N型。
23、根据权利要求22所述的横向双扩散金属氧化物半导体元件，其特征在于其中所述的第二导电型的该阱区是一低掺杂N区域。
24、一种横向双扩散金属氧化物半导体元件，其特征在于其包括：
一第一导电型的一基底；
形成于该基底中的一第二导电型的二个阱区，该二个阱区具有极陡峭退后的阱轮廓，在其中的一掺杂浓度随着深度改变，而于该二个阱区的表面区域提供比位于该表面区域下面的区域低的一低掺杂浓度；
一栅极层部分覆盖该二个阱区以及与该二个阱区绝缘；以及
分别形成于该二个阱区中的一源极区和一漏极区。
CNB2005100841366A 2005-02-23 2005-07-14 横向双扩散金属氧化物半导体元件及其制造方法 Expired - Fee Related CN100459073C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/063,932 2005-02-23
US11/063,932 US7192834B2 (en) 2005-02-23 2005-02-23 LDMOS device and method of fabrication of LDMOS device

Publications (2)

Publication Number Publication Date
CN1825551A CN1825551A (zh) 2006-08-30
CN100459073C true CN100459073C (zh) 2009-02-04

Family

ID=36913287

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100841366A Expired - Fee Related CN100459073C (zh) 2005-02-23 2005-07-14 横向双扩散金属氧化物半导体元件及其制造方法

Country Status (2)

Country Link
US (2) US7192834B2 (zh)
CN (1) CN100459073C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122876B2 (en) * 2004-08-11 2006-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation-region configuration for integrated-circuit transistor
US8227316B2 (en) * 2006-06-29 2012-07-24 International Business Machines Corporation Method for manufacturing double gate finFET with asymmetric halo
US8017486B2 (en) * 2007-06-22 2011-09-13 Macronix International Co., Ltd. Method of fabricating low on-resistance lateral double-diffused MOS device
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
KR101098447B1 (ko) * 2009-12-04 2011-12-26 매그나칩 반도체 유한회사 반도체 장치
US8525261B2 (en) 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure
CN102479720B (zh) * 2010-11-29 2015-12-09 联华电子股份有限公司 抗击穿漏电流的金属氧化物半导体晶体管及其制造方法
US8610206B2 (en) 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
US8748980B2 (en) * 2011-08-23 2014-06-10 Monolithic Power Systems, Inc. U-shape RESURF MOSFET devices and associated methods of manufacturing
CN102437193B (zh) * 2011-12-15 2015-05-13 杭州士兰集成电路有限公司 Bcd工艺中的双向高压mos管及其制造方法
CN103280462B (zh) * 2013-05-27 2015-12-02 东南大学 一种高鲁棒性的p型对称横向双扩散场效应晶体管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256534A (ja) * 1997-03-11 1998-09-25 Rohm Co Ltd Ｄｍｏｓ構造を有する半導体装置およびその製造方法
US20020137292A1 (en) * 2001-03-16 2002-09-26 Semiconductor Components Industries, Llc. High voltage metal oxide device with enhanced well region
US6486034B1 (en) * 2001-07-20 2002-11-26 Taiwan Semiconductor Manufacturing Company Method of forming LDMOS device with double N-layering
CN1458675A (zh) * 2002-05-18 2003-11-26 海力士半导体有限公司 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1459837A (zh) * 2002-05-20 2003-12-03 海力士半导体有限公司 半导体器件中晶体管的形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218228A (en) * 1987-08-07 1993-06-08 Siliconix Inc. High voltage MOS transistors with reduced parasitic current gain
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
US6531355B2 (en) * 1999-01-25 2003-03-11 Texas Instruments Incorporated LDMOS device with self-aligned RESURF region and method of fabrication
US6444550B1 (en) * 1999-08-18 2002-09-03 Advanced Micro Devices, Inc. Laser tailoring retrograde channel profile in surfaces
US6426279B1 (en) * 1999-08-18 2002-07-30 Advanced Micro Devices, Inc. Epitaxial delta doping for retrograde channel profile
TW521437B (en) * 2000-10-19 2003-02-21 Sanyo Electric Co Semiconductor device and process thereof
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
WO2005029590A1 (ja) * 2003-09-18 2005-03-31 Shindengen Electric Manufacturing Co., Ltd. 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
US7109562B2 (en) * 2005-02-07 2006-09-19 Leadtrend Technology Corp. High voltage laterally double-diffused metal oxide semiconductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256534A (ja) * 1997-03-11 1998-09-25 Rohm Co Ltd Ｄｍｏｓ構造を有する半導体装置およびその製造方法
US20020137292A1 (en) * 2001-03-16 2002-09-26 Semiconductor Components Industries, Llc. High voltage metal oxide device with enhanced well region
US6486034B1 (en) * 2001-07-20 2002-11-26 Taiwan Semiconductor Manufacturing Company Method of forming LDMOS device with double N-layering
CN1458675A (zh) * 2002-05-18 2003-11-26 海力士半导体有限公司 具有超浅超陡反向表面沟道的半导体器件的制备方法
CN1459837A (zh) * 2002-05-20 2003-12-03 海力士半导体有限公司 半导体器件中晶体管的形成方法

Also Published As

Publication number Publication date
US20060189081A1 (en) 2006-08-24
US20070158741A1 (en) 2007-07-12
CN1825551A (zh) 2006-08-30
US7192834B2 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
CN100459073C (zh) 横向双扩散金属氧化物半导体元件及其制造方法
KR100752799B1 (ko) 횡형 박막 ｓｏｉ 디바이스 및 그 제조 방법
US8158475B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
US6946705B2 (en) Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
JPH09270466A (ja) 半導体装置及びその製造方法
KR20120035699A (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
JP2000260987A (ja) 半導体装置とその製造方法
JP2010135800A (ja) 半導体素子及びその製造方法
JP3546037B2 (ja) 半導体装置の製造方法
KR101781220B1 (ko) 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치
CN109830538B (zh) Ldmos器件及其制造方法
JP4535669B2 (ja) 半導体装置の製造方法
CN112018187A (zh) Ldmos器件及其制造方法
US6350641B1 (en) Method of increasing the depth of lightly doping in a high voltage device
US7170134B2 (en) Semiconductor device
CN101996885A (zh) Mos晶体管及其制作方法
KR20040110735A (ko) 고내압 모스 트랜지스터 및 그 제조 방법
JPH0346238A (ja) 半導体装置の製造方法
JP4615755B2 (ja) 半導体装置の製造方法
US20060220179A1 (en) Method for forming an improved isolation junction in high voltage LDMOS structures
KR100482950B1 (ko) 반도체소자 및 그 제조방법
JPH03296270A (ja) 半導体装置とその製造方法
KR100385858B1 (ko) 트렌치 드레인 필드판을 갖는 전력소자
CN118231469A (zh) 沟槽型超级结器件及其制作方法
KR970000470B1 (ko) 모스(mos) 전계효과 트랜지스터 및 그것의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20190714