KR100385858B1 - 트렌치 드레인 필드판을 갖는 전력소자 - Google Patents
트렌치 드레인 필드판을 갖는 전력소자 Download PDFInfo
- Publication number
- KR100385858B1 KR100385858B1 KR10-2000-0082804A KR20000082804A KR100385858B1 KR 100385858 B1 KR100385858 B1 KR 100385858B1 KR 20000082804 A KR20000082804 A KR 20000082804A KR 100385858 B1 KR100385858 B1 KR 100385858B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive type
- drain
- insulating film
- region
- field plate
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- 230000000694 effects Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 63
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000002040 relaxant effect Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011982 device technology Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명에서는 LDMOS(lateral double diffused MOS) 전력소자에서 표류영역(drift region)의 게이트 가장자리에 트렌치 구조를 가지며, 동시에 표류영역내의 드레인과 인접하는 영역에 다결정실리콘 필드판을 갖는 전력소자 구조를 고안하였다. 본 발명에서의 전력소자는 종래의 전력소자보다 소자동작시, 게이트 가장자리에서의 트렌치 구조로 인해 드레인으로 공핍층(depletion layer)의 확장을 제한시키며, 드레인에서의 다결정실리콘 필드판에 의해 드레인 부근에서의 전계를 완화시킴으로서 RESURF(reduced surface field) 효과를 촉진시켜 on 저항을 낮추고 항복전압을 높일수 있다. 그리고 본 발명에서 제시된 트렌치 드레인 필드판 구조를 갖는 LDMOS 소자는 종래의 LOCOS형 LDMOS 소자와 비교할 때 소자의 크기를 줄일수 있으며, 전력소자의 성능을 높일수 있는 장점이 있다. 이와 같이 본 발명에서 제시한 트렌치 드레인 필드판 구조의 전력소자는 기존의 CMOS 소자공정과 쉽게 병행하여 제작할 수 있으며, 향후 높은 소자 성능이 요구되는 전력 IC에 적용될 수 있다.
Description
본 발명은 트렌치 드레인 필드판 구조를 갖는 전력소자에 관한 것으로서, 보다 상세하게는 표류영역에 트렌치 구조를 가지며 동시에 드레인 필드판(field plate)을 갖는 LDMOS형 고전압 전력소자 구조 및 제작방법에 관한 것이다.
도 1은 종래의 n 채널 LDMOS 전력소자를 개략적으로 나타낸 단면도이다. 도 1을 참조하면 p형 실리콘 기판(1)상에 p+매몰층(buried layer, 2)과 n형 에피층(3)이 형성되어 있으며, n형 에피층(3)은 p+매몰층(2), 채널영역인 p형 확산층(4) 및 고전압을 유지하는 n형 표류영역(5)이 서로 접하고 있다. 상기 p형 확산층(4)의 전표면과 n형 표류영역(5)의 일부 표면에 걸쳐 게이트 절연막(11)이 형성되어 있고, 상기 n형 표류영역(5)의 중간부분에는 소정의 폭을 가지는 필드 절연막(8)이 형성되어 있다. 상기 p형 확산층(4)에는 n+확산층으로된 소오스 영역(13)과 p+층으로된 소오스 콘택층(15)이 형성되어 있으며, n형 표류영역(5)에는 n+확산층으로된 드레인 영역(14)이 형성되어 있다. 여기서 소오스/드레인 영역은 각각 n형 표류영역(5)과 p형 확산층(4)의 접합면으로부터 떨어져서 형성되어 있으며, p형 확산층(4)내에 형성되어 있는 소오스 영역(13)과 소오스 콘택층(15)은 서로 접하여 형성되어 있다.
상기 p형 확산층(4) 중 소오스 영역(13)과 소오스 콘택층(15)이 형성되어 있지 않은 상측에 게이트 절연막(11)을 형성하여 게이트 전극인 다결정실리콘(12)이 형성되어 있고, 그 위에 기판의 전표면을 덮는 층간 절연막(16)이 형성되어 있다.
상기 층간 절연막(16)상에는 n+소오스 영역(13)과 p+소오스 콘택층(15)과 연결되어 있는 소오스 전극(19)이 있고, n+드레인 영역(14)과 연결되어 있는 드레인 전극(20)이 있으며, 다결정실리콘(12)과 연결되어 있는 게이트 전극(21)이 형성된 구조를 가지고 있다.
이와 같이 제작된 종래의 전력소자는, n 채널 LDMOS 소자의 경우, p형 확산층(4)과 n형 표류영역(5) 접합으로부터 드레인 영역을 향해 공핍층의 확장 및 드레인 부근에서의 높은 전계로 인해 소자의 항복전압과 on 특성이 제한된다. 이는 소자의 구조적인 측면보다는 주로 표류영역의 길이 및 농도 등이 주요 공정 변수로 작용한다. 그리고, CMOS 소자 공정과의 호환성 및 다양한 내압을 가지는 전력소자를 제작하는데 있어서, 종래의 방법으로 제작된 전력소자에서 필드판으로 작용하는 드레인 금속층(20) 아래의 절연막(16)은 그 두께가 두껍게 형성됨으로써 드레인 부근의 전계를 완화시키는데 제한적인 요소가 된다.
따라서 상기한 종래기술의 문제점을 해결하기 위하여 안출된 본 발명에 따른 트렌치 드레인 필드판 구조를 갖는 전력소자는 표류영역의 게이트 가장자리에 트렌치를 형성하여 드레인 방향으로 공핍층의 측면 확장을 부분적으로 억제시키고, 차별화된 두께의 절연막상에 형성되는 다결정실리콘 드레인 필드판에 의해 드레인 부근의 전계를 감소시킴으로서 소자의 RESURF 특성이 촉진되어 항복전압 및 on 저항 특성이 개선된 소자 구조를 제공하는데 그 목적이 있다.
도 1은 종래의 LDMOS 전력소자의 단면도,
도 2a 및 도 2b는 본 발명에서의 일 실시예에 따른 트렌치 드레인 필드판 구조의 LDMOS 전력소자의 단면도,
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 트렌치 드레인 필드판 구조의 LDMOS 전력소자 제조 방법에 대한 공정도이다.
※도면의 주요 부분에 대한 부호의 설명※
1 : p형 실리콘 기판 2 : p+매몰층
3 : n형 에피층 4 : p형 확산층
5 : n형 표류영역 6 : 절연막
7, 7a, 7b : 감광막 8 : 필드 절연막
9 : 트렌치 구조 10 : p형 불순물
11 : 게이트 절연막 12, 12a : 1차 다결정실리콘
13 : n+소오스 영역 14 : n+드레인 영역
15 : p+소오스 콘택영역 16 : 1차 층간 절연막
17, 17a : 2차 다결정실리콘 18 : 2차 층간 절연막
19 : 소오스 전극 20 : 드레인 전극
21 : 게이트 전극
상기한 목적을 달성하기 위한 본 발명에 따른 트렌치 드레인 필드판 구조를 갖는 전력소자는, 실리콘 기판상에 제 1도전형의 매몰층(2)과 제 2도전형의 에피층(3)을 갖고, 상기 제 1도전형 매몰층 위에는 채널부위인 제 1도전형의 확산층(4)이, 상기 제 2도전형의 에피층 위에는 부분적으로 제 2도전형의 표류영역(5)이 있고, 상기 제 1도전형의 확산층과 상기 제 2도전형의 표류영역의 위에 형성된 게이트 절연막(11)과, 게이트 전극(21) 및 드레인 필드판을 포함하는 전력소자에 있어서, 상기 제 2도전형의 표류영역의 일부가 트렌치 구조로 형성되고, 상기 트렌치 구조에 대응되게 형성된 상기 게이트 절연막 위에 상기 게이트 절연막과 다른 두께를 갖는 1차 층간 절연막(16)이 형성되고, 다결정 실리콘을 사용하여, 상기 트렌치 구조의 내부에 부분적으로 확장된 구조를 갖는 게이트(12)의 가장자리가 상기 게이트 절연막과 상기 1차 층간 절연막(16) 사이에 형성되고, 다결정 실리콘을 사용하여, 상기 드레인 전극(20)에서 트렌치 구조의 내부까지 부분적으로 확장된 구조를 갖는 드레인 필드판(17a)이 상기 1차 층간 절연막 위에 형성된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 트렌치 드레인 필드 판 구조를 갖는 전력소자의 실시예를 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 의한 트렌치 드레인 필드판 구조를 갖는 LDMOS 형 전력소자를 나타낸 것이다. 본 발명에 의한 전력소자는 종래기술로서 설명된 도 1의 전력소자와 부분적으로 동일한 구조를 가지고 있으므로, 동일한 부분에 대해서는 동일한 참조번호를 부여하고 그에 대한 설명은 생략한다.
먼저, 도 2a를 참조하면, 본 발명의 일 실시예에 따른 전력소자는 n형 표류영역(5)의 일부분에 트렌치 구조가 형성되어 있으며, 게이트 전극인 다결정실리콘(12)이 채널영역을 포함하여 상기 표류영역의 트렌치 구조 일부분까지 확장되어 있다. 그리고 이중 RESURF(reduced surface field) 효과를 얻기 위해 선택적으로 마스크 공정을 수행하여 상기 표류영역의 트렌치 주변을 이온주입공정으로 얕게 p형 불순물층(10)을 형성시킨다. 이와 같이 본 발명의 전력소자는 트렌치 구조를 가지는 소자로서 게이트(12)의 가장자리가 상기 표류영역의 트렌치 구조에 부분적으로 확장되며, 동시에 드레인 필드판인 2차 다결정실리콘(17a)이 트렌치 일부분과 드레인에 연결된 특징을 가지고 있는 구조이다. 여기서 드레인 필드판은 차별화된 두께의 절연막을 갖는다. 다시 말하자면, 상기 게이트 가장자리에 트렌치 구조를 형성하여, p형 확산층(4, 채널영역)과 n형 에피층(3)의 접합에서부터 n형 표류영역(5)으로 확장되는 공간전하영역(space charge region)을 제한하며, 결과적으로 공핍층의 폭(depletion layer width)의 확장을 억제시킨다. 따라서, 이러한 게이트의 트렌치 구조는, 종래의 전력소자에서와 같이 필드 산화막 아래의 측면방향에 공핍층의 형성 통로가 유도되기보다, 트렌치 구조 아래의 n형 표류영역(5)으로 유도됨으로써 전력소자의 내압을 더욱 높일 수 있다. 또한, n형 표류영역(5)에 형성된 트렌치 구조내의, 1차 층간 절연막(16)을 사이에 두고 1차(12) 혹은 2차(17a) 다결정실리콘으로 형성되는, 드레인 필드판의 일부분을 1차 층간 절연막(16) 위에 형성하며 공정상에서 쉽게 두께조절이 가능하므로 n+ 드레인영역(14) 부근에서의 전계조절이 용이하여 전력소자에서의 RESURF 효과를 쉽게 얻을수 있다. 결과적으로, 본 발명에서는 높은 항복전압과 낮은 on 저항특성을 가지는 전력소자를 제작할 수 있다.
도 2b는 도 2a와 동일하나, 상기 드레인 필드판은 게이트와 동시에 1차 다결정실리콘(12, 12a) 공정으로 형성되어 있으며, 동일한 두께의 절연막을 갖는 구조로 제작되어 있는 점에서 차이가 있다.
도 3a 내지 도 3g는 본 발명의 일 실시예(도 2a)에 따른 트렌치 드레인 필드판을 갖는 n채널 LDMOS형 전력소자의 제조순서를 나타낸 공정 단면도이다. 이하, 상기 도면을 참조하여 제조공정을 단계적으로 설명하면 다음과 같다.
(1) 제 1단계
도 3a를 참조하면, 종래의 LDMOS형 전력소자의 제조방법을 이용하여 p형 실리콘 기판(1)위에 높은 농도의 p형 매몰층(2)과 낮은 농도의 n형 에피층(3)을 형성한 후, 사진전사 및 식각공정, 불순물 이온주입 및 고온 열처리 공정 등으로 채널영역인 p형 확산층(4)과 n형 표류영역(5)을 형성시킨다.
(2) 제 2단계
도 3b에 나타낸 바와 같이, 트렌치 구조 형성을 위해 먼저 두께가 200~400 Å의 얇은 산화막을 형성한 후, 6000~8000 Å두께의 저온 산화막(6)을 형성시킨다. 이어서 표류영역의 트렌치 식각을 위해 사진전사공정을 이용하여 트렌치 식각 영역의 감광막 패턴(7, 7a)을 형성한다.
(3) 제 3단계
도 3c에 도시한 바와 같이, 감광막으로 형성된 트렌치 식각영역을 건식 식각공정을 이용하여 산화막(6)을 식각한 후 표류영역을 트렌치 식각(9)을 한다. 여기서 트렌치 폭 및 깊이는 전력소자의 성능을 결정하는 중요한 소자특성 변수가 된다.
(4) 제 4단계
도 3d에 도시한 바와 같이, 전력소자의 문턱전압(threshold voltage)을 조절하기 위해 두께 200~300 Å의 얇은 산화막을 형성한 후, 채널 이온주입 마스크(도시되지 않음)를 사용하여 채널영역에 p형 불순물을 이온 주입한다(도시되지 않음). 또한 상기 채널 이온주입 마스크의 감광막을 제거한 후, 이온주입 마스크(도시되지않음)를 사용하여 표류영역상의 트렌치 내부로 얕게 p형 불순물(10)을 이온주입할 수 있다(선택사항). 이어서 감광막 및 얇은 산화막을 제거하고 게이트 절연막(11)을 성장시킨 다음, 다결정실리콘(12)을 증착시킨 후 n형 불순물을 열확산시킨다. 그리고 사진전사공정을 사용하여 게이트 패턴의 감광막(7b)을 형성한다. 여기서 드레인 필드판 아래의 절연막 두께를 게이트 절연막과 동일하게 할 경우, 드레인 필드판 패턴의 감광막(도시되지 않음)을 게이트 패턴의 감광막(7b)과 동시에 형성시킨다(도2b 참조).
(5) 제 5단계
도 3e에 도시한 바와 같이, 게이트 패턴의 감광막(7b)을 제거한 후, 소오스(13) 및 드레인(14) 형성을 위해 사진전사공정을 이용하여 n형 불순물을 이온주입한다. 이어서 감광막(도시되지 않음)을 제거한 다음 p형 불순물을 이온 주입하여 p+소오스 콘택영역(15)을 형성한 후 감광막(도시되지 않음)을 제거한 다음 900~950oC에서 열처리를 한다. 그리고 기판의 전표면에 저온에서 1차 층간 절연막(16)을 1000~4000 Å을 증착시킨다. 이때 1차 층간 절연막(16)으로는 주로 TEOS 산화막 등이 사용된다. 이어서 드레인 필드판을 형성하기 위해 기판의 전면에 2차 다결정실리콘(17)을 2000~4000 Å 두께로 형성한 후, n형 불순물을 열확산시킨다.
(6) 제 6단계
도 3f에 도시한 바와 같이, 드레인 필드판 패턴의 감광막(도시되지 않음)을 사진전사공정으로 형성한 후, 다결정실리콘을 건식식각하면, 다결정실리콘의 드레인 필드판(17a)이 형성된다. 그리고 감광막을 제거한 후, 2차 층간 절연막(18)을 2000~4000 Å 두께로 형성하며, 이때 2차 층간 절연막(18)은 TEOS, BPSG(boro phosphosilicate glass)막 또는 혼합막이 사용된다.
(7) 제 7단계
도 3g에 도시한 바와 같이, 사진전사 및 건식 식각공정으로 p형 확산층(4)에서의 n+소오스 영역(13), p+소오스 콘택영역(15) 및 n+드레인 영역(14)의 일부분이 노출되도록 2차 및 1차 층간 절연막(18, 16)을 사진전사 및 식각공정으로 패터닝하여 소오스/드레인 콘택홀(도시되지 않음)을 형성한 후, 기판의 전면에 금속층을 형성하고, 상기 금속층을 사진 전사 및 금속식각공정으로 패터닝하여 소오스 전극(19)과 드레인 전극(20), 게이트 전극(21)을 형성하면, 도 2a에서 도시한 바와 같이 트렌치 드레인 필드판(17a)을 갖는 고전압 n채널 LDMOS 소자가 제작된다.
한편, 도 2b는 도 2a와는 다르게, 상기 제 4단계의 게이트 절연막 형성공정에서 게이트와 드레인 필드판 아래의 절연막을 동일한 두께로 동시에 형성한 후, 게이트 패턴의 감광막(7b, 도 3d)과 동시에 드레인 필드판 패턴의 감광막(도시하지 않음)을 형성시키며, 결과적으로 게이트와 드레인 필드판은 1차 다결정실리콘(12,12a)이 사용된다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
상기와 같이 본 발명에 의해 제작되는 LDMOS 전력소자는, 종래의 전력소자에 비해, 표류영역의 트렌치 구조를 갖기 때문에 게이트 가장자리의 공간전하 확장이 억제되고, 드레인 필드판에 의한 전계 완화효과로 인해 RESURF 효과가 촉진되어 높은 항복전압과 낮은 on 저항을 얻을 수 있다. 또한, 본 발명에 의해 제작되는 LDMOS 전력소자는 동일한 고전압이 요구되는 종래의 전력소자와 비교할 때, 전력소자의 크기를 축소시킬 수 있으며, 결과적으로 전력 IC(integrated circuit)의 집적도를 높일 수 있다. 한편, 본 발명에서 제시한 트렌치 드레인 필드판 구조의 전력소자는 기존의 CMOS 소자공정과 쉽게 병행하여 제작할 수 있으며, 향후 높은 성능이 요구되는 전력 IC 뿐만 아니라 BCD(bipolar-CMOS-DMOS) 소자기술에도 적용될 수 있다.
Claims (7)
- 실리콘 기판상에 제 1도전형의 매몰층(2)과 제 2도전형의 에피층(3)을 갖고, 상기 제 1도전형 매몰층 위에는 채널부위인 제 1도전형의 확산층(4)이, 상기 제 2도전형의 에피층 위에는 부분적으로 제 2도전형의 표류영역(5)이 있고, 상기 제 1도전형의 확산층과 상기 제 2도전형의 표류영역의 위에 형성된 게이트 절연막(11)과, 게이트 전극(21) 및 드레인 필드판을 포함하는 전력소자에 있어서,상기 제 2도전형의 표류영역의 일부가 트렌치 구조로 형성되고,상기 트렌치 구조에 대응되게 형성된 상기 게이트 절연막 위에 상기 게이트 절연막과 다른 두께를 갖는 1차 층간 절연막(16)이 형성되고,다결정 실리콘을 사용하여, 상기 트렌치 구조의 내부에 부분적으로 확장된 구조를 갖는 게이트(12)의 가장자리가 상기 게이트 절연막과 상기 1차 층간 절연막(16) 사이에 형성되고,다결정 실리콘을 사용하여, 상기 드레인 전극(20)에서 트렌치 구조의 내부까지 부분적으로 확장된 구조를 갖는 드레인 필드판(17a)이 상기 1차 층간 절연막 위에 형성된 것을 특징으로 하는 전력소자.
- 실리콘 기판상에 제 1도전형의 매몰층(2)과 제 2도전형의 에피층(3)을 갖고, 상기 제 1도전형 매몰층 위에는 채널부위인 제 1도전형의 확산층(4)이, 상기 제 2도전형의 에피층 위에는 부분적으로 제 2도전형의 표류영역(5)이 있고, 상기 제 1도전형의 확산층과 상기 제 2도전형의 표류영역의 위에 형성된 게이트 절연막(11)과, 게이트 전극(21) 및 드레인 필드판을 포함하는 전력소자에 있어서,상기 제 2도전형의 표류영역의 일부가 트렌치 구조로 형성되고,다결정 실리콘을 사용하여, 상기 트렌치 구조의 내부에 부분적으로 확장된 구조를 갖는 게이트(12)의 가장자리가 상기 게이트 절연막 일부분 위에 형성되고,다결정 실리콘을 사용하여, 상기 드레인 전극(20)에서 트렌치 구조의 내부까지 부분적으로 확장된 구조를 갖는 드레인 필드판(12a)이 상기 게이트 절연막 위에 형성된 것을 특징으로 하는 전력소자.
- 제 1 항 또는 제 2 항에 있어서,상기 게이트(12)의 가장자리의 트렌치 구조 아래에 상기 제 2도전형의 표류영역의 불순물과 반대 극성을 가지는 불순물 층을 형성하여 이중 표면전계 감소(double RESURF) 효과를 가지는 것을 특징으로 하는 전력소자.
- 삭제
- 삭제
- 삭제
- 실리콘 기판상에 제 1도전형의 매몰층(2)과 제 2도전형의 에피층(3)을 갖고, 상기 제 1도전형 매몰층 위에는 채널부위인 제 1도전형의 확산층(4)이, 상기 제 2도전형의 에피층 위에는 부분적으로 제 2도전형의 표류영역(5)이 있고, 상기 제 1도전형의 확산층과 상기 제 2도전형의 표류영역의 위에 형성된 게이트 절연막(11)과, 게이트 전극(21) 및 드레인 필드판을 포함하는 전력소자 제조방법에 있어서,트렌치 구조 형성을 위해 산화막(6)을 형성한 후, 상기 제 2도전형의 표류영역의 트렌치 식각을 위해 상기 트렌치 식각 영역의 감광막 패턴((7, 7a)을 형성하는 제 1단계;상기 산화막을 식각한 다음, 상기 제 2도전형의 표류영역을 트렌치 식각(9)하는 제 2단계;다결정실리콘을 증착시킨 후, n형 불순물로서 열확산시키고 게이트 패턴의 감광막(7b)을 형성하는 제 3단계;소오스 및 드레인 형성을 위해 n형 불순물을 이온주입하고 p형 불순물을 이온주입하여 소스 콘택영역을 형성하는 제 4단계;상기 제 5단계 수행 후 기판 전 표면을 제 1 층간 절연막(16)으로 증착시킨 다음 드레인 필드판(17a)을 형성하기 위해 상기 기판의 전 표면을 다결정실리콘으로 도포한 후 n형 불순물을 열확산시키는 제 5단계;상기 다결정실리콘을 건식식각하여 드레인 필드판을 완성하고 제 2 층간 절연막(18)을 형성하는 제 6단계; 및n+ 소오스 영역, p+ 소오스 콘택영역 및 n+ 드레인 영역이 노출되도록 상기 제 1 및 제 2 층간 절연막을 패터닝하여 소오스/드레인 콘택홀을 형성한 후 전극을 형성하는 제 7단계를 포함하여 이루어지는 것을 특징으로 하는 전력소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082804A KR100385858B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 드레인 필드판을 갖는 전력소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082804A KR100385858B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 드레인 필드판을 갖는 전력소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054109A KR20020054109A (ko) | 2002-07-06 |
| KR100385858B1 true KR100385858B1 (ko) | 2003-06-02 |
Family
ID=27686590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0082804A KR100385858B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 드레인 필드판을 갖는 전력소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100385858B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100917813B1 (ko) * | 2007-10-05 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자 및 이의 제조 방법 |
| CN117976724B (zh) * | 2024-04-02 | 2024-07-05 | 华南理工大学 | 一种ldmos器件及制备方法 |
-
2000
- 2000-12-27 KR KR10-2000-0082804A patent/KR100385858B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020054109A (ko) | 2002-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292567B1 (ko) | 측면2중확산절연게이트전계효과트랜지스터및그제조방법 | |
| KR100418435B1 (ko) | 전력 집적회로 소자의 제조 방법 | |
| US6399468B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6614075B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7408234B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8158475B2 (en) | Gate electrodes of HVMOS devices having non-uniform doping concentrations | |
| KR20040051931A (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
| KR20010076369A (ko) | 반도체 장치와 그 제조 방법 | |
| KR100589489B1 (ko) | 횡형 디모스의 제조방법 | |
| CN112018187B (zh) | Ldmos器件及其制造方法 | |
| JPS61133656A (ja) | 半導体装置およびその製造方法 | |
| CN113130646B (zh) | 一种半导体器件及其制作方法 | |
| KR100385858B1 (ko) | 트렌치 드레인 필드판을 갖는 전력소자 | |
| KR100289056B1 (ko) | 절연막경사식각을이용한전력소자제조방법 | |
| KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100298194B1 (ko) | 트렌치 게이트 구조를 갖는 전력소자 | |
| KR20050108201A (ko) | 고전압 트랜지스터 제조방법 | |
| KR100388063B1 (ko) | 전력 집적 회로 제조 방법 | |
| JPH08236757A (ja) | Ｌｄｍｏｓ装置 | |
| KR100940113B1 (ko) | 고전압 트랜지스터 제조방법 | |
| KR100546790B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100327438B1 (ko) | 저전압 트랜지스터의 제조방법 | |
| JP2001196578A (ja) | 半導体装置とその製造方法 | |
| KR100537272B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110511 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |