CN102437193B - Bcd工艺中的双向高压mos管及其制造方法 - Google Patents

Bcd工艺中的双向高压mos管及其制造方法 Download PDF

Info

Publication number
CN102437193B
CN102437193B CN201110420263.4A CN201110420263A CN102437193B CN 102437193 B CN102437193 B CN 102437193B CN 201110420263 A CN201110420263 A CN 201110420263A CN 102437193 B CN102437193 B CN 102437193B
Authority
CN
China
Prior art keywords
well region
region
doping type
voltage mos
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110420263.4A
Other languages
English (en)
Other versions
CN102437193A (zh
Inventor
闻永祥
岳志恒
陈洪雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201110420263.4A priority Critical patent/CN102437193B/zh
Publication of CN102437193A publication Critical patent/CN102437193A/zh
Application granted granted Critical
Publication of CN102437193B publication Critical patent/CN102437193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种BCD工艺中的双向高压MOS管及其制造方法，所述MOS管结构包括：半导体衬底；形成于半导体衬底中具有第一掺杂类型的埋层；形成于埋层上的外延层；形成于外延层中具有第一掺杂类型的第一阱区；分别形成于第一阱区两侧的外延层中具有第二掺杂类型的第二阱区和第三阱区，第二掺杂类型与第一掺杂类型相反；形成于第二阱区和第三阱区中的场氧化层；分别形成于第二阱区和第三阱区中的具有第二掺杂类型的源区和漏区；位于源区和漏区之间的场氧化层和栅介质层上的栅电极。本发明的双向高压MOS管中源区和漏区是对称的，可以互换使用；所述MOS管可以应用于BCD工艺中，将耐压提高到60V以上。

Description

BCD工艺中的双向高压MOS管及其制造方法
技术领域
本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种BCD工艺中的双向高压MOS管及其制造方法。
背景技术
在BCD工艺中，提高MOS管的耐压、降低芯片所占用的面积是该领域一直努力的方向。
图1是现有技术的一种高压MOS管的结构示意图，如图1所示，半导体衬底10上有埋层11，所述埋层11上的外延层12内具有相邻排列的第一掺杂类型的阱区13和第二掺杂类型的阱区14，其中第一掺杂类型与第二掺杂类型相反，例如一个是P型掺杂，另一个是N型掺杂。所述第一掺杂类型的阱区13和第二掺杂类型的阱区14内具有第一掺杂类型的源区19和漏区20，所述第一掺杂类型的阱区13和第二掺杂类型的阱区14上形成有场氧化层16和栅介质层17，所述场氧化层16和栅介质层17上形成有多晶硅栅18。该高压MOS管的击穿电压为30V，图2是使用模拟器仿真的该高压MOS管的击穿曲线。
公开号为CN101916778A的中文专利文献中还公开了一种改进型的高压MOS管及其形成方法，图3示出了该高压MOS管的剖面结构图，该高压MOS管结构是在漏区26两侧均形成源区27，其公开的改进型高压MOS管击穿电压得到了提高，可达到56V以上。具体的，在制造过程中，用掩膜版挡住P阱区23的表面，使得PMOS的漏端没有离子注入，这样一来，只有P阱区23作为漂移区，而在场氧化层25下并没有形成场注入区，其中P阱区23与N阱区22的结深相近，掺杂浓度也基本相当，当施加电压时，P阱区23无法完全耗尽，因此击穿仍然发生在漏端鸟嘴附近，为横向击穿，其击穿电压仍然低于P阱区23与N型埋层21之间的击穿电压(72V)，图4示出了该高压MOS管的击穿曲线。
但是图1所述的现代工艺中的高压MOS管耐压只能达到30V左右，不能满足BCD工艺在某些方面的使用；图2所述的现代工艺中的高压MOS管耐压虽然可以达到50V以上，但源区和漏区不能互换使用，这就限制了BCD工艺在设计上的灵活性。
发明内容
本发明要解决的技术问题是提供一种BCD工艺中的双向高压MOS管及其制造方法，其源区和漏区可以互换使用，同时可以应用在BCD工艺中，将MOS管的耐压提高到60V以上。
为解决上述技术问题，本发明提供了一种BCD工艺中的双向高压MOS管结构，包括：
半导体衬底；
形成于所述半导体衬底中的埋层，所述埋层具有第一掺杂类型；
形成于所述埋层上的外延层；
形成于所述外延层中的第一阱区，所述第一阱区具有第一掺杂类型；
分别形成于所述第一阱区两侧的外延层中的第二阱区和第三阱区，所述第二阱区和第三阱区具有第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；
形成于所述第二阱区和第三阱区中的场氧化层；
分别形成于所述第二阱区和第三阱区中的具有第二掺杂类型的源区和漏区，所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧，所述漏区位于所述第三阱区中场氧化层远离第一阱区的一侧；
覆盖于所述外延层表面的栅介质层；
位于所述源区和漏区之间的场氧化层和栅介质层上的栅电极。
可选地，所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为1-3μm。
可选地，所述第一掺杂类型的导电类型为P型，所述第二掺杂类型的导电类型为N型，或者所述第一掺杂类型的导电类型为N型，所述第二掺杂类型的导电类型为P型。
可选地，所述MOS管结构还包括：
覆盖所述源区、漏区、栅电极和外延层的介质层；
位于所述源区、漏区和栅电极上方的介质层中的引线孔，所述引线孔中填充有电极引线。
可选地，所述双向高压管的耐压值在60V以上。
可选地，所述第一阱区、第二阱区和第三阱区的掺杂浓度可调。
本发明还提供了一种BCD工艺中的双向高压MOS管的制造方法，包括：
提供半导体衬底；
在所述半导体衬底中形成具有第一掺杂类型的埋层；
在所述埋层上生长外延层；
在所述外延层中形成具有第一掺杂类型的第一阱区，在所述第一阱区两侧的外延层中分别形成具有第二掺杂类型的第二阱区和第三阱区，所述第二掺杂类型与第一掺杂类型相反；
在所述第二阱区和第三阱区中定义出选择氧化区，并在所述选择氧化区上形成场氧化层；
在所述外延层表面形成栅介质层；
在所述场氧化层和栅介质层上形成栅电极；
分别在所述栅电极两侧的第二阱区和第三阱区中形成第二掺杂类型的源区和漏区，所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧，所述漏区位于所述第三阱区中场氧化层远离第一阱区的一侧。
可选地，采用硅的选择氧化工艺形成所述场氧化层。
可选地，所述第一掺杂类型的导电类型为P型，所述第二掺杂类型的导电类型为N型，或者所述第一掺杂类型的导电类型为N型，所述第二掺杂类型的导电类型为P型。
可选地，所述制造方法还包括：
沉积介质层，覆盖所述源区、漏区、栅电极和外延层；
对所述介质层进行刻蚀，以在所述源区、漏区和栅电极上方形成引线孔；
沉积金属层并刻蚀，以在所述引线孔中形成电极引线。
可选地，所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为1-3μm。
可选地，所述第一阱区、第二阱区和第三阱区的掺杂浓度可调。
可选地，所述第一阱区、第二阱区和第三阱区的形成方法包括：
在所述外延层上生长氧化层，厚度为之间可选；
用光刻版定位所述第一阱区的注入区域并注入磷离子，注入能量为80KeV，剂量在1E12～1E13/cm2之间可选；
用光刻版定位所述第二阱区和第三阱区的注入区域并注入硼离子，注入能量为100KeV，剂量在5E12～5E13/cm2之间可选；
对所述半导体衬底进行退火，退火的温度在1100～1150℃之间可选，时间在1～4H之间可选。
与现有技术相比，本发明具有以下优点：
本发明实施例BCD工艺中的双向高压MOS管是对称结构，源区和漏区分别形成在具有相同掺杂类型的第二阱区和第三阱区，并且源区和漏区可以是同时形成的，掺杂的杂质类型、掺杂能量、剂量均可以相同，因而源区和漏区可以相互交换使用，有利于提高设计上灵活性，同时进一步提升了BCD工艺的应用空间。
此外，本发明实施例的BCD工艺中的双向高压MOS管经过实测其耐压可以提高到60V以上，而且可以通过调节具有第一掺杂类型的第一阱区以及具有第二掺杂类型的第二阱区和第三阱区的掺杂浓度来得到不同的耐压值，有效地提升了BCD工艺的应用空间。
附图说明
图1是现有技术中的一种高压MOS晶体管的剖面结构示意图；
图2是图1所示高压MOS晶体管的仿真击穿曲线；
图3是现有技术中的另一种高压MOS晶体管的剖面结构示意图；
图4是图3所示高压MOS晶体管击穿特性的实验曲线图；
图5是本实施例的高压MOS晶体管的耐压值分布示意图；
图6是本实施例的高压MOS晶体管的制造方法的流程示意图；
图7至图10是本发明实施例的高压MOS晶体管的制造方法中各步骤的剖面结构示意图。
具体实施方式
现有技术中的高压MOS晶体管的耐压值往往比较低，或者源区和漏区无法交换使用，限制了设计的灵活性。
本发明实施例BCD工艺中的双向高压MOS管是对称结构，源区和漏区分别形成在具有相同掺杂类型的第二阱区和第三阱区，并且源区和漏区可以是同时形成的，掺杂的杂质类型、掺杂能量、剂量均可以相同，因而源区和漏区可以相互交换使用，有利于提高设计上灵活性，同时进一步提升了BCD工艺的应用空间。
此外，本发明实施例的BCD工艺中的双向高压MOS管经过实测其耐压可以提高到60V以上，而且可以通过调节具有第一掺杂类型的第一阱区以及具有第二掺杂类型的第二阱区和第三阱区的掺杂浓度来得到不同的耐压值，有效地提升了BCD工艺的应用空间。
下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。
图10示出了本实施例提供的BCD工艺中的双向高压MOS管的剖面结构，包括：半导体衬底10；形成于半导体衬底10中的埋层11，埋层11具有第一掺杂类型；形成于埋层11上的外延层12；形成于外延层12中的第一阱区14，第一阱区14具有第一掺杂类型；分别形成于第一阱区14两侧的外延层12中的第二阱区13a和第三阱区13b，第二阱区13a和第三阱区13b具有第二掺杂类型，其中第二掺杂类型与第一掺杂类型相反；形成于第二阱区13a和第三阱区13b中的场氧化层16；分别形成于第二阱区13a和第三阱区13b中的具有第二掺杂类型的源区20和漏区19，源区20位于第二阱区13a中场氧化层16远离第一阱区14的一侧，漏区19位于第三阱区13b中场氧化层16远离第一阱区14的一侧；覆盖于外延层12表面的栅介质层17；位于源区20和漏区19之间的场氧化层16和栅介质层17上的栅电极18。其中，沟道区位于第一阱区14中。
此外，该双向高压MOS管还可以包括：覆盖源区20、漏区19、栅电极18和外延层12的介质层(图中未示出)；位于源区20、漏区19和栅电极18上方的介质层中的引线孔，该引线孔中可以填充有电极引线。
在一具体实施例中，第一掺杂类型的导电类型可以是P型，第二掺杂类型的导电类型可以是N型；或者在其他实施例中，第一掺杂类型的导电类型可以是N型，第二掺杂类型的导电类型可以是P型。需要说明的是，不管第一掺杂类型和第二掺杂类型如何配置，外延层12的掺杂类型都是N型掺杂的，即对于N型和P型的MOS管，外延层12都是N型掺杂的。
优选地，栅电极18下方的场氧化层16与第二阱区13a或第三阱区13b的边界的距离记为第一长度d1，第一长度d1应当为1μm以上，优选为1-3μm。因为氧化层有吸附硼离子、排斥磷离子的作用，在氧化层下面，N阱会挤压相邻的P阱，按实际生产流水的结果来看，N阱挤压P阱的距离会达到1um，如果第一长度d1小于1um，鸟嘴下面的区域会出现反型，导致MOS管的开启电压Vth偏大，甚至出现MOS管不能开启的现象。
图5示出了某产品中所采用的本实施例的双向高压MOS管结构的耐压曲线，由图5可见，其耐压值可以高于60V。
本实施例还提供了该MOS管的制造方法，图6示出了该制造方法的流程示意图，包括：
步骤S11：提供半导体衬底；
步骤S12：在所述半导体衬底中形成具有第一掺杂类型的埋层；
步骤S13：在所述埋层上生长外延层；
步骤S14：在所述外延层中形成具有第一掺杂类型的第一阱区，在所述第一阱区两侧的外延层中分别形成具有第二掺杂类型的第二阱区和第三阱区；
步骤S15：在所述第二阱区和第三阱区中定义出选择氧化区，并在所述选择氧化区上形成场氧化层；
步骤S16：在所述外延层表面形成栅介质层；
步骤S17：在所述场氧化层和栅介质层上形成栅电极；
步骤S18：分别在所述栅电极两侧的第二阱区和第三阱区中形成第一掺杂类型的源区和漏区，所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧，所述漏区位于所述第三阱区中场氧化层远离第一阱区的一侧；
步骤S19：沉积介质层，覆盖所述源区、漏区、栅电极和外延层，对所述介质层进行刻蚀，以在所述源区、漏区和栅电极上方形成引线孔，沉积金属层并刻蚀，以在所述引线孔中形成电极引线。
图7至图10示出了本实施例的双向高压MOS管的制造方法的流程示意图，下面结合图6和图7至图10进行详细说明。
结合图6和图7，执行步骤S11，提供半导体衬底10。具体可以选择<100>晶向的P型硅衬底，衬底电阻率在10～20Ω·cm；在衬底上进行第一次氧化的氧化层厚度在0.2～0.6um之间可选。此外，半导体衬底10还可以是锗硅衬底、III-V族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底
之后执行步骤S12，在半导体衬底10中形成具有第一掺杂类型(此实施例中具体为P型)的埋层11。具体的，用光刻版定位出P型埋层的注入区域，P型埋层11的注入离子可以为硼，注入能量可以为100KeV，剂量在2E13～2E14/cm2之间可选，P型埋层11的退火温度在1000～1100℃之间可选，时间在0.5～2H之间可选。
之后执行步骤S13，在埋层11上生长外延层12，外延层12的掺杂类型为N型。具体的，外延前用1∶10～1∶20的HF酸进行清洗，然后按照外延生长等工艺生长厚度为3.0～10.0um、电阻率为1.0～3.0Ω·cm的N型掺杂的外延层12。
之后执行步骤S14，在所述外延层中形成具有第一掺杂类型的第一阱区14，在第一阱区14两侧的外延层12中分别形成具有第二掺杂类型的第二阱区13a和第三阱区13b。
具体的，首先生长薄氧化层，厚度为之间可选；用光刻版定位第一阱区14的注入区域并注入磷，注入能量为80KeV，剂量在1E12～1E13/cm2之间可选；用光刻版定位第二阱区13a和第三阱区13b的注入区域并注入硼，注入能量为100KeV，剂量在5E12～5E13/cm2之间可选；阱退火的温度在1100～1150℃之间可选，时间在1～4H之间可选。
结合图6和图8，执行步骤S15，在第二阱区13a和第三阱区13b中定义出选择氧化区，并在选择氧化区上形成场氧化层16。
具体的，生长垫氧化层15(材料可以是氧化硅)和选择氧化介质层(未示出，材料可以是氮化硅)，垫氧化层15的厚度在之间可选，选择氧化介质层的厚度在1000～1500A之间可选；用光刻版定位选择氧化区，并用干法刻蚀方法刻蚀出选择氧化区；之后在选择氧化区上生长厚的场氧化层16，其生长工艺可以是硅的选择氧化(LOCOS)，其厚度在之间可选；然后用热磷酸去除氮化硅材质的选择氧化介质层。
之后结合图6和图9，执行步骤S16和S17，在外延层12的表面形成栅介质层17；在场氧化层16和栅介质层17上形成栅电极18。
具体的，生长栅介质层17，厚度在之间可选；生长栅介质层17之后，进入多晶硅淀积的炉管；多晶硅淀积的厚度在之间可选；对多晶硅进行离子注入的掺杂，注入离子为磷，注入能量为40KeV，剂量在2E15～8E15/cm2之间可选；用光刻版定位栅电极18，并采用反应离子刻蚀方法刻蚀出多晶硅材质的栅电极18。
之后结合图6和图10，执行步骤S18，分别在栅电极18两侧的第二阱区13a和第三阱区13b中形成第二掺杂类型的源区20和漏区19，源区20位于第二阱区13a中场氧化层16远离第一阱区14的一侧，漏区19位于第三阱区13b中场氧化层16远离第一阱区14的一侧。
具体的，采用光刻版定位出双向高压MOS管的源区20和漏区19的注入区域，之后进行砷离子注入，注入能量为80KeV，剂量在5E15～8E15/cm2之间可选；然后进行源漏注入退火，退火温度在850～900℃之间可选，时间在10～60min之间可选。
之后执行步骤S19，沉积介质层，覆盖源区20、漏区19、栅电极18和外延层12；对该介质层进行刻蚀，以在源区20、漏区19和栅电极18上方形成引线孔；沉积金属层并刻蚀，以在引线孔中形成电极引线。电极引线的形成过程可以采用铝互连工艺等。
本实施例形成的双向高压MOS管的源区和漏区是对称的，因此可以互换使用，从而提高了设计的灵活型；该双向高压MOS管也可以应用于BCD工艺中，使用本实施例的制造方法，可以在不改变工艺流程和增加制造成本的前提下，将MOS管的耐压值提高至60V以上。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。因此，凡是未脱离本发明技术方案的内容，只是依据本发明的技术实质对以上实施例所做的任何简单的修改、等同的变换，均仍属于本发明技术方案的保护范围内。

Claims (9)

1.一种BCD工艺中的双向高压MOS管结构，其特征在于，包括：
半导体衬底；
形成于所述半导体衬底中的埋层，所述埋层具有第一掺杂类型；
形成于所述埋层上的外延层；
形成于所述外延层中的第一阱区，所述第一阱区具有第一掺杂类型；
分别形成于所述第一阱区两侧的外延层中的第二阱区和第三阱区，所述第二阱区和第三阱区具有第二掺杂类型，所述第二掺杂类型与所述第一掺杂类型相反；
形成于所述第二阱区和第三阱区中的场氧化层；
分别形成于所述第二阱区和第三阱区中的具有第二掺杂类型的源区和漏区，所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧，所述漏区位于所述第三阱区中场氧化层远离第一阱区的一侧；
覆盖于所述外延层表面的栅介质层；
位于所述源区和漏区之间的场氧化层和栅介质层上的栅电极；
其中，所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为1-3微米，以避免所述第二阱区或第三阱区挤压所述第一阱区导致鸟嘴下面的区域出现反型。
2.根据权利要求1所述的双向高压MOS管结构，其特征在于，还包括：
覆盖所述源区、漏区、栅电极和外延层的介质层；
位于所述源区、漏区和栅电极上方的介质层中的引线孔，所述引线孔中填充有电极引线。
3.根据权利要求1所述的双向高压MOS管结构，其特征在于，所述双向高压管的耐压值在60V以上。
4.根据权利要求1所述的双向高压MOS管结构，其特征在于，所述第一阱区、第二阱区和第三阱区的掺杂浓度可调。
5.一种BCD工艺中的双向高压MOS管的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成具有第一掺杂类型的埋层；
在所述埋层上生长外延层；
在所述外延层中形成具有第一掺杂类型的第一阱区，在所述第一阱区两侧的外延层中分别形成具有第二掺杂类型的第二阱区和第三阱区，所述第二掺杂类型与第一掺杂类型相反；
在所述第二阱区和第三阱区中定义出选择氧化区，并在所述选择氧化区上形成场氧化层；
在所述外延层表面形成栅介质层；
在所述场氧化层和栅介质层上形成栅电极；
分别在所述栅电极两侧的第二阱区和第三阱区中形成第二掺杂类型的源区和漏区，所述源区位于所述第二阱区中场氧化层远离第一阱区的一侧，所述漏区位于所述第三阱区中场氧化层远离第一阱区的一侧；
其中，所述第一掺杂类型为P型，所述第二掺杂类型为N型，所述栅电极下方的场氧化层与所述第二阱区或第三阱区的距离为1-3微米，以避免所述第二阱区或第三阱区挤压所述第一阱区导致鸟嘴下面的区域出现反型。
6.根据权利要求5所述的双向高压MOS管的制造方法，其特征在于，采用硅的选择氧化工艺形成所述场氧化层。
7.根据权利要求5或6所述的双向高压MOS管的制造方法，其特征在于，还包括：
沉积介质层，覆盖所述源区、漏区、栅电极和外延层；
对所述介质层进行刻蚀，以在所述源区、漏区和栅电极上方形成引线孔；
沉积金属层并刻蚀，以在所述引线孔中形成电极引线。
8.根据权利要求5所述的双向高压MOS管的制造方法，其特征在于，所述第一阱区、第二阱区和第三阱区的掺杂浓度可调。
9.根据权利要求5所述的双向高压MOS管的制造方法，其特征在于，所述第一阱区、第二阱区和第三阱区的形成方法包括：
在所述外延层上生长氧化层，厚度为之间可选；
用光刻版定位所述第一阱区的注入区域并注入磷离子，注入能量为80KeV，剂量在1E12～1E13/cm2之间可选；
用光刻版定位所述第二阱区和第三阱区的注入区域并注入硼离子，注入能量为100KeV，剂量在5E12～5E13/cm2之间可选；
对所述半导体衬底进行退火，退火的温度在1100～1150℃之间可选，时间在1～4H之间可选。
CN201110420263.4A 2011-12-15 2011-12-15 Bcd工艺中的双向高压mos管及其制造方法 Active CN102437193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110420263.4A CN102437193B (zh) 2011-12-15 2011-12-15 Bcd工艺中的双向高压mos管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110420263.4A CN102437193B (zh) 2011-12-15 2011-12-15 Bcd工艺中的双向高压mos管及其制造方法

Publications (2)

Publication Number Publication Date
CN102437193A CN102437193A (zh) 2012-05-02
CN102437193B true CN102437193B (zh) 2015-05-13

Family

ID=45985170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110420263.4A Active CN102437193B (zh) 2011-12-15 2011-12-15 Bcd工艺中的双向高压mos管及其制造方法

Country Status (1)

Country Link
CN (1) CN102437193B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103855211B (zh) * 2012-12-04 2017-03-22 旺宏电子股份有限公司 半导体元件及其制造方法
CN104851916A (zh) * 2015-04-29 2015-08-19 上海华虹宏力半导体制造有限公司 Nmos器件及工艺方法
CN106783999B (zh) * 2015-11-24 2019-11-01 世界先进积体电路股份有限公司 半导体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550064A (en) * 1995-09-29 1996-08-27 United Microelectronics Corporation Method for fabricating high-voltage complementary metal-oxide-semiconductor transistors
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03190278A (ja) * 1989-12-20 1991-08-20 Oki Electric Ind Co Ltd オフセット型ｍｉｓトランジスタ装置
JPH11317518A (ja) * 1998-05-01 1999-11-16 Sony Corp 半導体装置およびその製造方法
US7358567B2 (en) * 2004-06-07 2008-04-15 United Microelectronics Corp. High-voltage MOS device and fabrication thereof
DE102004036387B4 (de) * 2004-07-27 2018-05-03 Robert Bosch Gmbh Hochvolt-MOS-Transistor und entsprechendes Herstellungsverfahren
US7192834B2 (en) * 2005-02-23 2007-03-20 Macronix International Co., Ltd LDMOS device and method of fabrication of LDMOS device
JP2007019200A (ja) * 2005-07-07 2007-01-25 Renesas Technology Corp 半導体装置およびその製造方法
CN101916778B (zh) * 2010-07-20 2012-08-15 上海新进半导体制造有限公司 高压半导体器件及其制造方法
CN202363464U (zh) * 2011-12-15 2012-08-01 杭州士兰集成电路有限公司 Bcd工艺中的双向高压mos管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550064A (en) * 1995-09-29 1996-08-27 United Microelectronics Corporation Method for fabricating high-voltage complementary metal-oxide-semiconductor transistors
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构

Also Published As

Publication number Publication date
CN102437193A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
CN1305122C (zh) 具有浮岛电压维持层的功率半导体器件的制造方法
CN100568466C (zh) 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN102751195A (zh) 横向晶体管及其制作方法
CN103035717B (zh) 阶梯形漂移区的ldmos器件及其制造方法
CN103811549A (zh) 横向mosfet
TWI566410B (zh) 半導體元件、終端結構及其製造方法
CN102751332A (zh) 耗尽型功率半导体器件及其制造方法
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
CN102437193B (zh) Bcd工艺中的双向高压mos管及其制造方法
CN103779415B (zh) 平面型功率mos器件及其制造方法
CN201163629Y (zh) 带有多晶硅场板的功率mos场效应管
CN103633136A (zh) Ldmos器件及其制造方法
CN102479806A (zh) 超级结半导体器件及其制作方法
CN102129997A (zh) N型超结vdmos中p型柱的形成方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN100589246C (zh) 带有多晶硅场板的功率mos场效应管及其制造方法
CN202363464U (zh) Bcd工艺中的双向高压mos管
CN102184960A (zh) 功率金属氧化物半导体场效应管及其形成方法
CN102263034B (zh) Bcd工艺中的高压mos晶体管结构及其制造方法
CN102479816B (zh) 金属氧化物半导体型场效应管及其制造方法
CN102522338A (zh) 高压超结mosfet结构及p型漂移区形成方法
CN111146287B (zh) 半导体器件结构及其制备方法
CN103779416B (zh) 一种低vf的功率mosfet器件及其制造方法
JP5798865B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant