CN102544102A

CN102544102A - 一种具有应变结构的vdmos器件及其制备方法

Info

Publication number: CN102544102A
Application number: CN2011104250089A
Authority: CN
Inventors: 万欣; 周伟松; 梁仁荣; 刘道广; 许军
Original assignee: Tsinghua University
Current assignee: Tsinghua University
Priority date: 2011-12-16
Filing date: 2011-12-16
Publication date: 2012-07-04

Abstract

本发明提出了一种具有应变结构的VDMOS器件及其制备方法，该VDMOS器件包括漏区、漂移区、重掺杂区、轻掺杂区、源区、JFET区、栅介质、栅极、绝缘应变层、隔离介质和金属通孔，本发明的VDMOS器件通过在器件表面覆盖一层绝缘应变层，由于该绝缘应变层与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。本发明的制备方法通过覆盖绝缘应变层的方法向半导体中引入应变，避免了采用外延技术所必须的高温过程，同时采用本发明的制备方法制作的VDMOS晶体管也可在后续工艺中采用高温过程。

Description

一种具有应变结构的VDMOS器件及其制备方法

技术领域

本发明涉及半导体设计及制造技术领域，特别涉及一种具有应变结构的VDMOS(vertical double diffusion Metal-Oxide-Semiconductor field effecttransistor，垂直双扩散金属氧化物半导体场效应晶体管)器件及其制备方法。

背景技术

VDMOS器件是一种广泛应用于功率电子技术领域的晶体管，其在很多情况下作为一种开关器件应用于开关电源中。作为一种功率电子器件，其最重要指标之一就是导通电阻。对于VDMOS器件，根据其器件结构，导通电阻一般由接触电阻、源区电阻、沟道电阻、JFET(Junction field effect transistor，结型场效应晶体管)区电阻、漂移区电阻和漏区电阻6部分组成。对于一般的VDMOS器件，接触电阻，源区电阻和漏区电阻很小，导通电阻的主要部分是沟道电阻、JFET区电阻以及漂移区电阻。降低这几部分电阻，可以通过改变器件的设计参数来实现，如减小漂移区厚度，增多漂移区掺杂浓度等，但是这样会影响器件的击穿电压。在不影响器件击穿电压的情况下减小器件的导通电阻是VDMOS器件设计的重要课题。

采用应变技术是解决这一问题的有效途径。众所周知，应变硅技术已经在深亚微米半导体器件制造中得到了广泛的应用，其原理就是通过在沟道晶格中施加应力，使得沟道晶格产生应变，从而提高了载流子在沟道中的迁移率，进而使得沟道电阻降低。如今，应变硅技术也已经被引入到功率半导体器件的领域。以下是应变硅技术应用于功率半导体器件的相关专利：公开号为2004173846A1，名称为具有应变结构的扩散MOS器件的美国专利；公开号为2008048257A1，名称为应变半导体功率器件与制造方法的美国专利；公开号为101789448A，名称为基于应变硅技术的P沟VDMOS器件的中国专利。以上几篇专利的内容均是通过外延技术在器件的导电通路的部分或全部生长应变半导体层，进而使器件产生应变来降低器件的导通电阻。但是，采用外延技术生长应变半导体层也存在一些局限。由于制作VDMOS器件是由扩散形成沟道，其扩散过程需要较长的时间和较高的温度。因此，如果采用先形成应变层，再扩散形成沟道的方式，容易使之前形成的应变层弛豫。如果采用先扩散形成沟道，再外延应变层的方法，由于外延的温度也很高，杂质将会向外延层中扩散，外延后形成的杂质分布比较难控制。

发明内容

本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种具有应变结构的VDMOS器件及其制备方法。

为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种具有应变结构的VDMOS器件，其包括：半导体材料，在所述半导体材料上形成有漏区10、漂移区11、重掺杂区12、轻掺杂区13、源区14和JFET区19；栅介质20及其上形成的栅极21，所述栅介质20和栅极21形成在所述半导体材料之上；绝缘应变层22，所述绝缘应变层22形成在所述栅介质20和栅极21之上，所述绝缘应变层22的晶格与其下方的半导体材料不匹配，能够在其下方的半导体材料中引入应力；隔离介质23，所述隔离介质23形成在所述绝缘应变层22之上；金属通孔24，所述金属通孔24贯通至所述半导体材料表面，在所述金属通孔24内形成有源区电极，所述源区电极与所述源区14接触。

本发明的具有应变结构的VDMOS器件通过在器件表面覆盖一层绝缘应变层22，由于该绝缘应变层22与半导体材料的晶格不匹配，将在半导体表面引入应力，进而改变半导体表面的晶格常数，使得载流子迁移率增加，导通电阻降低。

为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种制备具有应变结构的VDMOS器件的方法，其包括如下步骤：

S1：提供衬底，所述衬底为重掺杂，用于形成所述VDMOS器件的漏区10；

S2：在所述衬底上外延形成外延层，所述外延层的掺杂类型与所述衬底相同，所述外延层为轻掺杂，用于形成所述VDMOS器件的漂移区11；

S3：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成重掺杂区12；

S4：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成轻掺杂区13；

S5：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相同，并扩散形成源区14；

S6：生长栅介质层20；

S7：淀积形成栅极21；

S8：刻蚀栅介质层20，仅保留栅极下方的栅介质；

S9：淀积形成绝缘应变层22；

S10：淀积形成隔离介质层23；

S10：光刻，刻蚀形成金属通孔24。

本发明的制备方法通过覆盖绝缘应变层向半导体中引入应变，避免了采用外延技术所必须的高温过程，同时采用本发明的制备方法制作的VDMOS晶体管也可在后续工艺中采用高温过程。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明第一种优选实施例的具有应变结构的VDMOS器件的结构示意图；

图2是本发明第二种优选实施例的具有应变结构的VDMOS器件的结构示意图；

图3是图1中所示VDMOS器件在覆盖绝缘应变层之前的结构示意图；

图4是本发明的VDMOS器件在部分区域覆盖绝缘应变层的结构示意图。

附图标记：

10漏区；11漂移区；12重掺杂区；13轻掺杂区；14源区；19JFET区；

20栅介质；21栅极；22绝缘应变层；23隔离介质；24金属通孔。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

图1是本发明第一种优选实施例的具有应变结构的VDMOS器件的结构示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图1中可见，该具有应变结构的VDMOS器件包括半导体材料，该半导体材料可以是制备VDMOS器件的任何半导体材料，具体可以是但不限于硅、锗、锗化硅、碳化硅、砷化镓。在该半导体材料上形成有漏区10、漂移区11、重掺杂区12、轻掺杂区13、源区14和JFET区19，其中，漏区10为重掺杂；漂移区11轻掺杂，其掺杂类型与漏区10相同；重掺杂区12和轻掺杂区13的掺杂类型与漏区10相反；源区14的掺杂类型与漏区10相同。图1中所示是制作n型沟道VDMOS的掺杂类型，对于P型沟道VDMOS器件，按照相反的掺杂类型掺杂即可。

在半导体材料之上形成有栅介质20，栅介质20可以是但不限于采用热氧化生长的二氧化硅或其他的high-k介质。在栅介质20之上形成有栅极21，栅极21可以是晶体管制备中任何可以作为栅极的材料，可以是但不限于多晶硅栅极或金属栅极。

在栅介质20和栅极21之上形成有绝缘应变层22，该绝缘应变层22是能够在本发明VDMOS器件的半导体材料中引入应力的任何绝缘材料，可以是但不限于氮化硅或者氮氧化硅。该绝缘应变层22的晶格与其下方的半导体材料的晶格不匹配，能够在半导体材料中引入应变，使得半导体表面的载流子迁移率增加。

在绝缘应变层22之上形成有隔离介质23，为了将器件的源极引出，还应采用光刻然后刻蚀的方法形成金属通孔24，该金属通孔24贯通至半导体材料表面，在金属通孔24内形成有源区电极，源区电极与源区14接触。

在本实施方式中，栅介质20覆盖除金属通孔24之外的半导体材料表面，在本发明的另外的优选实施方式中，可以仅保留栅极21下面的栅介质，其余区域的半导体材料表面直接覆盖有绝缘应变层22。

在本实施方式中，绝缘应变层22覆盖除金属通孔24之外的半导体材料，在本发明其他优选实施方式中，还可以通过在特定部分形成绝缘应变层的方式，使器件半导体的部分地区产生应变。例如，绝缘应变层22可以为不连续的绝缘应变层。

在本发明中，栅极21可以是间断的，绝缘应变层22直接覆盖在JFET区19之上，如图2所示的本发明第二种优选实施例的具有应变结构的VDMOS器件的结构示意图，在这种实施方式中，重掺杂区12、轻掺杂区13、源区14均为两个，栅极21分为两段，每一段栅极21覆盖于一个轻掺杂区13之上并与轻掺杂区13相邻的半导体材料有交叠。在这种实施方式中，在完成器件的基本结构后，通过光刻形成掩膜，选择性刻蚀JFET区19上方的多晶硅栅极21。使得JFET区19上方的多晶硅栅极21被刻蚀，但是轻掺杂沟道区13上方的多晶硅栅极21得以保留。在此基础上再淀积绝缘应变层22，在半导体表面引入应力，使得载流子迁移率增加，导通电阻降低。其好处是向两个轻掺杂沟道区13所夹的JFET区19施加更大应力，使得其中的载流子迁移率进一步提高，进而减小JFET区19电阻。同时由于减小了栅极21的面积，从而减小了器件栅极和漏极之间的电容。

本发明还提供了一种制备具有应变结构的VDMOS器件的方法，其包括如下步骤：

S1：提供衬底，该衬底为重掺杂，用于形成VDMOS器件的漏区10；

S2：在衬底上外延形成外延层，该外延层的掺杂类型与衬底相同，外延层为轻掺杂，用于形成VDMOS器件的漂移区11；

S6：生长栅介质层20；

S7：淀积形成栅极21；

S8：刻蚀栅介质层20，仅保留栅极下方的栅介质；

S9：淀积形成绝缘应变层22；

S10：淀积形成隔离介质层23；

S10：光刻，刻蚀形成金属通孔24。

在步骤S7后，可以光刻然后刻蚀位于JFET区19上方的栅极21，使栅极21分为两段，每一段栅极21覆盖于一个轻掺杂区13之上并与轻掺杂区13相邻的半导体材料有交叠。在本实施方式中，步骤S3和步骤S4可以相互调换，步骤S5可以推后到步骤S7之后。

在利用上述方法制备VDMOS器件时，首先在N+半导体材料衬底上外延形成N-外延层，在适当的掩膜掩蔽下进行两次P型离子注入，并经过扩散形成P+重掺杂区12和P-轻掺杂区13，生长栅氧化层20，形成栅极21，离子注入形成源区14，形成的结构如图3所示。需要说明的是，以上仅仅是给出了形成图3所示结构的一种方法，以上的工艺步骤经过适当的调换，也可以得到图3所示的结构。比如可以先生长栅介质层20以及栅极21，再进行两次P型离子注入以及扩散。

在图3所示的VDMOS结构中，N+半导体材料衬底作为VDMOS的漏极10，N-漂移区11的主要作用是承担器件反偏时的电压。P+重掺杂区12的作用是降低VDMOS器件的闭锁效应，P-轻掺杂区13接近半导体表面的部分为VDMOS器件的沟道区。栅介质层20位于栅极21下面的部分作为器件的栅介质。

在形成图3所示的结构之后，为了形成图1所示的结构，还需要进行以下的工艺步骤。在生长绝缘应变层22之前，可以选择刻蚀栅介质层20，使得绝缘应变层22直接生长在半导体材料上，也可以不刻蚀栅介质层20而直接生长绝缘应变层22。该绝缘应变层22为绝缘材料，可以是但不限于氮化硅或者氮氧化硅材料，生长方式可以为但不限于化学气相淀积的方法。由于其晶格常数与半导体材料不匹配，将在半导体材料的表面产生应力，使半导体中的载流子迁移率增加，特别是器件沟道区中的载流子迁移率的增加将使器件的导通电阻得以降低。在绝缘应变层22之上采用淀积的方式形成隔离介质层23，该层可以用但不限于低压化学气相淀积的方法形成。为了将器件的源极引出，还应采用光刻后刻蚀的方法形成金属通孔24。具体的过程是用光刻的方法在阻挡层如光刻胶(图中未画出)中刻出通孔，然后在利用湿法腐蚀或干法刻蚀依次刻蚀掉通孔下方的隔离介质层23、绝缘应变层22和栅介质层20，即形成了图1所示结构。

为形成图2所示的VDMOS器件，具体按照前文已经描述的方法形成如图3所示结构。在形成如图3所示结构之后，首先利用光刻形成的掩膜对栅极21进行选择性刻蚀，使原来为一个整体的栅极断裂为2个部分。为了保持栅极21对沟道的控制，必须仔细控制剩余栅极长度，使得剩余的栅极能够确保覆盖到两边的沟道。也即两边剩余栅极的栅极需要与JFET区域有交叠。接下来生长绝缘应变层22，在生长绝缘应变层22之前可以选择刻蚀隔离介质层23，将绝缘应变层22直接生长在半导体材料上，也可以选择不刻蚀隔离介质层23。在绝缘应变层22之上采用淀积的方式形成隔离介质层23，该层可以用但不限于低压化学气相淀积的方法形成。

为了将器件的源极引出，还应采用光刻然后刻蚀的方法形成金属通孔24。具体的过程是用光刻的方法在阻挡层如光刻胶(图中未画出)中刻出通孔，然后再利用湿法腐蚀或干法刻蚀依次刻蚀掉通孔下方的隔离介质层23，绝缘应变层22和栅介质层20，即形成了图2所示结构。

图4是本发明的VDMOS器件的一部分区域覆盖绝缘应变层的结构示意图。其形成方法是在形成绝缘应变层22之后，利用一次光刻和选择性刻蚀将不需要施加应变区域的绝缘应变层22刻蚀掉。具体选择哪些地区的绝缘应变层保留，根据施加应力的需要调整。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims

1.一种具有应变结构的VDMOS器件，特征在于，包括：

半导体材料，在所述半导体材料上形成有漏区、漂移区、重掺杂区、轻掺杂区、源区和JFET区；

栅介质及其上形成的栅极，所述栅介质和栅极形成在所述半导体材料之上；

绝缘应变层，所述绝缘应变层形成在所述栅介质和栅极之上，所述绝缘应变层的晶格与其下方的半导体材料不匹配，以在其下方的半导体材料中引入应力；

隔离介质，所述隔离介质形成在所述绝缘应变层之上；

金属通孔，所述金属通孔贯通至所述半导体材料表面，在所述金属通孔内形成有源区电极，所述源区电极与所述源区接触。

2.如权利要求1所述的具有应变结构的VDMOS器件，其特征在于，所述绝缘应变层为不连续的绝缘应变层。

3.如权利要求1或2所述的具有应变结构的VDMOS器件，其特征在于，所述绝缘应变层为绝缘体材料。

4.如权利要求3所述的具有应变结构的VDMOS器件，其特征在于，所述绝缘应变层的材料为氮化硅或氮氧化硅。

5.如权利要求1所述的具有应变结构的VDMOS器件，其特征在于，所述栅介质覆盖除金属通孔之外的半导体材料表面。

6.如权利要求1所述的具有应变结构的VDMOS器件，其特征在于，所述栅介质只位于所述栅极之下，其余区域的半导体材料表面直接覆盖有绝缘应变层。

7.如权利要求1所述的具有应变结构的VDMOS器件，其特征在于，所述栅极是间断的，所述绝缘应变层直接覆盖在所述JFET区之上。

8.如权利要求1所述的具有应变结构的VDMOS器件，其特征在于，所述重掺杂区、轻掺杂区、源区均为两个，所述栅极分为两段，所述每一段栅极覆盖于一个轻掺杂区之上并与轻掺杂区相邻的半导体材料有交叠。

9.一种制备具有应变结构的VDMOS器件的方法，其特征在于，包括如下步骤：

S1：提供衬底，所述衬底为重掺杂，用于形成所述VDMOS器件的漏区；

S2：在所述衬底上外延形成外延层，所述外延层的掺杂与所述衬底相同，所述外延层为轻掺杂，用于形成所述VDMOS器件的漂移区；

S3：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成重掺杂区；

S4：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相反，并扩散形成轻掺杂区；

S5：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与外延层相同，并扩散形成源区；

S6：生长栅介质层；

S7：淀积形成栅极；

S8：刻蚀栅介质层，仅保留栅极下方的栅介质；

S9：淀积形成绝缘应变层；

S10：淀积形成隔离介质层；

S10：光刻，刻蚀形成金属通孔。

10.如权利要求9所述的制备具有应变结构的VDMOS器件的方法，其特征在于，在所述步骤S7后，光刻然后刻蚀位于JFET区上方的栅极，使栅极分为两段，每一段栅极覆盖于一个轻掺杂区之上并与轻掺杂区相邻的半导体材料有交叠。