CN104851916A - Nmos器件及工艺方法 - Google Patents
Nmos器件及工艺方法 Download PDFInfo
- Publication number
- CN104851916A CN104851916A CN201510215783.XA CN201510215783A CN104851916A CN 104851916 A CN104851916 A CN 104851916A CN 201510215783 A CN201510215783 A CN 201510215783A CN 104851916 A CN104851916 A CN 104851916A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- nmos device
- oxygen
- trap
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 31
- 239000001301 oxygen Substances 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 230000009647 facial growth Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 abstract 2
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 210000003323 beak Anatomy 0.000 description 2
- 230000012010 growth Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种NMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P阱，以及位于P阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述NMOS器件的栅氧化层；栅氧化层上为多晶硅栅极，多晶硅栅极两端具有侧墙；所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌,使本器件在保证较低的阈值电压的同时具有较高的击穿电压。本发明还公开了所述的NMOS器件的工艺方法。
Description
技术领域
本发明涉及半导体领域，特别是指一种NMOS器件，本发明还涉及所述NMOS器件的工艺方法。
背景技术
NMOS器件是一种常见的电力电子器件，其包含源区及漏区，源区及漏区之间为沟道区，沟道区上方为栅氧化层及多晶硅栅极。作为一种开关器件，其存在导通和截止两种状态，内部为单一载流子参与导电，是一种单极型器件。其工作原理比较简单，源区和漏区为相同导电类型的区域，沟道区为与源漏区相反导电类型的区域，通过控制多晶硅栅极上的电压使沟道区的导电类型反型而使器件形成导通或截止。
MOS的阈值电压VT是栅极下面的半导体表面呈现强反型从而出现导电沟道时所需要加的栅源电压，是决定MOS能否导通的临界栅源电压，是MOS器件非常重要的参数。栅电容Cox,即栅极下MOS结构的电容值对MOS的阈值电压影响很大，一般Cox越大，|VT|越小，而Cox的大小与栅氧化层的厚度有关。为了取得较低的阈值电压VT，降低栅氧化层的厚度是一种手段。现有的NMOS器件在其N阱区表面存在场氧，而较薄的栅氧化层在靠近场氧鸟嘴处由于较高的漏端电压容易发生击穿，如常见的55V击穿电压的栅氧化层厚度为其栅压为40V，当降低到5V栅压时，栅氧化层厚度为这时器件的击穿性能就不够理想。
发明内容
本发明所要解决的技术问题是提供一种NMOS器件，具有较高的输出电容Cds线性度，及导通饱和电流。
本发明所要解决的另一技术问题是提供所述NMOS器件的工艺方法。
为解决上述问题，本发明所述的NMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P阱，以及位于P阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述NMOS器件的栅氧化层；栅氧化层上为多晶硅栅极，多晶硅栅极两端具有侧墙；
所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌。
进一步地，所述栅氧化层靠近场氧的部分厚度为中间部分的厚度为
本发明所述的NMOS器件的工艺方法，包含如下工艺步骤：
第1步，在P型硅衬底上生长P型外延层；
第2步，利用光刻胶定义出阱区，分别进行N阱和P阱的注入；
第3步，在N阱表面形成场氧；
第4步，在场氧之间的硅表面生长栅氧化层；
第5步，通过光刻定义去除沟道区上方的栅氧化层，并再进行栅氧氧化；
第6步，淀积多晶硅并刻蚀，形成多晶硅栅极；
第7步，在多晶硅栅极两端形成侧墙；
第8步，进行源区及漏区离子注入。
进一步地，所述第1步能够省略，直接在P型衬底上进行下一步骤。
进一步地，所述第5步中，再进行的栅氧氧化形成的栅氧化层厚度小于第4步形成的栅氧化层厚度。
进一步地，所述第8步中，源区及漏区的离子注入杂质为磷或砷，注入能量≤200KeV，注入剂量为1x1013～1x1016cm-2。
本发明所述的NMOS器件，其栅氧化层具有变化的形貌，优化了器件结构，在保证低阈值电压的同时保证了器件较高的击穿电压。本发明所述的NMOS器件的工艺方法简单，其厚栅氧的形成与其他高压器件的栅氧形成共用一步工艺，不额外增加工艺步骤，易于实施。
附图说明
图1～8是本发明工艺步骤示意图。
图9是本发明器件击穿电压与阈值电压曲线图。
图10是本发明工艺步骤流程图。
附图标记说明
101是P型衬底，102是P型外延，103是N阱，104是P阱，105是场氧，106是栅氧化层，107是多晶硅栅极，108是侧墙，109是重掺杂N型区。
具体实施方式
本发明所述的NMOS器件，如图8所示，在P型衬底101上具有P型外延102，所述 P型外延102中具有P阱104，以及位于P阱104两侧的N阱103，所述的N阱103表面具有场氧105；场氧105之间具有所述NMOS器件的栅氧化层106；栅氧化层106上为多晶硅栅极107，多晶硅栅极107两端具有侧墙108。
所述的栅氧化层106为中间薄，靠近场氧的两端厚的形貌。靠近场氧的栅氧化层厚度大于沟道区，亦即P阱上方的栅氧化层厚度，P阱上方的栅氧化层为薄栅，以保证本发明NMOS器件具有较低的阈值电压，而靠近场氧鸟嘴处的栅氧化层又较厚，在漏端较高的电场下能保证器件较高的击穿电压。如图9所示，是本器件击穿电压BV与阈值电压VT的曲线图，图中ΔX为薄厚栅氧分界到P阱104边界的距离，以薄厚栅氧分界超出P阱104边界为正，右边纵坐标是阈值电压VT。从图中可以看出，器件的击穿电压基本上都在40V以上，阈值电压VT保持在0.65V左右。
本发明所述的NMOS器件的工艺方法包含如下的步骤：
第1步，如图1所示，在P型硅衬底101上生长P型外延层102。也可以不进行外延生长工艺，直接在P型硅衬底上进行下一步骤。
第2步，如图2所示，利用光刻胶定义出阱区，分别进行N阱103和P阱104的注入；
第3步，如图3所示，在N阱103表面形成场氧105；
第4步，如图4所示，在场氧之间的硅表面生长栅氧化层106，此栅极氧化层与工艺平台中其它厚栅氧高压器件共用；
第5步，如图5所示，通过光刻定义去除沟道区上方的栅氧化层106，并再进行热氧化重新生成较薄的栅氧化层；
第6步，如图6所示，淀积多晶硅并刻蚀，形成多晶硅栅极107；
第7步，如图7所示，在多晶硅栅极两端形成侧墙108；
第8步，进行源区及漏区离子注入，形成重掺杂N型区109。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种NMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P阱，以及位于P阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述NMOS器件的栅氧化层；栅氧化层上为多晶硅栅极，多晶硅栅极两端具有侧墙；
其特征在于：所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌。
2.如权利要求1所述的NMOS器件，其特征在于：所述栅氧化层靠近场氧的部分厚度为中间部分的厚度为
3.如权利要求1所述的NMOS器件的工艺方法，其特征在于：包含如下工艺步骤：
第1步，在P型硅衬底上生长P型外延层；
第2步，利用光刻胶定义出阱区，分别进行N阱和P阱的注入；
第3步，在N阱表面形成场氧；
第4步，在场氧之间的硅表面生长栅氧化层；
第5步，通过光刻定义去除沟道区上方的栅氧化层，并再进行栅氧氧化；
第6步，淀积多晶硅并刻蚀，形成多晶硅栅极；
第7步，在多晶硅栅极两端形成侧墙；
第8步，进行源区及漏区离子注入。
4.如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第1步能够省略，直接在P型衬底上进行下一步骤。
5.如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第5步中，再进行的栅氧氧化形成的栅氧化层厚度小于第4步形成的栅氧化层厚度。
6.如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第8步中，源区及漏区的离子注入杂质为磷或砷，注入能量≤200KeV，注入剂量为1x1013～1x1016cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215783.XA CN104851916A (zh) | 2015-04-29 | 2015-04-29 | Nmos器件及工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510215783.XA CN104851916A (zh) | 2015-04-29 | 2015-04-29 | Nmos器件及工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104851916A true CN104851916A (zh) | 2015-08-19 |
Family
ID=53851418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510215783.XA Pending CN104851916A (zh) | 2015-04-29 | 2015-04-29 | Nmos器件及工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104851916A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030219949A1 (en) * | 2002-05-24 | 2003-11-27 | Pendharkar Sameer P. | Method of manufacturing and structure of semiconductor device with floating ring structure |
| CN101217162A (zh) * | 2008-01-04 | 2008-07-09 | 东南大学 | 高压n型金属氧化物半导体管及其制备方法 |
| US20090072308A1 (en) * | 2007-09-18 | 2009-03-19 | Chin-Lung Chen | Laterally diffused metal-oxide-semiconductor device and method of making the same |
| CN101452955A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 高压晶体管及其制造方法 |
| CN102437193A (zh) * | 2011-12-15 | 2012-05-02 | 杭州士兰集成电路有限公司 | Bcd工艺中的双向高压mos管及其制造方法 |
| CN103456631A (zh) * | 2012-05-30 | 2013-12-18 | 上海华虹Nec电子有限公司 | 一种低压ldmos器件的制造方法 |
-
2015
- 2015-04-29 CN CN201510215783.XA patent/CN104851916A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030219949A1 (en) * | 2002-05-24 | 2003-11-27 | Pendharkar Sameer P. | Method of manufacturing and structure of semiconductor device with floating ring structure |
| US20090072308A1 (en) * | 2007-09-18 | 2009-03-19 | Chin-Lung Chen | Laterally diffused metal-oxide-semiconductor device and method of making the same |
| CN101452955A (zh) * | 2007-11-30 | 2009-06-10 | 上海华虹Nec电子有限公司 | 高压晶体管及其制造方法 |
| CN101217162A (zh) * | 2008-01-04 | 2008-07-09 | 东南大学 | 高压n型金属氧化物半导体管及其制备方法 |
| CN102437193A (zh) * | 2011-12-15 | 2012-05-02 | 杭州士兰集成电路有限公司 | Bcd工艺中的双向高压mos管及其制造方法 |
| CN103456631A (zh) * | 2012-05-30 | 2013-12-18 | 上海华虹Nec电子有限公司 | 一种低压ldmos器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| CN105226058A (zh) | 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 | |
| CN103632974B (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
| US8097517B2 (en) | Method for manufacturing semiconductor device with improved short channel effect of a PMOS and stabilized current of a NMOS | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN102664192B (zh) | 一种自适应复合机制隧穿场效应晶体管及其制备方法 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN102983171A (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| JP2019530213A (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN103022125B (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN102891088A (zh) | 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法 | |
| CN103531592A (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN103426760B (zh) | P型ldmos表面沟道器件的制造工艺 | |
| CN104992943A (zh) | Sonos存储器的制作工艺方法 | |
| CN107887447A (zh) | 一种mos型器件及其制造方法 | |
| CN104576723A (zh) | 一种具有高开态电流的n型隧穿场效应晶体管及其制作方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN104851916A (zh) | Nmos器件及工艺方法 | |
| CN103137694B (zh) | 一种表面沟道场效应晶体管及其制造方法 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN103000523B (zh) | Pmos晶体管结构及其制造方法 | |
| CN105845720B (zh) | Jfet及其制造方法 | |
| CN104253045A (zh) | Vdmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150819 |
|
| WD01 | Invention patent application deemed withdrawn after publication |