CN102184960A

CN102184960A - 功率金属氧化物半导体场效应管及其形成方法

Info

Publication number: CN102184960A
Application number: CN2011101032097A
Authority: CN
Inventors: 苟鸿雁; 吴小利
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-04-22
Filing date: 2011-04-22
Publication date: 2011-09-14
Anticipated expiration: 2031-04-22
Also published as: CN102184960B

Abstract

本发明的实施例公开了一种功率金属氧化物半导体场效应管，包括：具有第一导电类型的漏区；位于所述漏区表面、具有第二导电类型的体区，其中第一导电类型和第二导电类型的极性相反；位于体区表面、具有第一导电类型的源区；贯穿源区、体区以及部分位于漏区的U型沟槽；覆盖U型沟槽内表面的栅绝缘层，所述栅绝缘层包括位于U型沟槽侧壁的隔离部和位于U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布；位于U型沟槽内且位于所述栅绝缘层表面的栅电极层；位于所述漏区内的浮置环，所述浮置环具有第二导电类型，所述浮置环与所述调节部接触。本发明实施例的功率金属氧化物半导体场效应管可以有效减轻雪崩击穿现象。

Description

功率金属氧化物半导体场效应管及其形成方法

技术领域

本发明涉及半导体器件，尤其是功率金属氧化物半导体场效应管。

背景技术

由于功率金属氧化物半导体场效应晶体管(功率MOSFET)具有功率低、开关速度快等特点，功率MOSFET被广泛应用于电源的开关器件中。

请参考图1，现有技术的功率MOSFET的结构包括：

半导体衬底100；位于所述半导体衬底100表面的漏区101、位于所述漏区101表面的体区103和位于所述体区103表面的源区105；贯穿所述源区105、体区103和漏区101的U型沟槽107；覆盖所述U型沟槽107内表面的栅绝缘层109；位于U型沟槽107内且位于所述栅绝缘层109表面的栅电极层111。

当对功率MOSFET的漏区101施加高电压时，受U型沟槽底部、漏区、体区PN结掺杂浓度等的作用，功率MOSFET内部尤其是U型沟槽底部极易发生雪崩击穿。当雪崩击穿后，如果没有适当的缓冲或抑制措施，随着反向电流的增大，功率MOSFET消耗内部的温度将上升很快，甚至烧毁功率MOSFET。

公开号为“CN101188249”的专利申请文件中公开了一种“具有垂直层状漏极结构的MOSFET及其漏极制造方法”，该专利申请文件中将漏极结构设计为垂直于沟槽表面方向的层状结构，以减小沟槽下方漏极和衬底之间的雪崩击穿效应，但此种方法并不能完全有效的降低雪崩击穿效应。

关于更多有关减轻雪崩击穿的研究，请参考公开号为“CN200910260507.X”、“CN200810070010.7”的专利申请文献。

发明内容

本发明解决的问题是提供一种可有效减轻雪崩击穿的功率金属氧化物半导体场效应管及其形成方法。

为解决上述问题，本发明提供一种功率金属氧化物半导体场效应管，包括：

具有第一导电类型的漏区；

位于所述漏区表面、具有第二导电类型的体区，其中第一导电类型和第二导电类型的极性相反；

位于所述体区表面、具有第一导电类型的源区；

贯穿所述源区、体区以及部分位于所述漏区的U型沟槽；

覆盖所述U型沟槽内表面的栅绝缘层，所述栅绝缘层包括位于所述U型沟槽侧壁的隔离部和位于所述U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布；

位于U型沟槽内且位于所述栅绝缘层表面的栅电极层；

位于所述漏区内的浮置环，所述浮置环具有第二导电类型，所述浮置环与所述调节部接触。

可选地，所述调节部和所述栅电极层的接触面为

或

形。

可选地，所述调节部到体区的距离为400～600

可选地，所述隔离部的厚度为400～600

可选地，所述浮置环的半径为U型沟槽的宽度的0.5～1.25倍。

可选地，所述栅绝缘层的材料为氧化硅。

可选地，所述第一导电类型为N型时，所述第二导电类型为P型；所述第一导电类型为P型时，所述第二导电类型为N型。

本发明的实施例还提供了一种功率金属氧化物半导体场效应管的形成方法，包括：

提供半导体衬底和位于所述半导体衬底表面的外延层，所述外延层具有第一导电类型；

在所述外延层内形成U型沟槽；

形成位于所述外延层内且与所述U型沟槽底部接触的浮置环，所述浮置环具有第二导电类型，所述第一导电类型和第二导电类型具有相反的极性；

形成覆盖所述U型沟槽内表面的栅绝缘层，所述栅绝缘层包括位于U型沟槽侧壁的隔离部和位于U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布；

形成位于U型沟槽内且位于所述栅绝缘层表面的栅电极层；

在所述外延层内形成位于所述半导体衬底表面的漏区、位于所述漏区表面的体区和位于所述体区表面的源区，所述漏区和源区具有第一导电类型，所述体区具有第二导电类型。

可选地，所述浮置环的形成方法包括两步离子注入，首先注入第一剂量的第二导电类型的离子，然后注入第二剂量的第二导电类型的离子，且第一剂量大于第二剂量。

可选地，所述栅绝缘层的形成工艺为热氧化生长工艺。

与现有技术相比，本发明的实施例具有以下优点：

本发明实施例的功率金属氧化物半导体场效应管的栅绝缘层包括位于U型沟槽侧壁的隔离部和位于U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布，使得栅绝缘层内的电场线分布均匀。本发明实施例的功率金属氧化物半导体场效应管不至于因为某一处的电压过大而发生雪崩击穿现象。

进一步的，所述调节部和所述栅电极层的接触面为

或

形，当所述

或

形的角度合适时，所述沿着漏区与栅绝缘层的界面的电场均匀分布，不易出现雪崩击穿现象。

更进一步的，本发明实施例的漏区内形成有浮置环，所述浮置环与漏区的界面处形成PN结，承担一部分施加在功率金属氧化物半导体场效应管漏极上的电压，从而提高了雪崩击穿电压，使得功率金属氧化物半导体场效应管不易被击穿。

附图说明

图1是现有技术功率金属氧化物半导体场效应管的剖面结构示意图。

图2是本发明实施例的功率金属氧化物半导体场效应管的剖面结构示意图；

图3是本发明实施例的功率金属氧化物半导体场效应管的形成方法的流程示意图；

图4～图9是本发明实施例的功率金属氧化物半导体场效应管的形成方法过程的剖面结构示意图。

具体实施方式

正如背景技术所述，现有的功率金属氧化物半导体场效应管，当对功率MOSFET的漏区施加高电压时，来自漏区的反向电流在流经U型沟槽的底部时雪崩剧增，极易发生雪崩击穿现象。

本发明实施例的发明人经过研究发现，现有技术中功率金属氧化物半导体场效应管的U型沟槽底部容易发生雪崩击穿，主要是由于所述U型沟槽底部的曲率较大，导致U型沟槽底部的栅绝缘层内某处的电场线分布较为密集，容易使得某处需要承受的电压过大而导致雪崩击穿。

进一步的，本发明实施例的发明人经过研究发现，可以通过调整栅绝缘层内的电场线分布来达到减小或者消除功率金属氧化物半导体场效应管的U型沟槽发生雪崩击穿现象的目的。

针对以上问题，本发明实施例的发明人提供了一种功率金属氧化物半导体场效应管。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

请参考图2，图2为本发明实施例的功率金属氧化物半导体场效应管的剖面结构示意图，包括：

具有第一导电类型的漏区201；位于所述漏区201表面、具有第二导电类型的体区203，其中第一导电类型和第二导电类型的极性相反；位于所述体区203表面、具有第一导电类型的源区205；贯穿所述源区205、体区203以及部分位于所述漏区201的U型沟槽207；覆盖所述U型沟槽207内表面的栅绝缘层211，所述栅绝缘层211包括位于所述U型沟槽207侧壁的隔离部2111和位于所述U型沟槽207底部的调节部2112，所述调节部2112用于调节所述栅绝缘层211内的电场线分布；位于U型沟槽207内且位于所述栅绝缘层211表面的栅电极层213；位于所述漏区201内的浮置环209，所述浮置环209具有第二导电类型，所述浮置环209与所述调节部2112接触。

所述第一导电类型可以为N型或P型，所述第二导电类型可以为P型或N型，所述第一导电类型和第二导电类型的极性相反。即当第一导电类型为N型时，所述第二导电类型为P型；当第一导电类型为P型时，所述第二导电类型为N型。在本发明的实施例中，第一导电类型为N型，第二导电类型为P型。其中，所述N型离子包括磷离子、砷离子、锑离子等，所述P型离子包括硼离子等。

所述漏区201位于半导体衬底200表面的外延层(未标示)内，所述漏区201的材料为掺杂有第一导电类型的离子的单晶硅，例如掺杂有磷离子；所述体区203位于所述漏区201表面的外延层内，所述体区203的材料为掺杂有第二导电类型的离子的单晶硅，例如掺杂有硼离子；所述源区205位于所述体区203表面的外延层内，所述源区205的材料为掺杂有第一导电类型的单晶硅，例如掺杂有砷离子、磷离子。

所述U型沟槽207位于所述外延层内，所述U型沟槽207贯穿所述源区205、体区203以及部分位于所述漏区201，所述U型沟槽207的尺寸为：深10000～17000

宽3000～5000用于后续填充绝缘材料和导电材料形成栅极结构。

所述栅绝缘层211覆盖所述U型沟槽207内表面，通过热氧化生长工艺形成，所述栅绝缘层211的材料为绝缘材料，例如氧化硅等。考虑到现有技术的位于U型沟槽底部曲率较大处的栅绝缘层内电场线分布较为密集，容易发生雪崩击穿现象(详情见图1)。本发明实施例的发明人将栅绝缘层211设计为位于所述U型沟槽207侧壁的隔离部2111和位于所述U型沟槽207底部的调节部2112。所述隔离部2111用于隔离栅电极层213和源区205、体区203、漏区201，所述调节部2112除用于隔离栅电极层213和源区205、体区203、漏区201外，还用于调节栅绝缘层211内的电场线分布。

由于功率金属氧化物半导体场效应管的阈值电压与位于体区203部分的栅绝缘层211的厚度、体区203的掺杂浓度和体区203的厚度有关。所述隔离部2111的厚度与功率金属氧化物半导体场效应管的阈值电压有关。在本发明的实施例中，所述隔离部2111的厚度为400～600

所述调节部2112位于U型沟槽207底部，用于调节栅绝缘层211内的电场线分布。所述栅绝缘层211内的电场线分布主要通过调节部2112的形状来调节。在本发明的实施例中，为使栅绝缘层211内的电场线分布均匀，将所述调节部2112和所述栅电极层213的接触面设计为

或形。所述电场线的分布情况还与所述

或形的角度有关，本发明的发明人知道通过仿真软件或者工艺实验得出合适的角度范围。当所述或

形的角度合适时，所述电容的电场线分布均匀，从而使得承受最大电压的部位均匀分布在调节部2112内。

在本发明的实施例中，为不改变本实施例的功率金属氧化物半导体场效应管的阈值电压，所述调节部2112位于漏区201，为保证调节部2112的厚度不至于太小，通常所述调节部2112离体区203的距离为400～600

所述栅电极层213位于所述栅绝缘层211的表面，且位于U型沟槽207内，用于形成栅电极(未标示)。所述栅电极层213的材料为多晶硅、金属等导电材料。

所述浮置环209位于漏区201内，且所述浮置环209与所述调节部2112接触。在本实施例中，所述浮置环209的材料为掺杂有第二导电类型的单晶硅。由于所述漏区201的材料为掺杂有第一导电类型的单晶硅，所述浮置环209与漏区201的界面处形成PN结，可以承担一部分施加在功率金属氧化物半导体场效应管上的电压。因此，与现有技术的功率金属氧化物半导体场效应管相比，本发明的实施例中的功率金属氧化物半导体场效应管能够承受的电压更大，即具有更大的雪崩击穿电压，更加不易被击穿。

考虑到所述浮置环209的大小影响到功率金属氧化物半导体场效应管的抗雪崩击穿能力和功耗情况。若所述浮置环209的过小，则浮置环209与所述漏区201在界面处形成的PN结不足以分担或者只能分担施加功率金属氧化物半导体场效应管上的很小一部分电压，不能有效起到避免雪崩击穿现象的作用；如果所述浮置环209过大，则浮置环209与所述漏区在界面处形成的PN结将功率金属氧化物半导体场效应管内的电流阻断，导致功率金属氧化物半导体场效应管的电阻过大，功耗大，不利于节能。因此，在本发明的实施例中，所述浮置环209的半径大于U型沟槽207的宽度的0.5倍，且小于U型沟槽207的1.25倍。

在本发明的实施例中，功率金属氧化物半导体场效应管的栅绝缘层211包括位于所述U型沟槽207侧壁的隔离部2111和位于所述U型沟槽207底部的调节部2112，所述调节部2112用于调节栅绝缘层211内的电场线分布。所述调节部2112与栅电极层213的接触面设计为

或形，当所述

或

形的角度合适时，所述调节部2112内的电场线分布均匀，不易发生雪崩击穿现象；并且在所述漏区201内还形成有与调节部2112相接触的浮置环209，所述浮置环209与漏区204的界面处形成PN结，可以分担一部分施加在功率金属氧化物半导体场效应管的电压。因此，本发明实施例的功率金属氧化物半导体场效应管具有较大的雪崩击穿电压，可以使功率金属氧化物半导体场效应管不易被击穿。

针对上述结构，本发明实施例的发明人提供了一种形成上述功率金属氧化物半导体场效应管的形成方法，请参考图3，包括：

步骤S301，提供半导体衬底和位于所述半导体衬底表面的外延层，所述外延层具有第一导电类型；

步骤S303，形成位于所述外延层内的U型沟槽；

步骤S305，形成位于所述外延层内且与所述U型沟槽底部接触的浮置环，所述浮置环具有第二导电类型，所述第一导电类型和第二导电类型具有相反的极性；

步骤S307，形成覆盖所述U型沟槽内表面的栅绝缘层，所述栅绝缘层包括位于U型沟槽侧壁的隔离部和位于U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布；

步骤S309，形成位于U型沟槽内且位于所述栅绝缘层表面的栅电极层；

步骤S311，在所述外延层内形成位于所述半导体衬底表面的漏区、位于所述漏区表面的体区和位于所述体区表面的源区，所述漏区和源区具有第一导电类型，所述体区具有第二导电类型。

图4～图9示出了本发明实施例的功率金属氧化物半导体场效应管的形成方法的剖面结构示意图。

执行步骤S301，请参考图4，提供半导体衬底400和位于所述半导体衬底表面的外延层401，所述外延层401具有第一导电类型。

所述半导体衬底400的材料为掺杂有第一导电类型的离子的单晶硅，所述半导体衬底400为重掺杂。

所述外延层401位于所述半导体衬底400表面，所述外延层401的材料为掺杂有第一导电类型的离子的单晶硅，所述外延层401为轻掺杂。

在本实施例中，所述第一导电类型为N型，例如掺杂磷离子、砷离子、锑离子等。

需要说明的是，在本发明的其他实施例中，所述第一导电类型的杂质为P型，例如掺杂硼离子等。

执行步骤S303，请参考图5，形成位于所述外延层401内的U型沟槽403。

所述U型沟槽403用于后续填充绝缘材料和导电材料形成栅极结构。所述U型沟槽403的形成方法为干法蚀刻，由于干法刻蚀为本领域技术人员公知的技术，在此不再赘述。在干法蚀刻结束后，为使所述U型沟槽403底部的圆角处变得更加圆滑，在本发明的实施例中，还需要在后续过程中在U型沟槽403表面采用热氧化的方法生长一层牺牲层(未图示)。

在本实施例中，所述U型沟槽403的尺寸为：深10000～17000

宽3000～5000

执行步骤S305，请参考图6，形成位于所述外延层401内且与U型沟槽403底部接触的浮置环405，所述浮置环405具有第二导电类型，所述第一导电类型和第二导电类型具有相反的极性。

所述浮置环405形成在外延层401内，所述浮置环405与U型沟槽403底部接触，所述浮置环405具有第二导电类型。所述浮置环405与后续形成的具有第一导电类型的漏区在界面处形成PN结，用于承担一部分施加在功率金属氧化物半导体场效应管漏极的电压，从而避免由于U型沟槽底部拐角处的电力线过于密集而造成在此处过早发生雪崩击穿的现象。因此，所述浮置环405也在一定程度上增加了雪崩击穿电压，使得功率金属氧化物半导体场效应管不易被击穿。

所述浮置环405的形成方法具体为：在所述U型沟槽403的表面采用热氧化工艺形成一层牺牲层(未图示)，并以所述牺牲层为保护层在U型沟槽403的底部的外延层401内进行离子注入。为使得浮置环405与U型沟槽403底部相接触，需要通过调节离子注入时的剂量进行两次离子注入，首先注入第一剂量的第二导电类型的离子，然后再注入第二剂量的第二导电类型的离子形成浮置环405，所述第一剂量大于第二剂量。待停止注入第二导电类型的杂质离子后，刻蚀去除所述牺牲层。

需要说明的是，由于后续的热氧化生长工艺形成栅绝缘层时提供了足够的热量，因此在形成所述浮置环405的步骤中无需进行额外的退火工艺。

功率金属氧化物半导体场效应管的雪崩击穿电压受所述浮置环405的大小的影响。所述浮置环405过小，则浮置环405与后续形成的漏区在界面处形成的PN结不足以分担或者只能分担施加功率金属氧化物半导体场效应管上的很小一部分电压，不能有效起到避免雪崩击穿现象的作用；所述浮置环405过大，则浮置环405与后续在漏区界面处形成的PN结将功率金属氧化物半导体场效应管内的电流阻断，功率金属氧化物半导体场效应管的电阻过大，功耗大，不利于节能。因此，所述浮置环405的半径通常大于U型沟槽403的宽度的0.5倍，且小于U型沟槽403的1.25倍。在本实施例中，所述浮置环405的半径为1500～6000

在本实施例中，所述第二导电类型为P型，例如掺杂硼离子等。

需要说明的是，在其他实施例中，所述第二导电类型也可以为N型，例如掺杂磷离子、砷离子、锑离子等。

执行步骤S307，请参考图7，形成覆盖所述U型沟槽403内表面的栅绝缘层407，所述栅绝缘层407包括位于U型沟槽403侧壁的隔离部4071和位于U型沟槽403底部的调节部4072，所述调节部4072用于调节所述栅绝缘层407内的电场线分布。

所述栅绝缘层407形成在所述U型沟槽403内表面。所述栅绝缘层407的材料为绝缘材料，例如氧化硅等。所述栅绝缘层407的形成方法为热氧化生长工艺或沉积工艺，例如干法、湿法热氧化生长，物理、化学气相沉积。

考虑到U型沟槽403底部的曲率较大，为避免电场线在栅绝缘层407的某一处过于密集而导致雪崩击穿，本发明实施例的发明人将所述栅绝缘层407设计为包括位于所述U型沟槽403侧壁的隔离部4071和位于所述U型沟槽403底部的调节部4072。所述隔离部4071用于隔离后续形成的栅电极和源区、体区、漏区，所述调节部4072除用于隔离后续形成的栅电极和源区、体区、漏区外，还用于调节栅绝缘层407内的电场线分布。

为使栅绝缘层407内的电场线分布均匀，使得电场线均匀分布在调节部4072内，所述调节部4072与后续形成的栅电极的接触面为

或

形，当所述

或

形的角度合适时，栅绝缘层407内的电场线分布最均匀。

在本发明的实施例中，以氧化硅为例，形成栅绝缘层407的具体步骤为：先在U型沟槽403内表面采用热氧化生长工艺沉积氧化硅，所述氧化硅填满整个U型沟槽403，然后形成光刻胶(未图示)，所述光刻胶具有与栅绝缘层407的形状相对应的开口，以所述光刻胶为掩膜进行干法蚀刻，最终形成栅绝缘层407。本发明实施例的发明人通过调整干法蚀刻的参数，使得调节部4072与后续形成的栅电极的接触面为

或

形。为不改变功率金属氧化物半导体场效应管的阈值电压，所述隔离部4071的厚度为400～600

所述调节部4072形成在后续形成的漏区401内。

需要说明的是，本发明实施例的发明人提前对功率金属氧化物半导体场效应管的各个部分的位置和尺寸进行了规划，并且知道通过仿真软件或工艺实验的方法，提前得到本实施例的所述

”或

形的合适角度，所述栅绝缘层407是在此规划的基础上形成的。

执行步骤S309，请参考图8，形成位于U型沟槽403内且位于所述栅绝缘层407表面的栅电极层409。

所述栅电极层409的材料为多晶硅、金属等导电材料，用于形成栅电极。以多晶硅材料作为栅电极层409为例，所述栅电极层409的形成方法为：先采用沉积工艺例如物理或化学气相沉积，在U型沟槽内的栅绝缘层407表面沉积多晶硅，所述多晶硅材料填满所述U型沟槽，然后采用化学机械抛光或刻蚀工艺，将U型沟槽以外的氧化硅和多晶硅材料去除，形成栅电极层409。

执行步骤S311，请参考图9，在所述外延层(未标示)内形成位于所述半导体衬底400表面的漏区410、位于所述漏区410表面的体区411和位于所述体区411表面的源区412，所述漏区410和源区412具有第一导电类型，所述体区411具有第二导电类型。

在所述外延层内形成所述位于所述半导体衬底400表面的漏区410、位于所述漏区410表面的体区411和位于所述体区411表面的源区412的具体步骤为：先在所述外延层内刻蚀形成体区注入窗口(未图示)，然后向所述体区注入窗口进行第二导电类型的离子注入，接着通过高温退火扩散，形成第二导电类型掺杂的体区411，所述体区411离调节部4072的距离为400～600

之后在所述外延层内刻蚀形成源区注入窗口(未图示)，向所述源区注入窗口进行第一导电类型的离子注入，然后高温退火，形成第一导电类型掺杂的源区412；所述体区411以下的外延层则作为功率金属氧化物半导体场效应管的漏区410，使得所述U型沟槽贯穿位于所述漏区410、体区411以及部分位于所述源区412，且所述调节部4072位于源区410内。

在本实施例中，所述体区注入窗口注入硼离子，所述源区注入窗口注入磷离子。

上述步骤完成之后，所述功率金属氧化物半导体场效应管的制作完成。

综上，本发明实施例的功率金属氧化物半导体场效应管有如下优点：

与现有技术相比，本发明的实施例具有以下优点：

本发明实施例的功率金属氧化物半导体场效应管的栅绝缘层包括位于U型沟槽侧壁的隔离部和位于U型沟槽底部的调节部，所述调节部用于调节所述栅绝缘层内的电场线分布，使得栅绝缘层内的电场线分布均匀。本发明实施例的功率金属氧化物半导体场效应管不至于因为某一处的电压过大而提早发生雪崩击穿现象。

进一步的，所述调节部和所述栅电极层的接触面为

或

形，当所述

或

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。