CN104952731A - 具有积累效应的场效应晶体管及其生产方法 - Google Patents
具有积累效应的场效应晶体管及其生产方法 Download PDFInfo
- Publication number
- CN104952731A CN104952731A CN201410127294.4A CN201410127294A CN104952731A CN 104952731 A CN104952731 A CN 104952731A CN 201410127294 A CN201410127294 A CN 201410127294A CN 104952731 A CN104952731 A CN 104952731A
- Authority
- CN
- China
- Prior art keywords
- crystal
- groove
- effect transistor
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- 230000000694 effects Effects 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000009825 accumulation Methods 0.000 title abstract 2
- -1 Boron ions Chemical class 0.000 claims abstract description 26
- 229910052796 boron Inorganic materials 0.000 claims abstract description 20
- 239000013078 crystal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 2
- 230000001186 cumulative effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种具有积累效应的场效应晶体管及其生产方法，其将承担反压的空间电荷区从单一的垂直方向改变为垂直与水平两个方向，在承受反压时，利用沟槽间有效距离形成全部空乏区，实现可承受较高反压的结构。缩小外延层的厚度，同时可增加外延浓度，降低外延电阻率，保证在较薄的外延层情况下能够承担较高反压，并实现导通时较低的内阻。在沟槽底部通过注入硼离子以形成-P型区域，加上沟槽底部的厚氧化层，既保证承担反压，又可大幅提高MOS管的开关速度。利用了壁垒累积效应，在栅极加电压时沟槽外壁聚集自由电荷，形成一层高浓度的导电通道，电流经此通道导通，不须经过电阻较高的外延层，从而进一步降低了导通时的内阻。
Description
技术领域
本发明属于半导体技术领域，具体涉及具有积累效应的场效应晶体管及其生产方法。
背景技术
功率MOS管在承担反压时主要由外延层空乏后形成的本征半导体来承压。由于外延层的电阻率较大，使得Ron较大，导致外延层电阻占整体导通电阻的比例偏大。因此，通过有效改善外延层电阻，能进一步降低Ron。目前，比较流行的方法是采用类似超级结Super Junction的3D结构，如图1所示。类似超级结Super Junction的3D结构从两个方面减小外延层电阻。一方面，将承担反压的空间电荷区从单一的垂直方向改变为垂直与水平两个方向，缩小外延层的厚度；另一方面，在保证MOS管截止时空间电荷区多数载流子能耗尽的情况下，尽量提高外延层载流子浓度，则MOS管导通时外延层的电阻率就尽量小了。这样在耐压不变的情况下外延层电阻或整体导通电阻就变小了，功率MOS管工作时发热就少了。然而，目前Super Junction和3D结构都存在一定的技术难度，其核心技术都掌握在国外品牌厂家和国内少数代工企业手里。
发明内容
本发明所要解决的技术问题是提供具有积累效应的场效应晶体管及其生产方法，其能够在达到Super Junction和3D结构相同作用的同时，降低了工艺难度。
为解决上述问题，本发明是通过以下技术方案实现的：
具有积累效应的场效应晶体管的生产方法，包括如下步骤：
（1）对晶体预扩散，使得下部浓度相对高的衬底层向上部浓度相对低的外延层扩散，并在衬底层和外延层之间形成n+层；
（2）在晶体上制作沟槽，并在晶体的沟槽内生长二氧化硅氧化层；
（3）在晶体的沟槽中沉积金属或多晶硅作为良导体；
（4）刻蚀晶体表面的氧化层；
（5）对晶体注入硼离子并进行扩散推结，在外延层上部的沟槽外侧部分形成P-Body区域；
（6）对晶体注入高剂量的磷离子并进行扩散推结，在P-Body区域的上方形成高浓度的N+源区域；
（7）在晶体的上表面沉积BPSG硼磷硅玻璃以保护栅极Gate；
（8）在晶体的上部光刻出接触孔；
（9）在接触孔的底部注入高剂量的硼离子，形成高浓度的P+区域；
（10）在接触孔中填充金属塞；
（11）对晶体上表面进行金属化操作，在晶体的上表面镀上铝或铝硅铜等金属薄膜；
（12）对晶体背面进行减薄和背面金属化操作，在晶体的背面制作出漏极Drain。
上述步骤（2）具体为：
（2.1）在所得晶体的上光刻沟槽图形；
（2.1.1）根据沟槽图形在晶体上蚀刻出沟槽；
（2.1.2）在沟槽底部注入硼离子，形成硼离子区；
（2.2）在沟槽底部、沟槽侧壁和晶体上表面生长二氧化硅氧化层。
上述步骤（2.1）中，可以采用负光刻方式或正光刻方式两种方案蚀刻出沟槽。
上述步骤（2.2）中，沟槽底部生长的氧化层的厚度厚于沟槽侧壁和晶体上表面生长的氧化层的厚度。
采用上述生产方法所获得的具有积累效应的场效应晶体管，其场效应晶体管本体主要由衬底层、n+层、外延层、硼离子区、氧化层、良导体、P-body区域、源区N+、P+区、金属塞、硼磷硅玻璃、金属薄膜和背金金属层组成。其中n+层位于衬底层的上方，外延层位于n+层的上方；外延层内开设有从外延层上部垂直延伸到外延层下部的沟槽，硼离子区设置在沟槽的底部外侧，氧化层附着在沟槽内侧的侧壁和底部上，良导体填充在附有氧化层的沟槽内；P-body区域置于外延层上方、沟槽的外侧；源区N+置于P-body区域的上方、沟槽的外侧；源区N+内开设有从源区N+上部垂直延伸到源区N+下部的接触孔，P+区设置在接触孔的底部外侧，在接触孔内填充金属塞；硼磷硅玻璃覆盖在源区N+和良导体的正上方；金属薄膜覆盖在金属塞和硼磷硅玻璃的正上方；背面金属层覆于衬底层的底部。良导体形成场效应晶体管本体的栅极，金属薄膜形成场效应晶体管本体的源极，背面金属层形成场效应晶体管本体的漏极。
上述沟槽底部生长的氧化层的厚度厚于沟槽侧壁生长的氧化层的厚度。
与现有技术相比，本发明在达到Super Junction和3D结构相同作用的同时，降低了工艺难度。关键点是形成3D结构，将承担反压的空间电荷区从单一的垂直方向改变为垂直与水平两个方向，在承受反压时，利用沟槽间有效距离形成全部空乏区，实现可承受较高反压的结构。缩小外延层的厚度，同时可增加外延浓度，降低外延电阻率，保证在较薄的外延层情况下能够承担较高反压，并实现导通时较低的内阻；也可在沟槽底部通过注入硼离子，在沟槽底部形成一P型区域，加上沟槽底部的厚氧化层，一方面保证承担反压，另一方面可以大幅消除Gate和Drain之间的电容，可以大幅减少Gate 开关时的充电时间（栅极电荷密度（Qg）可以大幅降低），从而提高了MOS管的开关速度。加之利用了壁垒累积效应，在Gate加电压时沟槽外壁聚集自由电荷，形成一层高浓度的导电通道，电流经此通道导通，不须经过电阻较高的外延层，从而进一步降低了导通时的内阻（Ron）。
附图说明
图1为现有三维结构场效应晶体管的剖视图。
图2为本发明所的具有积累效应的场效应晶体管的剖视图。
图3-16为图2所示的具有积累效应的场效应晶体管的制造过程图。
具体实施方式
一种具有积累效应的场效应晶体管的生产方法，包括如下步骤：
（1）对晶体预扩散，使得下部浓度相对高的衬底层向上部浓度相对低的外延层扩散，并在衬底层和外延层之间形成n+层。如图3。
（2）在晶体上制作沟槽，并在晶体的沟槽内生长二氧化硅氧化层。
（2.1）在所得晶体的上光刻沟槽图形。如图4。其中光刻可以采用负光刻方式或正光刻方式。
（2.1.1）根据沟槽图形在晶体上蚀刻出沟槽。如图5。
（2.1.2）在沟槽底部注入硼离子，形成硼离子区，如图6。其中光刻可以采用负光刻方式或正光刻方式两种方案可选。
（2.2）在沟槽底部、沟槽侧壁和晶体上表面生长二氧化硅氧化层。如图7。在本实施例中，沟槽底部生长的氧化层的厚度厚于沟槽侧壁和晶体上表面生长的氧化层的厚度。
（3）在晶体的沟槽中沉积金属或多晶硅作为良导体。如图8。
（4）刻蚀晶体表面的氧化层。如图9。
（5）对晶体注入硼离子并进行扩散推结，在外延层上部的沟槽外侧部分形成P-Body区域。如图10。
（6）对晶体注入高剂量的磷离子并进行扩散推结，在P-Body区域的上方形成高浓度的N+源区域。如图11。
（7）在晶体的上表面沉积BPSG硼磷硅玻璃以保护栅极Gate。如图12。
（8）在晶体的上部光刻出接触孔。如图13。
（9）在接触孔的底部注入高剂量的硼离子，形成高浓度的P+区域。如图14。
（10）在接触孔中填充金属塞。如图15。
（11）对晶体上表面进行金属化操作，在晶体的上表面镀上铝或铝硅铜等金属薄膜。如图16。
(12)对晶体背面进行减薄和背面金属化操作，在晶体的背面制作出漏极Drain。如图2。
采用上述生产方法所获得的具有积累效应的场效应晶体管，如图2所示，其场效应晶体管本体主要由衬底层、n+层、外延层、硼离子区、氧化层、良导体、P-body区域、源区N+、P+区、金属塞、硼磷硅玻璃、金属薄膜和背金金属层组成。其中n+层位于衬底层的上方，外延层位于n+层的上方。外延层内开设有从外延层上部垂直延伸到外延层下部的沟槽，硼离子区设置在沟槽的底部外侧，氧化层附着在沟槽内侧的侧壁和底部上，良导体填充在附有氧化层的沟槽内。P-body区域置于外延层上方、沟槽的外侧。源区N+置于P-body区域的上方、沟槽的外侧。源区N+内开设有从源区N+上部垂直延伸到源区N+下部的接触孔，P+区设置在接触孔的底部外侧，在接触孔内填充金属塞。硼磷硅玻璃覆盖在源区N+和良导体的正上方。金属薄膜覆盖在金属塞和硼磷硅玻璃的正上方。背面金属层覆于衬底层的底部。良导体形成场效应晶体管本体的栅极，金属薄膜形成场效应晶体管本体的源极，背面金属层形成场效应晶体管本体的漏极。在本实施例中，金属塞为钨塞，沟槽底部生长的氧化层的厚度厚于沟槽侧壁生长的氧化层的厚度。
Claims (6)
1.具有积累效应的场效应晶体管的生产方法，其特征是包括如下步骤：
（1）对晶体预扩散，使得下部浓度相对高的衬底层向上部浓度相对低的外延层扩散，并在衬底层和外延层之间形成n+层；
（2）在晶体上制作沟槽，并在晶体的沟槽内生长二氧化硅氧化层；
（3）在晶体的沟槽中沉积金属或多晶硅作为良导体；
（4）刻蚀晶体表面的氧化层；
（5）对晶体注入硼离子并进行扩散推结，在外延层上部的沟槽外侧部分形成P-Body区域；
（6）对晶体注入磷离子并进行扩散推结，在P-Body区域的上方形成N+源区域；
（7）在晶体的上表面沉积BPSG硼磷硅玻璃以保护栅极；
（8）在晶体的上部光刻出接触孔；
（9）在接触孔的底部注入硼离子，形成P+区域；
（10）在接触孔中填充金属塞；
（11）对晶体上表面进行金属化操作，在晶体的上表面镀上铝或铝硅铜等金属薄膜；
（12）对晶体背面进行减薄和背面金属化操作，在晶体的背面制作出漏极。
2.根据权利要求1所述具有积累效应的场效应晶体管的生产方法，其特征是，上述步骤（2）具体为：
（2.1）在所得晶体的上光刻沟槽图形；
（2.1.1）根据沟槽图形在晶体上蚀刻出沟槽；
（2.1.2）在沟槽底部注入硼离子，形成硼离子区；
（2.2）在沟槽底部、沟槽侧壁和晶体上表面生长二氧化硅氧化层。
3.根据权利要求2所述具有积累效应的场效应晶体管的生产方法，其特征是，上述步骤（2.1）中，采用负光刻方式或正光刻方式蚀刻出沟槽。
4.根据权利要求2所述具有积累效应的场效应晶体管的生产方法，其特征是，上述步骤（2.2）中，沟槽底部生长的氧化层的厚度厚于沟槽侧壁和晶体上表面生长的氧化层的厚度。
5.采用权利要求1所述生产方法所获得的具有积累效应的场效应晶体管，包括场效应晶体管本体，其特征是，所述场效应晶体管本体主要由衬底层、n+层、外延层、硼离子区、氧化层、良导体、P-body区域、源区N+、P+区、金属塞、硼磷硅玻璃、金属薄膜和背金金属层组成；其中n+层位于衬底层的上方，外延层位于n+层的上方；外延层内开设有从外延层上部垂直延伸到外延层下部的沟槽，硼离子区设置在沟槽的底部外侧，氧化层附着在沟槽内侧的侧壁和底部上，良导体填充在附有氧化层的沟槽内；P-body区域置于外延层上方、沟槽的外侧；源区N+置于P-body区域的上方、沟槽的外侧；源区N+内开设有从源区N+上部垂直延伸到源区N+下部的接触孔，P+区设置在接触孔的底部外侧，在接触孔内填充金属塞；硼磷硅玻璃覆盖在源区N+和良导体的正上方；金属薄膜覆盖在金属塞和硼磷硅玻璃的正上方；背面金属层覆于衬底层的底部；良导体形成场效应晶体管本体的栅极，金属薄膜形成场效应晶体管本体的源极，背面金属层形成场效应晶体管本体的漏极。
6.根据权利要求5所述具有积累效应的场效应晶体管，其特征是，沟槽底部生长的氧化层的厚度厚于沟槽侧壁生长的氧化层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127294.4A CN104952731A (zh) | 2014-03-31 | 2014-03-31 | 具有积累效应的场效应晶体管及其生产方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410127294.4A CN104952731A (zh) | 2014-03-31 | 2014-03-31 | 具有积累效应的场效应晶体管及其生产方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104952731A true CN104952731A (zh) | 2015-09-30 |
Family
ID=54167302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410127294.4A Pending CN104952731A (zh) | 2014-03-31 | 2014-03-31 | 具有积累效应的场效应晶体管及其生产方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104952731A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490283A (zh) * | 2019-09-11 | 2021-03-12 | 珠海格力电器股份有限公司 | 一种绝缘栅结构及其制造方法以及功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929481A (en) * | 1996-07-19 | 1999-07-27 | Siliconix Incorporated | High density trench DMOS transistor with trench bottom implant |
| CN1864270A (zh) * | 2003-10-08 | 2006-11-15 | 丰田自动车株式会社 | 绝缘栅型半导体器件及其制造方法 |
| CN102184960A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 功率金属氧化物半导体场效应管及其形成方法 |
| CN103515245A (zh) * | 2013-09-30 | 2014-01-15 | 桂林斯壮微电子有限责任公司 | 基于高能离子注入方式的通道分压场效应管及生产方法 |
-
2014
- 2014-03-31 CN CN201410127294.4A patent/CN104952731A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929481A (en) * | 1996-07-19 | 1999-07-27 | Siliconix Incorporated | High density trench DMOS transistor with trench bottom implant |
| CN1864270A (zh) * | 2003-10-08 | 2006-11-15 | 丰田自动车株式会社 | 绝缘栅型半导体器件及其制造方法 |
| CN102184960A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 功率金属氧化物半导体场效应管及其形成方法 |
| CN103515245A (zh) * | 2013-09-30 | 2014-01-15 | 桂林斯壮微电子有限责任公司 | 基于高能离子注入方式的通道分压场效应管及生产方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490283A (zh) * | 2019-09-11 | 2021-03-12 | 珠海格力电器股份有限公司 | 一种绝缘栅结构及其制造方法以及功率器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8841721B2 (en) | Stepped trench MOSFET and method of fabricating the same | |
| US7750412B2 (en) | Rectifier with PN clamp regions under trenches | |
| US8643092B2 (en) | Shielded trench MOSFET with multiple trenched floating gates as termination | |
| US20100264488A1 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| TW201334188A (zh) | 溝槽底部氧化物屏蔽以及三維p-本體接觸區的奈米金氧半導體場效電晶體及其製造方法 | |
| CN105702739A (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| US8846469B2 (en) | Fabrication method of trenched power semiconductor device with source trench | |
| US8030702B2 (en) | Trenched MOSFET with guard ring and channel stop | |
| US10249721B2 (en) | Semiconductor device including a gate trench and a source trench | |
| US20110254071A1 (en) | Shielded trench mosfet with multiple trenched floating gates as termination | |
| US20230107611A1 (en) | Charge-balance power device, and process for manufacturing the charge-balance power device | |
| TW201705300A (zh) | 溝槽式功率電晶體結構及其製造方法 | |
| CN106129105A (zh) | 沟槽栅功率mosfet及制造方法 | |
| US20080042222A1 (en) | Trench mosfet with copper metal connections | |
| US7872306B2 (en) | Structure of trench MOSFET and method for manufacturing the same | |
| CN102403353B (zh) | 一种沟槽金属氧化物半导体场效应管及其制造方法 | |
| CN103515245B (zh) | 基于高能离子注入方式的通道分压场效应管及生产方法 | |
| CN105957885A (zh) | 一种具有低导通电阻特性的槽栅mosfet器件 | |
| CN101488521A (zh) | 沟槽式金氧半晶体管结构及其制程 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN104952731A (zh) | 具有积累效应的场效应晶体管及其生产方法 | |
| JP6022777B2 (ja) | 半導体装置の製造方法 | |
| CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
| CN115241283A (zh) | 集成的平面-沟道栅极功率mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150930 |
|
| WD01 | Invention patent application deemed withdrawn after publication |