CN104347420A - Ldmos器件及其形成方法 - Google Patents

Ldmos器件及其形成方法 Download PDF

Info

Publication number
CN104347420A
CN104347420A CN201310341827.4A CN201310341827A CN104347420A CN 104347420 A CN104347420 A CN 104347420A CN 201310341827 A CN201310341827 A CN 201310341827A CN 104347420 A CN104347420 A CN 104347420A
Authority
CN
China
Prior art keywords
type
area
ring
epitaxial loayer
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310341827.4A
Other languages
English (en)
Other versions
CN104347420B (zh
Inventor
王刚宁
戴执中
杨广立
贺吉伟
蒲贤勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310341827.4A priority Critical patent/CN104347420B/zh
Priority to US14/247,496 priority patent/US9112025B2/en
Publication of CN104347420A publication Critical patent/CN104347420A/zh
Application granted granted Critical
Publication of CN104347420B publication Critical patent/CN104347420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种LDMOS器件及其形成方法，其中所述LDMOS器件，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第二区域中的环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；位于环形沟槽的两侧侧壁表面的隔离层；位于隔离层之间的环形沟槽内的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于P型外延层的第一区域中的LDMOS晶体管。本发明的LDMOS器件隔离效果好，器件尺寸较小。

Description

LDMOS器件及其形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种LDMOS器件及其形成方法。
背景技术
功率场效应管主要包括垂直双扩散场效应管VDMOS（VerticalDouble-Diffused MOSFET）和横向双扩散场效应管LDMOS（LateralDouble-Diffused MOSFET）两种类型。其中，相较于垂直双扩散场效应管VDMOS，横向双扩散场效应管LDMOS具有诸多优点，例如，后者具有更好的热稳定性和频率稳定性、更高的增益和耐久性、更低的反馈电容和热阻，以及恒定的输入阻抗和更简单的偏流电路。
现有技术中，一种常规的N型LDMOS晶体管结构如图1所示，包括：半导体衬底（图中未示出），位于半导体衬底中的P阱100；位于P阱100内的N型漂移区101；位于N型漂移区101中的浅沟槽隔离结构104，所述浅沟槽隔离结构104用于增长LDMOS晶体管导通的路径，以增大LDMOS晶体管的击穿电压；位于半导体衬底上的栅极105，所述栅极横跨所述P阱和N型漂移区101，并部分位于浅沟槽隔离结构104上；位于栅极105一侧的P阱内的源区102，和位于栅极105的另一侧的N型漂移区内的漏区103，源区102和漏区103的掺杂类型为N型。
但是现有的LDMOS晶体管与其他器件的隔离性能较差、并且LDMOS晶体管与半导体衬底之间的隔离性能也较差。
发明内容
本发明解决的问题是提高LDMOS晶体管与衬底以及其他器件的隔离性能。
为解决上述问题，本发明提供一种LDMOS器件的形成方法，包括：提供P型衬底，所述P型衬底中形成有N型掩埋隔离区；在所述P型衬底上形成P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；在所述P型外延层的第二区域中形成环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；在所述环形沟槽的两侧侧壁表面形成隔离层；在隔离层之间的环形沟槽内形成环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；在P型外延层的第一区域中形成LDMOS晶体管。
可选的，所述隔离层厚度为500～3000埃。
可选的，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
可选的，所述环形导电插塞的材料为掺杂的多晶硅。
可选的，所述多晶硅中掺杂离子的类型为N型，掺杂离子的浓度为1E19～5E20atom/cm3。
可选的，所述环形沟槽的深度为3.5～5.5微米，环形沟槽的宽度为0.6～1.2微米。
可选的，所述环形沟槽部分位于N型掩埋隔离区中。
可选的，位于N型掩埋隔离区中的部分环形沟槽的深度为0.5～1微米。
可选的，所述N型掩埋隔离区的形成工艺为离子注入，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～2E21atom/cm3。
可选的，所述P型外延层的第二区域还形成环形浅沟槽隔离结构，所述环形沟槽上部分位于环形浅沟槽隔离结构中，并贯穿环形浅沟槽隔离结构。
可选的，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、浅沟槽隔离结构、P型外延层和浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区。
本发明还提供了一种LDMOS器件，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第二区域中的环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；位于环形沟槽的两侧侧壁表面的隔离层；位于隔离层之间的环形沟槽内的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于P型外延层的第一区域中的LDMOS晶体管。
可选的，所述隔离层厚度为500～3000埃，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
可选的，所述环形导电插塞的材料为掺杂的多晶硅，所述多晶硅中掺杂离子的类型为N型、掺杂离子的浓度为1E19～5E20atom/cm3。
可选的，所述环形沟槽的深度为3.5～5.5微米，环形沟槽的宽度为0.6～1.2微米。
可选的，所述环形沟槽部分位于N型掩埋隔离区中。
可选的，位于N型掩埋隔离区中的部分环形沟槽的深度为0.5～1微米。
可选的，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～1E22atom/cm3。
可选的，所述P型外延层的第二区域还具有环形浅沟槽隔离结构，所述环形沟槽上部分位于环形浅沟槽隔离结构中，并贯穿环形浅沟槽隔离结构。
可选的，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、浅沟槽隔离结构、P型外延层和浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的LDMOS器件，具有隔离层和环形导电插塞、N型掩埋隔离区构成的隔离结构，隔离层实现第一区域中形成的LDMOS晶体管与第一区域外的半导体器件的横向隔离，环形导电插塞与N型掩埋隔离区相接触，通过环形导电插塞向N型掩埋隔离区施加正电压，使得N型掩埋隔离区和P型衬底之间的PN结反偏，实现LDMOS晶体管与P型衬底之间的纵向隔离，通过横向隔离和纵向隔离提高了隔离效果，另外横向隔离采用隔离层隔离，相比于现有的PN结隔离，隔离层隔离占据的体积很小，提高了器件的集成度。
进一步，所述隔离层厚度为500～3000埃，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种，以使所述隔离层在占据的体积较小同时，在LDMOS晶体管工作在高电压下的隔离效果较佳。
进一步，所述环形导电插塞204的掺杂多晶硅，多晶硅中N型杂质离子的浓度1E19～5E20atom/cm3，一方面，采用多晶硅材料能防止在前段工艺（器件制作工艺）产生金属离子污染，提高形成LDMOS晶体管和其他半导体器件的性能，另一方面，所述多晶硅中掺杂有高浓度的N型杂质离子，使得环形导电插塞的具有较低的电阻，并且使得环形导电插塞吸收载流子的效率提高，有效防止串扰噪声。
本发明的LDMOS器件的形成方法，工艺简单，并且形成的LDMOS器件具有较好的隔离性能。
附图说明
图1为现有技术LDMOS晶体管的剖面结构示意图；
图2～图9为本发明实施例LDMOS器件的形成过程的剖面结构示意图。
具体实施方式
LDMOS晶体管为功率器件，因此LDMOS晶体管工作时会施加极高的电压，因此为了保证半导体衬底上形成的其他低压器件的正常工作，通常需要将LDMOS晶体管跟半导体衬底上的其他器件进行隔离。请参考图1，现有的隔离方式通常是在P阱100中形成N型隔离环106，N型隔离环106通过离子注入形成，N型隔离环106上施加正电压，使得N型隔离环106与P阱100之间发生反偏，从而使得LDMOS晶体管与周围的器件隔开，防止高电压下产生的大电流横向扩散对周边器件的产生影响。
为了保证N型隔离环106的隔离效果，N型隔离环106需要较深的深度和较高的掺杂浓度，但是上述N型隔离环106通过离子注入形成，当N型隔离环106的深度较深时，离子注入的方法难以保证较深的N型隔离环106中较高的浓度，这就需要增大N型隔离环106的横向宽度以保持其隔离性，这样的话会使得N型隔离环106占据的体积增大，不利于器件集成度的提高。
另外，N型隔离环106对横向的隔离效果明显，但是其对纵向的隔离的效果非常有限。
为此，本发明提供了一种LDMOS器件及其形成方法，该LDMOS器件采用环形导电插塞和隔离层、N型掩埋隔离区构成的隔离结构，实现LDMOS晶体管与衬底上的其他器件的横向隔离和纵向隔离，隔离效果好，并且采用环形导电插塞和隔离层的横向隔离方式占据的体积比较小。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2～图9为本发明实施例LDMOS器件的形成过程的剖面结构示意图。
首先，请参考图2，提供P型衬底200，所述P型衬底200中形成有N型掩埋隔离区217；在所述P型衬底200上形成P型外延层201，所述P型外延层201包括第一区域21和第二区域22，第一区域21位于N型掩埋隔离区上方，第二区域22环绕所述第一区域21。
所述P型衬底200的材料为硅（Si）、锗（Ge）、或硅锗（GeSi）、碳化硅（SiC）或其他的半导体材料，本实施例中，所述N型衬底201的材料为硅。
P型衬底200中掺杂有P型的杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
所述P型衬底200中形成有N型掩埋隔离区217，所述N型掩埋隔离区217用于后续形成的LDMOS晶体管与P型衬底200之间的纵向隔离，LDMOS晶体管工作时，在N型掩埋隔离区217施加正电压时，N型掩埋隔离区217与P型衬底200衬底之间PN结反偏，实现N型掩埋隔离区217与P型衬底之间的隔离。
所述N型掩埋隔离区217通过对P型衬底200进行N型离子注入，所述N型离子为磷离子、砷离子、锑离子中的一种或几种。N型掩埋隔离区中N型杂质离子的浓度较大，使得N型掩埋隔离区217与P型衬底200之间易于PN结反偏，并且反偏时的结深较大，以提高纵向的隔离性能，所述N型掩埋隔离区217中的N型离子浓度为1E18atom/cm3～2E21atom/cm3，比如：1E19atom/cm3、2E19atom/cm3、1E20atom/cm3、9E20atom/cm3等。
所述P型衬底200上形成有P型外延层201，P型外延层201包括第一区域21和第二区域22，第二区域22环绕所述第一区域21，即第一区域21位于中间，第二区域22位于边缘，所述第一区域21位于N型掩膜隔离层217的正上方，第一区域21的面积小于或略小于N型掩膜隔离层217的面积，P型外延层201的第一区域21中后续形成LDMOS晶体管，第二区域22中后续形成环形的隔离结构（隔离层和环形导电插塞）。
所述P型外延层201通过外延工艺形成，在外延形成P型外延层时原位掺杂P型杂质离子，所述P型杂质离子为硼离子、镓离子、铟离子中的一种或几种。
P型外延层201的材料与P型衬底的材料相同或不相同，本实施例中，所述P型外延层201的材料为硅。
接着，请参考图3，在所述P型外延层201的第二区域22中形成环形沟槽202，环形沟槽202环绕P型外延层201的第一区域21，且所述环形沟槽202底部暴露出N型掩埋隔离区217表面。
形成环形沟槽202的过程为：首先在所述P型外延层201上形成掩膜层（图中未示出），所述掩膜层中具有暴露P型外延层201表面的环形开口，环形开口的宽度与位置与环形沟槽的位置和宽度相对应；沿环形开口刻蚀所述P型外延层201，在P型外延层201中形成环形沟槽202。
刻蚀所述P型外延层201采用干法刻蚀，比如：等离子体刻蚀工艺，采用含氯或含溴的气体或者两者的混合气体。
环形沟槽202的侧壁上后续形成有隔离层，用于第一区域21中形成的LDMOS晶体管与第一区域21外的P型外延层201中形成的其他半导体器件的横向电学隔离，环形沟槽202后续填充导电材料形成环形导电插塞，环形导电插塞的底部与N型掩埋隔离区217相连接，通过环形导电插塞向N型掩埋隔离区217施加正电压，使得N型掩埋隔离区217和P型衬底200之间的PN结反偏，实现LDMOS晶体管与P型衬底200之间的纵向隔离。
本实施例中，所述环形沟槽202部分位于N型掩埋隔离区217中，即在刻蚀P型外延层时，过刻蚀所述N型掩埋隔离区217，使得形成的环形沟槽202的深度增加，因此后续在环形沟槽202中形成环形导电插塞时，使得环形导电插塞能与N型掩埋隔离区217充分接触，防止在两者的接触面上产生接触不良等现象。
所述环形沟槽202位于N型掩埋隔离区217中的部分的深度为0.5～1微米，使形成环形沟槽202中形成的环形导电插塞能与N型掩埋隔离区217接触效果最佳。
所述环形沟槽202的深度为3.5～5.5微米，环形沟槽202的宽度为0.6～1.2微米，相比于现有的PN结作为横向隔离，后续在环形沟槽202中形成隔离层和环形导电插塞构成的横向隔离结构，其具有更小的器件尺寸，有利于提高器件的集成度。
接着，请参考图4，在所述环形沟槽202的两侧侧壁表面形成隔离层203。
在环形沟槽202侧两侧侧壁形成隔离层203，使得隔离层203也环绕P型外延层201的第一区域21，所述隔离层203将后续第一区域21中形成的LDMOS晶体管与第一区域21外的半导体器件的横向隔离。
所述隔离层203厚度为500～3000埃，所述隔离层203的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种，以使所述隔离层在占据的体积较小同时，在LDMOS晶体管工作在高电压下的隔离效果较佳。
所述隔离层203可以为单层或多层堆叠结构。
所述隔离层203的形成过程为：采用沉积工艺在所述环形沟槽202的侧壁和表面、以及P型外延层201的表面形成隔离材料层；采用无掩膜刻蚀工艺刻蚀所述隔离材料层，在所述环形沟槽202的两侧侧壁形成隔离层203。
接着，请参考图5，在隔离层203之间的环形沟槽202（参考图4）内形成环形导电插塞204，环形导电插塞204的底部与N型掩埋隔离区217相接触。
所述环形导电插塞204与N型掩埋隔离区217电连接，通过环形导电插塞204可以向N型掩埋隔离区217施加正电压，使得N型掩埋隔离区217与P型衬底200之间构成的PN结反偏，从而实现将后续第一区域21中形成LDMOS晶体管与P型衬底200之间的纵向隔离，防止LDMOS晶体管工作时的高电压和大电流通过P型衬底200对第一区域21外的半导体器件产生影响。
所述环形导电插塞204的多晶硅，采用多晶硅材料能防止在前段工艺（器件制作工艺）产生金属离子污染，提高形成LDMOS晶体管和其他半导体器件的性能。
所述多晶硅中掺杂有高浓度的N型杂质离子，使得环形导电插塞204的具有较低的电阻，并且使得环形导电插塞204吸收载流子的效率提高，有效防止串扰噪声。
所述N型杂质离子为磷离子、砷离子、锑离子中的一种或几种，多晶硅中N型杂质离子的浓度1E19～5E20atom/cm3。
所述环形导电插塞204的形成过程为：在所述P型外延层201上形成导电材料层（图中未示出），所述导电材料层填充满环形沟槽202，在形成导电材料层时，在导电材料层中原位掺杂N型杂质离子；平坦化所述导电材料层直至暴露出P型外延层201表面，在环形沟槽202中形成环形导电插塞204。
参考图6，在所述P型外延层201第一区域21内形成浅沟槽隔离结构206、第二浅沟槽隔离结构208，在P型外延层201的第二区域22内形成环形浅沟槽隔离结构207。
所述浅沟槽隔离结构206后续作为LDMOS晶体管的一部分，用于增加源区和漏区之间产生的源漏电路的路径长度。
所述第二浅沟槽隔离结构208用于后续第一区域21形成的体掺杂环与LDMOS晶体管的源区和漏区之间的隔离。
所述环形浅沟槽隔离结构207位于隔离层203的两侧，并环绕所述隔离层203，使得隔离层203和环形导电插塞204（或环形沟槽）的上部分从环形浅沟槽隔离结构207中穿过，从而使环形导电插塞204与P型外延层201的表面隔离，防止在环形导电插塞204施加高正电压时，环形导电插塞204表面向P型外延层201的表面漏电，造成P型外延层201电位的变化。
所述浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207的材料为SiO2、SiN、SiON、SiCN或SiC。浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207相互之间不接触。
具体的，浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207形成过程为：在所述P型外延层201第一区域21中形成第一沟槽、第二沟槽，在第二区域22中形成第三沟槽（图中未示出）；在P型外延层201表面形成隔离层，所述隔离层填充满第一沟槽、第二沟槽和第三沟槽；平坦化所述隔离层，以P型外延层201表面为停止层，在第一沟槽中形成浅沟槽隔离结构206，在第二沟槽中形成第二浅沟槽隔离结构208，在第三沟槽中形成环形浅沟槽隔离结构207。
本实施例中，所述浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207在环形沟槽202（参考图3）形成之后形成。
在本发明的其他实施例中，所述浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207在环形沟槽202形成之前形成，即在P型衬底200上形成P型外延层201后，在所述P型外延层201中形成浅沟槽隔离结构206、第二浅沟槽隔离结构208和环形浅沟槽隔离结构207，然后刻蚀环形浅沟槽隔离结构207和环形浅沟槽隔离结构207底部的P型外延层201，形成贯穿环形浅沟槽隔离结构207和P型外延层201的环形沟槽202。采用这种方式能防止环形沟槽202的侧壁形成的隔离层203的损伤。
还包括：对P型外延层的第一区域21进行N形离子注入，在第一区域21中形成N型漂移区209，N型漂移区209作为LDMOS晶体管的一部分。N型漂移区209包围所述浅沟槽隔离结构206（浅沟槽隔离结构206位于N型漂移区209中），第二浅沟槽隔离结构208的部分位于N型漂移区209中。
还包括：对第二浅沟槽隔离结构208和N型漂移区209之间的P型外延层进行P型离子注入，在P型外延层中形成P型体区218，所述P型体区218用于调节LDMOS晶体管的阈值电压。后续在P型体区218中形成LDMOS晶体管的源区。
上述进行N形离子注入和P型离子注入后，还需要进行退火，以激活掺杂离子。所述退火的时间为20～30秒，退火的温度大于1000摄氏度。
参考图7和图8，在所述P型外延层201的第一区域21上的栅极结构212，栅极结构212覆盖P型外延层201、浅沟槽隔离结构206、P型外延层201和浅沟槽隔离结构206之间的N型漂移区209；在栅极结构的一侧的P型外延层201（或P型体区218）内形成源区213；在栅极结构的另一侧的N型漂移区209内形成漏区214。
所述栅极结构212包括位于P型外延层201上的栅介质层211和位于栅介质层211上的栅电极210、以及位于栅介质层211和栅电极210两侧侧壁的侧墙。
所述栅介质层211的材料为氧化硅，栅电极210的材料为多晶硅。所述栅介质层211的材料也可以为高K介电材料，相应的所述栅电极210的材料为金属。
所述侧墙可以为单层或多层的堆叠结构。
所述源区213和漏区214通过离子注入工艺形成，离子注入的杂质的类型为N型。
本发明实施例中形成的LDMOS晶体管包括：位于P型外延层201的第一区域21内的N型漂移区209；位于N型漂移区209中的浅沟槽隔离结构206；位于P型外延层201的第一区域21上的栅极结构212，栅极结构覆盖P型外延层201、浅沟槽隔离结构206、P型外延层201和浅沟槽隔离结构206之间的N型漂移区209；位于栅极结构212的一侧的P型外延层201内的源区213；位于栅极结构212的另一侧的N型漂移区209内的漏区214。
最后，请参考图9，在所述P型外延层201的第一区域21内形成体掺杂环215，在P型外延层201的第二区域22形成隔离环216。
所述体掺杂环215和隔离环216形成工艺为离子注入，体掺杂环215和隔离环216的掺杂类型均为P型。
所述体掺杂环215位于环形浅沟槽隔离结构207和第二浅沟槽隔离结构208之间的P型外延层201内。
所述体掺杂环215连接零电位或负电位，使得P型外延层处于零电位或负电位，可以栅极结构212底部的对沟道区的电位进行调节。
上述方法形成的LDMOS器件，请参考图9，包括：
P型衬底200，所述P型衬底200中具有N型掩埋隔离区；
位于P型衬底上的P型外延层，所述P型外延层包括第一区域21和第二区域22，第一区域21位于N型掩埋隔离区上方，第二区域22环绕所述第一区域21；
位于P型外延层201的第二区域22中的环形沟槽，环形沟槽环绕P型外延层301的第一区域21，且所述环形沟槽底部暴露出N型掩埋隔离区217表面；
位于环形沟槽的两侧侧壁表面的隔离层203；
位于隔离层203之间的环形沟槽内的环形导电插塞207，环形导电插塞207的底部与N型掩埋隔离区217相接触；
位于P型外延层201的第一区域21中的LDMOS晶体管。
LDMOS晶体管包括：位于P型外延层201的第一区域21内的N型漂移区209；位于N型漂移区209中的浅沟槽隔离结构206；位于P型外延层201的第一区域21上的栅极结构212，栅极结构覆盖P型外延层201、浅沟槽隔离结构206、P型外延层201和浅沟槽隔离结构206之间的N型漂移区209；位于栅极结构212的一侧的P型外延层201内的源区213；位于栅极结构212的另一侧的N型漂移区209内的漏区214。
所述隔离层203厚度为500～3000埃，所述隔离层203的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
所述环形导电插塞204的材料为掺杂的多晶硅，所述多晶硅中掺杂离子的类型为N型、掺杂离子的浓度为1E19～5E20atom/cm3。
所述环形沟槽的深度为3.5～5.5微米，环形沟槽的宽度为0.6～1.2微米。
所述环形沟槽部分位于N型掩埋隔离区217中，所述环形沟槽位于N型掩埋隔离区217中的部分的深度为0.5～1微米。
N型掩埋隔离区217中N型杂质离子的浓度为1E18atom/cm3～1E22atom/cm3。
所述P型外延层的第二区域22还具有环形浅沟槽隔离结构207，所述环形沟槽上部分位于环形浅沟槽隔离结构207中，并贯穿环形浅沟槽隔离结构。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种LDMOS器件的形成方法，其特征在于，包括：
提供P型衬底，所述P型衬底中形成有N型掩埋隔离区；
在所述P型衬底上形成P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；
在所述P型外延层的第二区域中形成环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；
在所述环形沟槽的两侧侧壁表面形成隔离层；
在隔离层之间的环形沟槽内形成环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；
在P型外延层的第一区域中形成LDMOS晶体管。
2.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述隔离层厚度为500～3000埃。
3.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
4.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述环形导电插塞的材料为掺杂的多晶硅。
5.如权利要求4所述的LDMOS器件的形成方法，其特征在于，所述多晶硅中掺杂离子的类型为N型，掺杂离子的浓度为1E19～5E20atom/cm3。
6.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述环形沟槽的深度为3.5～5.5微米，环形沟槽的宽度为0.6～1.2微米。
7.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述环形沟槽部分位于N型掩埋隔离区中。
8.如权利要求7所述的LDMOS器件的形成方法，其特征在于，位于N型掩埋隔离区中的部分环形沟槽的深度为0.5～1微米。
9.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述N型掩埋隔离区的形成工艺为离子注入，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～2E21atom/cm3。
10.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述P型外延层的第二区域还形成环形浅沟槽隔离结构，所述环形沟槽上部分位于环形浅沟槽隔离结构中，并贯穿环形浅沟槽隔离结构。
11.如权利要求1所述的LDMOS器件的形成方法，其特征在于，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、浅沟槽隔离结构、P型外延层和浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区。
12.一种LDMOS器件，其特征在于，包括：
P型衬底，所述P型衬底中具有N型掩埋隔离区；
位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；
位于P型外延层的第二区域中的环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；
位于环形沟槽的两侧侧壁表面的隔离层；
位于隔离层之间的环形沟槽内的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；
位于P型外延层的第一区域中的LDMOS晶体管。
13.如权利要求12所述的LDMOS器件，其特征在于，所述隔离层厚度为500～3000埃，所述隔离层的材料为SiO2、SiN、SiON、SiCN、SiC中的一种或几种。
14.如权利要求12所述的LDMOS器件，其特征在于，所述环形导电插塞的材料为掺杂的多晶硅，所述多晶硅中掺杂离子的类型为N型、掺杂离子的浓度为1E19～5E20atom/cm3。
15.如权利要求12所述的LDMOS器件，其特征在于，所述环形沟槽的深度为3.5～5.5微米，环形沟槽的宽度为0.6～1.2微米。
16.如权利要求12所述的LDMOS器件，其特征在于，所述环形沟槽部分位于N型掩埋隔离区中。
17.如权利要求16所述的LDMOS器件，其特征在于，位于N型掩埋隔离区中的部分环形沟槽的深度为0.5～1微米。
18.如权利要求12所述的LDMOS器件，其特征在于，N型掩埋隔离区中N型杂质离子的浓度为1E18atom/cm3～1E22atom/cm3。
19.如权利要求12所述的LDMOS器件，其特征在于，所述P型外延层的第二区域还具有环形浅沟槽隔离结构，所述环形沟槽上部分位于环形浅沟槽隔离结构中，并贯穿环形浅沟槽隔离结构。
20.如权利要求12所述的LDMOS器件，其特征在于，所述LDMOS晶体管包括：位于P型外延层的第一区域内的N型漂移区；位于N型漂移区中的浅沟槽隔离结构；位于P型外延层的第一区域上的栅极结构，栅极结构覆盖P型外延层、浅沟槽隔离结构、P型外延层和浅沟槽隔离结构之间的N型漂移区；位于栅极结构的一侧的P型外延层内的源区；位于栅极结构的另一侧的N型漂移区内的漏区。
CN201310341827.4A 2013-08-07 2013-08-07 Ldmos器件及其形成方法 Active CN104347420B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310341827.4A CN104347420B (zh) 2013-08-07 2013-08-07 Ldmos器件及其形成方法
US14/247,496 US9112025B2 (en) 2013-08-07 2014-04-08 LDMOS device and fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310341827.4A CN104347420B (zh) 2013-08-07 2013-08-07 Ldmos器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104347420A true CN104347420A (zh) 2015-02-11
CN104347420B CN104347420B (zh) 2018-06-01

Family

ID=52447907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310341827.4A Active CN104347420B (zh) 2013-08-07 2013-08-07 Ldmos器件及其形成方法

Country Status (2)

Country Link
US (1) US9112025B2 (zh)
CN (1) CN104347420B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件
CN106252389A (zh) * 2016-09-05 2016-12-21 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件
WO2018121440A1 (zh) * 2016-12-30 2018-07-05 无锡华润上华科技有限公司 横向扩散金属氧化物半导体场效应管
CN108389890A (zh) * 2018-01-12 2018-08-10 矽力杰半导体技术(杭州)有限公司 场效应晶体管及其制造方法
CN109216276A (zh) * 2018-09-17 2019-01-15 深圳市心版图科技有限公司 一种mos管及其制造方法
CN111354677A (zh) * 2020-03-09 2020-06-30 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN113257889A (zh) * 2020-04-16 2021-08-13 成都芯源系统有限公司 Ldmos器件和形成ldmos器件的方法
CN116259613A (zh) * 2022-12-27 2023-06-13 荣湃半导体（上海）有限公司 一种电容隔离器、半导体器件

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9224858B1 (en) * 2014-07-29 2015-12-29 Globalfoundries Inc. Lateral double-diffused metal oxide semiconductor field effect transistor (LDMOSFET) with a below source isolation region and a method of forming the LDMOSFET
CN105575812B (zh) * 2014-10-16 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105845729B (zh) 2015-01-15 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9876071B2 (en) * 2015-02-28 2018-01-23 Texas Instruments Incorporated Structures to avoid floating RESURF layer in high voltage lateral devices
CN107437563B (zh) * 2016-05-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法、以及esd器件及其形成方法
US10262997B2 (en) * 2017-09-14 2019-04-16 Vanguard International Semiconductor Corporation High-voltage LDMOSFET devices having polysilicon trench-type guard rings
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode
US11562923B2 (en) * 2020-05-05 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor arrangement including a first electrical insulator layer and a second electrical insulator layer and method of making
KR20220022583A (ko) * 2020-08-19 2022-02-28 삼성전자주식회사 반도체 장치, 이를 포함하는 비휘발성 메모리 장치, 이를 포함하는 전자 시스템 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
US20050082610A1 (en) * 2003-10-17 2005-04-21 Shibib Muhammed A. Metal-oxide-semiconductor device having improved performance and reliability
CN101383375A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 半导体器件和此半导体器件的制作方法
CN101969072A (zh) * 2010-08-27 2011-02-09 东南大学 降压用耗尽型n型横向双扩散金属氧化物半导体管
CN102088022A (zh) * 2009-12-03 2011-06-08 上海华虹Nec电子有限公司 Ldmos及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ
US7868422B2 (en) * 2005-11-16 2011-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. MOS device with a high voltage isolation structure
KR100808950B1 (ko) * 2007-01-30 2008-03-04 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
FR2969821A1 (fr) * 2010-12-23 2012-06-29 St Microelectronics Sa Dispositif d'imagerie matriciel a photosites a commandes monocoup de transfert de charges
JP5898473B2 (ja) * 2011-11-28 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286995A (en) * 1992-07-14 1994-02-15 Texas Instruments Incorporated Isolated resurf LDMOS devices for multiple outputs on one die
US20050082610A1 (en) * 2003-10-17 2005-04-21 Shibib Muhammed A. Metal-oxide-semiconductor device having improved performance and reliability
CN101383375A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 半导体器件和此半导体器件的制作方法
CN102088022A (zh) * 2009-12-03 2011-06-08 上海华虹Nec电子有限公司 Ldmos及其制造方法
CN101969072A (zh) * 2010-08-27 2011-02-09 东南大学 降压用耗尽型n型横向双扩散金属氧化物半导体管

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105070760B (zh) * 2015-09-06 2017-12-19 电子科技大学 一种功率mos器件
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件
CN106252389A (zh) * 2016-09-05 2016-12-21 飞昂通讯科技南通有限公司 用于光收发器件抗干扰的半导体器件
CN106252389B (zh) * 2016-09-05 2023-03-21 飞昂创新科技南通有限公司 用于光收发器件抗干扰的半导体器件
WO2018121440A1 (zh) * 2016-12-30 2018-07-05 无锡华润上华科技有限公司 横向扩散金属氧化物半导体场效应管
CN108269841A (zh) * 2016-12-30 2018-07-10 无锡华润上华科技有限公司 横向扩散金属氧化物半导体场效应管
CN108389890B (zh) * 2018-01-12 2022-01-07 矽力杰半导体技术(杭州)有限公司 场效应晶体管及其制造方法
CN108389890A (zh) * 2018-01-12 2018-08-10 矽力杰半导体技术(杭州)有限公司 场效应晶体管及其制造方法
CN109216276A (zh) * 2018-09-17 2019-01-15 深圳市心版图科技有限公司 一种mos管及其制造方法
CN109216276B (zh) * 2018-09-17 2020-10-23 上海芯龙半导体技术股份有限公司 一种mos管及其制造方法
CN111354677A (zh) * 2020-03-09 2020-06-30 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN111354677B (zh) * 2020-03-09 2023-10-20 上海华虹宏力半导体制造有限公司 深沟槽隔离结构的制备方法及半导体器件
CN113257889A (zh) * 2020-04-16 2021-08-13 成都芯源系统有限公司 Ldmos器件和形成ldmos器件的方法
CN116259613A (zh) * 2022-12-27 2023-06-13 荣湃半导体（上海）有限公司 一种电容隔离器、半导体器件
WO2024138830A1 (zh) * 2022-12-27 2024-07-04 荣湃半导体（上海）有限公司 一种电容隔离器、半导体器件

Also Published As

Publication number Publication date
US20150041893A1 (en) 2015-02-12
US9112025B2 (en) 2015-08-18
CN104347420B (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN104347420A (zh) Ldmos器件及其形成方法
US9543190B2 (en) Method of fabricating semiconductor device having a trench structure penetrating a buried layer
US9159791B2 (en) Semiconductor device comprising a conductive region
CN103855221A (zh) 半导体器件和制造半导体器件的方法
CN104465379A (zh) 半导体器件及形成方法
CN107634056B (zh) 半导体装置及其形成方法
CN109216470B (zh) 半导体结构及其形成方法
CN106033777A (zh) Ldmos器件及其形成方法
CN109326639B (zh) 具有体内场板的分离栅vdmos器件及其制造方法
CN104282563A (zh) Ldmos器件及其形成方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
US20190006489A1 (en) Manufacturing method of a trench power semiconductor device
US20130043528A1 (en) Power transistor device and fabricating method thereof
CN105514166A (zh) Nldmos器件及其制造方法
CN104425344B (zh) 半导体结构及其形成方法
CN102723278A (zh) 半导体结构形成方法
US20200373385A1 (en) Semiconductor device including barrier layer between active region and semiconductor layer and method of forming the same
CN111509044A (zh) 半导体结构及其形成方法
WO2021232802A1 (zh) Igbt器件及其制备方法
CN103839998B (zh) Ldmos器件及其制造方法
US9780171B2 (en) Fabricating method of lateral-diffused metal oxide semiconductor device
CN221150023U (zh) 一种功率半导体器件
CN110444591B (zh) 具有低比导通电阻的槽型器件及其制造方法
CN110416302B (zh) 一种半导体器件及其制造方法
CN104701365B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant