CN106531649B - 一种提高晶圆键合程度的方法 - Google Patents

一种提高晶圆键合程度的方法 Download PDF

Info

Publication number
CN106531649B
CN106531649B CN201611178622.9A CN201611178622A CN106531649B CN 106531649 B CN106531649 B CN 106531649B CN 201611178622 A CN201611178622 A CN 201611178622A CN 106531649 B CN106531649 B CN 106531649B
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
wafer bonding
layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611178622.9A
Other languages
English (en)
Other versions
CN106531649A (zh
Inventor
王喜龙
胡胜
邹文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201611178622.9A priority Critical patent/CN106531649B/zh
Publication of CN106531649A publication Critical patent/CN106531649A/zh
Application granted granted Critical
Publication of CN106531649B publication Critical patent/CN106531649B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及半导体领域，尤其涉及一种提高晶圆键合程度的方法，包括：退火处理所述氮化硅薄膜，形成一金属层，覆盖所述氮化硅薄膜表面，图形化所述金属层，以于所述所述氮化硅薄膜表面形成金属栅格，并于图形化所述金属层时，去除位于所述金属层被去除部分下方的所述氮化硅薄膜，以于所述金属栅格之间暴露所述氧化物层。本发明方法通过形成一氮化硅薄膜，在氮化硅薄膜经过退火处理之后，使得氮化硅薄膜中的氢离子能够充分的与硅衬底界面硅原子的悬挂键键合，减少硅衬底中悬挂键个数，提高晶圆键合程度，去除传统工艺中于金属栅格形成之前刻蚀氮化硅薄膜过程，于金属栅格制程中去除金属层被去除部分下方的氮化硅薄膜，达到简化工艺的目的。

Description

一种提高晶圆键合程度的方法
技术领域
本发明涉及半导体领域，尤其涉及一种应用于图像传感器器件制备工艺的提高晶圆键合程度的方法。
背景技术
晶圆制造过程中，由于硅原子缺失以及界面硅原子未成键电子的存在，在硅界面形成具有活性的悬挂键。提高晶圆内界间悬挂键的建和程度有利于提高器件性能。由于硅界面间悬挂键程度较低，与硅界面间悬挂键形成键合的院子来源较少，且缺乏键合动力，对器件性能造成不利影响。现有技术中通过沉积SiN层、对SiN层进行退火，以及刻蚀去除退火后的SiN层的方式提高硅界面间悬挂键的键合实现器件性能的提升，但工艺复杂。
发明内容
鉴于上述技术问题，本发明旨在提出一种工艺简单，且能够增强硅界面间悬挂键的键合动力的方法。
本发明解决上述技术问题的主要技术方案为：
一种提高晶圆键合程度的方法，应用于图像传感器器件的制备工艺，其中，包括：
步骤S1、提供一硅衬底，于所述硅衬底上形成一介质层，所述介质层覆盖所述衬底表面；
步骤S2、形成一氧化物层，覆盖所述介质层表面；
步骤S3、形成一氮化硅薄膜，覆盖所述氧化物层表面；
步骤S4、退火处理所述氮化硅薄膜；
步骤S5、形成一金属层，覆盖所述氮化硅薄膜表面；
步骤S6、图形化所述金属层，以于所述所述氮化硅薄膜表面形成金属栅格，并于图形化所述金属层时，去除位于所述金属层被去除部分下方的所述氮化硅薄膜，以于所述金属栅格之间暴露所述氧化物层。
优选的，所述步骤S1中，通过沉积工艺形成所述介质层。
优选的，所述步骤S2中，通过沉积工艺形成所述氧化物层。
优选的，所述步骤S4中，通过低压化学气相沉积工艺或者等离子体增强化学气相沉积工艺形成所述氮化硅薄膜。
优选的，所述步骤S6中包括以下步骤：
步骤S61、于所述金属层表面形成一光阻层；
步骤S62、图形化所述光阻层；
步骤S63、通过经图形化的所述光阻层，图形化所述金属层，以于所述氮化硅薄膜表面形成金属栅格，并同时去除位于所述金属层被去除部分下方的所述氮化硅薄膜。
优选的，所述步骤S62中，通过光罩对所述光阻层进行曝光显影以图形化所述光阻层。
优选的，所述步骤S63中通过过刻蚀图形化所述金属层，并同时去除位于所述金属层被去除部分下方的所述氮化硅薄膜。
优选的，所述步骤S63中，所述过刻蚀终止于所述氧化物层。
优选的，所述介质层为高介电值材料。
优选的，所述氮化硅薄膜厚300A。
上述技术方案具有如下优点或有益效果：
本发明提出一种提高晶圆键合程度的方法，通过形成一氮化硅薄膜，氮化硅薄膜内含有大量的氢离子，在氮化硅薄膜经过退火处理之后，氮化硅薄膜内的氢离子穿过氧化物层和介质层至硅衬底内，由于氮化硅薄膜很薄，氮化硅薄膜中的氢离子能够充分的与硅衬底界面硅原子的悬挂键键合，减少硅衬底中悬挂键个数，提高晶圆键合程度；去除传统工艺中于金属栅格形成之前刻蚀氮化硅薄膜过程，于金属栅格制程中去除金属层被去除部分下方的氮化硅薄膜，达到简化工艺的目的。
附图说明
参考所附附图，以更加充分地描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为一个优选的实施例中提高晶圆键合程度的方法流程图；
图2为一个优选的实施例中提高晶圆键合程度的方法步骤6的流程图；
图3-5为一个优选的实施例中提高晶圆键合程度的方法步骤对应的结构示意图；
图6为一个优选的实施例中氢离子与硅衬底界面悬挂键键合结构示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。当然除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提出一种提高晶圆键合程度的方法，简化工艺，增加硅衬底中悬挂键的键合程度。
下面结合附图和具体实施例对本发明作进一步说明，显然，所描述的实例仅仅是本发明一部分实例，而不是全部的实例。基于本发明汇总的实例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有实例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实例及实例中的特征可以相互自由组合。
图1为一个优选的实施例中提高晶圆键合程度的方法流程图，图3-5为一个优选的实施例中提高晶圆键合程度的方法步骤对应的结构示意图，如图所示，一种提高晶圆键合程度的方法，其中，包括：
步骤S1、提供一硅衬底1，于硅衬底1上形成一介质层2，介质层2覆盖衬底表面；
步骤S2、形成一氧化物层3，覆盖介质层2表面，如图3所示；
步骤S3、形成一氮化硅薄膜4，覆盖氧化物层3表面，如图4所示；
步骤S4、退火处理氮化硅薄膜4；
步骤S5、形成一金属层5，覆盖氮化硅薄膜4表面；
步骤S6、图形化金属层5，以于氮化硅薄膜4表面形成金属栅格，并于图形化金属层5时，去除位于金属层5被去除部分下方的氮化硅薄膜4，以于金属栅格之间暴露氧化物层3，如图5所示。
上述技术方案，氮化硅薄膜4是一很薄的膜层，形成氮化硅薄膜4过程中，氮化硅薄膜4内含有大量的氢离子，在氮化硅薄膜4经过退火处理之后，氮化硅薄膜4内的氢离子穿过氧化物层和介质层至硅衬底1内，由于氮化硅薄膜4很薄，氮化硅薄膜4中的氢离子能够充分的与硅衬底1界面硅原子的悬挂键键合，减少硅衬底1中悬挂键个数，提高晶圆键合程度；去除传统工艺中于金属栅格形成之前刻蚀氮化硅薄膜4过程，于金属栅格制程中去除金属层被去除部分下方的氮化硅薄膜，达到简化工艺的目的。
在一个优选的实施例中，步骤S1中，通过沉积工艺形成介质层2。
在一个优选的实施例中，步骤S2中，通过沉积工艺形成氧化物层3。
在一个优选的实施例中，步骤S4中，通过低压化学气相沉积工艺或者等离子体增强化学气相沉积工艺形成氮化硅薄膜4。
上述技术方案，氮化硅薄膜4中含有大量的氢离子10，氢离子10能够在退火工艺的促进作用下与硅衬底1界面悬挂键8进行键合，如图6所示，一部分硅衬底1界面的硅原子7的悬挂键8与氧化物层3的氧离子9键合，一部分硅衬底1界面的硅原子7的悬挂键8与氮化硅薄膜4的氢离子10键合，大大的提高晶圆键合程度。
图2为一个优选的实施例中提高晶圆键合程度的方法步骤6的流程图，如图所示，步骤S6中包括以下步骤：
步骤S61、于金属层5表面形成一光阻层6；
步骤S62、图形化光阻层6；
步骤S63、通过经图形化的所述光阻层6，图形化所述金属层5，以于所述氮化硅薄膜4表面形成金属栅格，并同时去除位于所述金属层5被去除部分下方的所述氮化硅薄膜4。
在一个优选的实施例中，步骤S62中，通过光罩对光阻层6进行曝光显影以图形化光阻层6。
在一个优选的实施例中，步骤S63中通过过刻蚀图形化金属层5，并同时去除位于金属层5被去除部分下方的氮化硅薄膜4。
在一个优选的实施例中，步骤S63中，过刻蚀终止于氧化物层3。
在一个优选的实施例中，介质层2为高介电值材料，高介电材料多为离子金属氧化物。
在一个优选的实施例中，氮化硅薄膜4厚300A。
上述技术方案中，氮化硅薄膜4的厚度可以根据实际需求进行设置，并不局限于上述厚度。
综上所述，本发明提出一种提高晶圆键合程度的方法，通过形成一氮化硅薄膜，氮化硅薄膜内含有大量的氢离子，在氮化硅薄膜经过退火处理之后，氮化硅薄膜内的氢离子穿过氧化物层和介质层至硅衬底内，由于氮化硅薄膜很薄，氮化硅薄膜中的氢离子能够充分的与硅衬底界面硅原子的悬挂键键合，减少硅衬底中悬挂键个数，提高晶圆键合程度，去除传统工艺中于金属栅格形成之前刻蚀氮化硅薄膜过程，于金属栅格制程中去除金属层被去除部分下方的氮化硅薄膜，达到简化工艺的目的。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单的修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种提高晶圆键合程度的方法，应用于图像传感器器件的制备工艺，其特征在于，包括：
步骤S1、提供一硅衬底，于所述硅衬底上形成一介质层，所述介质层覆盖所述衬底表面；
步骤S2、形成一氧化物层，覆盖所述介质层表面；
步骤S3、形成一氮化硅薄膜，覆盖所述氧化物层表面；
步骤S4、退火处理所述氮化硅薄膜；
步骤S5、形成一金属层，覆盖所述氮化硅薄膜表面；
步骤S6、图形化所述金属层，以于所述所述氮化硅薄膜表面形成金属栅格，并于图形化所述金属层时，去除位于所述金属层被去除部分下方的所述氮化硅薄膜，以于所述金属栅格之间暴露所述氧化物层。
2.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述步骤S1中，通过沉积工艺形成所述介质层。
3.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述步骤S2中，通过沉积工艺形成所述氧化物层。
4.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述步骤S4中，通过低压化学气相沉积工艺或者等离子体增强化学气相沉积工艺形成所述氮化硅薄膜。
5.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述步骤S6中包括以下步骤：
步骤S61、于所述金属层表面形成一光阻层；
步骤S62、图形化所述光阻层；
步骤S63、通过经图形化的所述光阻层，图形化所述金属层，以于所述氮化硅薄膜表面形成金属栅格，并同时去除位于所述金属层被去除部分下方的所述氮化硅薄膜。
6.如权利要求5所述提高晶圆键合程度的方法，其特征在于，所述步骤S62中，通过光罩对所述光阻层进行曝光显影以图形化所述光阻层。
7.如权利要求5所述提高晶圆键合程度的方法，其特征在于，所述步骤S63中通过过刻蚀图形化所述金属层，并同时去除位于所述金属层被去除部分下方的所述氮化硅薄膜。
8.如权利要求7所述提高晶圆键合程度的方法，其特征在于，所述步骤S63中，所述过刻蚀终止于所述氧化物层。
9.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述介质层为高介电值材料。
10.如权利要求1所述提高晶圆键合程度的方法，其特征在于，所述氮化硅薄膜厚300A。
CN201611178622.9A 2016-12-19 2016-12-19 一种提高晶圆键合程度的方法 Active CN106531649B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611178622.9A CN106531649B (zh) 2016-12-19 2016-12-19 一种提高晶圆键合程度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611178622.9A CN106531649B (zh) 2016-12-19 2016-12-19 一种提高晶圆键合程度的方法

Publications (2)

Publication Number Publication Date
CN106531649A CN106531649A (zh) 2017-03-22
CN106531649B true CN106531649B (zh) 2019-05-03

Family

ID=58339605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611178622.9A Active CN106531649B (zh) 2016-12-19 2016-12-19 一种提高晶圆键合程度的方法

Country Status (1)

Country Link
CN (1) CN106531649B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799093B (zh) * 2023-02-10 2023-05-09 湖北江城芯片中试服务有限公司 一种半导体结构及其制备方法、图像传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282549A (zh) * 2013-07-03 2015-01-14 无锡华润上华半导体有限公司 一种背面结构的保护方法
CN104810280A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 半导体器件的制造方法
CN104925748A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282549A (zh) * 2013-07-03 2015-01-14 无锡华润上华半导体有限公司 一种背面结构的保护方法
CN104810280A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 半导体器件的制造方法
CN104925748A (zh) * 2014-03-19 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
CN105336712A (zh) * 2014-07-24 2016-02-17 北大方正集团有限公司 一种半导体芯片及其制作方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构

Also Published As

Publication number Publication date
CN106531649A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
TWI609423B (zh) Etching method for controlling shallow trench depth micro-loading effect
CN106531649B (zh) 一种提高晶圆键合程度的方法
CN101577250B (zh) 在sonos产品中制备ono结构的方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN107195549A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2016127618A1 (zh) 阵列基板制造方法、阵列基板和显示装置
KR100948294B1 (ko) 반도체 소자의 제조방법
CN102543716B (zh) 金属硅化物阻挡层的形成方法
CN111063739A (zh) 基于SiO2电流阻挡层的氮化铝CAVET器件及制作方法
CN104658967B (zh) 一种半导体器件及其制造方法
CN109273472A (zh) Bsi图像传感器及其形成方法
CN105336628A (zh) 一种晶圆表面键合工艺及一种半导体器件结构
CN102916043B (zh) Mos-hemt器件及其制作方法
CN106158676A (zh) 一种晶圆表面的键合工艺及半导体器件结构
CN107910255A (zh) 一种提高晶圆界面悬挂键键合的方法
CN208706576U (zh) 电子器件制造过程中的掩膜层结构
CN109300781B (zh) Ono膜层的制造方法
CN103887160B (zh) 控制栅极刻蚀方法
CN104112778B (zh) 一种薄膜晶体管及其制造方法、显示装置
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN105742227B (zh) 改善介质层中通孔和沟槽形貌的方法
CN108400091B (zh) Sonos存储器的ono栅极结构的制造方法
CN108666209B (zh) 一种半导体衬底的制作方法
CN101859725A (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
KR100889550B1 (ko) 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant