CN104282549A - 一种背面结构的保护方法 - Google Patents

一种背面结构的保护方法 Download PDF

Info

Publication number
CN104282549A
CN104282549A CN201310278678.1A CN201310278678A CN104282549A CN 104282549 A CN104282549 A CN 104282549A CN 201310278678 A CN201310278678 A CN 201310278678A CN 104282549 A CN104282549 A CN 104282549A
Authority
CN
China
Prior art keywords
semiconductor wafer
layer
silicon nitride
back side
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310278678.1A
Other languages
English (en)
Other versions
CN104282549B (zh
Inventor
芮强
张硕
王根毅
邓小社
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310278678.1A priority Critical patent/CN104282549B/zh
Publication of CN104282549A publication Critical patent/CN104282549A/zh
Application granted granted Critical
Publication of CN104282549B publication Critical patent/CN104282549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种背面结构的保护方法，该方法是在圆片背面生长保护层以保护圆片背面结构，其具体步骤为：提供圆片，其具有背面结构；在所述圆片背面生长或淀积一层氧化层；在所述圆片背面的氧化层上淀积一层氮化硅层；接后续工艺流片。与现有技术相比，本发明的方法通过在圆片背面生长保护层来到达保护圆片背面的目的，本发明利用氮化硅层作为保护的最外层，其是利用杂质在氮化硅中扩散率较低和不易氧化的特性，保护圆片背面结构不受其他工艺过程的影响。本发明工艺简单、易于实现、且控制精度高，能很好的保护晶圆背面结构而又不影响正面，本发明工艺简单、易于实现、且控制精度高，能很好的保护晶圆背面结构而又不影响正面。

Description

一种背面结构的保护方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种背面结构的保护方法。
背景技术
目前，在半导体器件制造过程中，需要对晶片进行离子注入和推阱过程，通常推阱的时间较长且温度很高，因此，对于一些具有背面结构的半导体器件，在推阱的过程中，晶片的背面图形或注入区域容易受到工艺过程中其他步骤的影响：一方面是晶圆在推阱炉中时，推阱炉管本身的杂质会对晶圆背面进行重新参杂，使得原来背面注入浓度或结深改变，最终导致器件参数退化或失效；再者，氧化也会导致晶片背面表面浓度发生变化，或需要的图形改变，进而导致产品的失效。
因此，有必要提出一种保护晶片背面结构的方法。
发明内容
针对上述问题，本发明提供一种结构简单、易于实现且控制精度高的背面结构的保护方法。
为达成前述目的，本发明一种背面结构的保护方法，该方法是在圆片背面生长保护层以保护圆片背面结构，其具体步骤为：
步骤一：提供半导体圆片，其具有背面结构；
步骤二：在步骤一所述半导体圆片背面生长或淀积一层氧化层；
步骤三：在步骤二中所述半导体圆片背面的氧化层上淀积一层氮化硅层；
步骤四：接后续工艺流片。
根据本发明的一个实施例，所述步骤一中具有背面结构的半导体圆片制作工艺包括具有半导体圆片的背面注入或背面光刻工艺。
根据本发明的一个实施例，还包括在半导体圆片背面制作工艺之前，在半导体圆片的正面涂覆一层光刻胶，待背面工艺完成后去除正面光刻胶，具体包括：提供一半导体圆片，在所述半导体圆片的正面涂覆一层光刻胶，对所述半导体圆片进行背面制作，去除所述半导体圆片正面的光刻胶层。
根据本发明的一个实施例，所述步骤二中氧化层为二氧化硅，所述二氧化硅层的生长采用氧化或淀积。
根据本发明的一个实施例，所述氧化层的厚度为100埃—10000埃。
根据本发明的一个实施例，所述步骤二中氧化层的厚度为1000埃。
根据本发明的一个实施例，所述步骤三中氮化硅层的淀积采用LPCVD法或PECVD法，所述氮化硅层的厚度为100埃—2000埃。
根据本发明的一个实施例，所述步骤三中氮化硅层的厚度为800埃。
根据本发明的一个实施例，所述步骤四中接后续工艺流片包括对所述半导体圆片正面的氮化硅层进行刻蚀、离子注入及离子注入后的高温推阱，所述氮化硅的刻蚀采用干法刻蚀，其中，所述圆片正面的氮化硅层是在进行步骤三时淀积的。
根据本发明的另一个实施例，如果所述具有背面结构的半导体圆片已经具有氧化层，则省略步骤二，直接在所述氧化层上淀积一层氮化硅层，接后续工艺流片。
本发明的有益效果：与现有技术相比，本发明的方法通过在圆片背面生长保护层来到达保护圆片背面的目的，本发明首先在圆片背面注入区域或背面图形区域生长一层氧化层保护层，然后在氧化层上再生长一层氮化硅层，本发明利用氮化硅层作为保护的最外层，其是利用杂质在氮化硅中扩散率较低和不易氧化的特性，保护圆片背面结构不受其他工艺过程的影响。本发明工艺简单、易于实现、且控制精度高，能很好的保护晶圆背面结构而又不影响正面。
附图说明
图1是本发明方法的流程图；
图2是本发明半导体圆片结构示意图；
图3是本发明半导体圆片背面覆盖氧化层的结构示意图；
图4是图2中氧化层上覆盖氮化硅层的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
请参阅图1，其为本发明方法的流程图。如图1所示，本发明一种背面结构的保护方法，其具体步骤如下：
步骤一S110：提供半导体圆片，其具有背面结构。其中，在该步骤中具有背面结构的半导体圆片制作工艺包括具有半导体圆片的背面注入或背面光刻工艺。请参阅图2，其为本发明半导体圆片结构示意图。如图2所示，所示半导体圆片1包括背面11和正面12。在该实施例中，所述半导体圆片1为背面具有注入结构（图中未示出）的半导体器件，在其他实施例中，该半导体圆片1也可以是具有背面光刻图形需要保护的半导体器件，也可以是经过前期加工如硅晶棒经过研磨、抛光、切片、清洗后得到的为在其上集成电路的基本原料的晶片；也可以是在半导体制造工艺中需要对圆片背面进行保护的半导体器件。
步骤二S120：在步骤一S110所述的半导体圆片背面生长或淀积一层氧化层。请参阅图3，其为本发明半导体圆片背面覆盖氧化层的结构示意图。本发明中，所述氧化层为二氧化硅层，所述二氧化硅层2的生长可以利用氧化或淀积，氧化温度为900℃—1200℃。其中，所述氧化层2的厚度为100埃—10000埃。
步骤三S130：在步骤二S120中的半导体圆片背面的氧化层上淀积一层氮化硅层。请参阅图4，其为图2中氧化层上覆盖氮化硅层的结构示意图。如图4所示，所述二氧化硅层2上完全覆盖一层氮化硅层3。所述氮化硅层3可以采用LPCVD(Low Pressure Chemical Vapor deposition，低压化学气相淀积)法或PECVD（Plasma Enhanced Chemical Vapor Deposition,等离子增强化学气相沉淀）法淀积在所述二氧化硅层2的表面上，所述氮化硅层3的厚度为100—2000埃。
步骤四S140：接后续工艺流片。该步骤中接后续工艺流片包括对所述半导体圆片正面的氮化硅层进行刻蚀、离子注入及离子注入后的高温推阱，所述氮化硅层（图中未示出）的刻蚀采用干法刻蚀。
上述步骤一S110中，所述圆片为普通单晶硅基片，也可以是SOI基片（Silicon-on-insulator绝缘体上硅）。
请继续参阅图2，其为本发明半导体圆片结构示意图。本发明需要说明的是，在该实施例中，步骤一S110中，所述具有背面结构的圆片1为已完成背面离子注入工艺的圆片。在对该圆片1正面进行一系列制造工艺时，在正面形成P型阱或N型阱的过程中，为了形成保证器件性能所需的注入区浓度和深度，需要进行高温推阱，此时，采用干法氧化法在圆片1背面11上生长一层二氧化硅氧化层2作为保护层（参见图3），然后再对圆片1正面进行高温推阱，其中所述背面11的二氧化硅层2其是完全覆盖在所述圆片1的背面11上。然后在步骤三S130中，采用LPCVD淀积法在二氧化硅2上淀积一层氮化硅层3（参见图4），淀积温度为700℃—800℃，所述氮化硅层3是完全覆盖在所述二氧化硅层2上的。通过采用氮化硅层3作为圆片1背面的最外面保护层，不仅避免了在推阱的过程中由于推阱较高的温度对圆片背面注入区域浓度或结深造成影响，同时该氮化硅层也避免了推阱炉管本身的杂质对圆片背面进行重新参杂，保证了器件性能的稳定性。在该实施例中，所述步骤二S120中作为背面保护层的氧化层2的厚度为优选为1000埃，所述步骤三S130中作为背面最外层氮化硅层3的厚度优选为800埃。本发明对圆片背面注入离子类型不做限制可以为N型离子或P型离子。
在该实施例中，在进行步骤二S120和步骤三S130时，所述圆片正面也可能同时生长了二氧化硅层和氮化硅层，如步骤S120中采用氧化法在圆片的正面生长二氧化硅层，步骤S130中采用LPCVD在圆片的正面淀积氮化硅层（图中未示出）；然后接后续工艺流片对所述半导体圆片正面的氮化硅层进行刻蚀，然后再进行离子注入及离子注入后的高温推阱工艺。
上述步骤四S140中，通过干法刻蚀对圆片正面的氮化硅层进行刻蚀，首先通过干法刻蚀将表面SiN全部去掉，露出氧化层，再采用旋涂法在圆片正面的氧化层上均匀涂覆一层光刻胶，然后通过前烘步骤使得光刻胶里的溶剂缓慢的蒸发，通过光掩膜板进行曝光，采用显影液溶解掉不需要的光刻胶，将掩膜板上的图形转移到光刻胶上，然后刻蚀氧化层，开出窗口，然后将离子透过注入衬底，形成P型阱或N型阱，例如通过注入硼离子形成P型阱，注入的P型离子的剂量为1E14/cm2～5E15/cm2，然后进行退火工艺完成杂质激活；例如通过注入磷、砷、锑、硫或硒离子形成N型阱，注入的N型离子的剂量为3E12/cm2～1E13/cm2，然后进行退火工艺完成杂质激活；其中所述退火采用高温快速热退火或高温炉退火，所述高温快速热退火的退火温度为900—1100℃，退火时间为5s—60s；所述高温炉退火的退火温度为800—1000℃，退火时间为20min—40min，然后再接下一步工序。在该实施例中，所述光刻胶为正胶，在其他实施例中，所述光刻胶为负胶，所述负胶的工艺与正胶相反。
在本发明的另一个实施例中，如果所述具有背面结构的半导体圆片已经具有氧化层，则省略上述步骤二S120，直接在所述氧化层上淀积一层氮化硅层，接后续工艺流片。由于氮化硅具有很强的应力，会影响晶圆表面的结构，当在圆片背面进行推阱或注入离子之前，为了降低后续生长氮化硅层中应力，因此在硅晶圆上生长一层薄膜二氧化硅作为氮化硅的缓冲层。下面以P阱的形成为例描述圆片背面保护层的形成：（1）通过热氧化法在硅晶圆背面上生长一层二氧化硅薄膜；（2）在二氧化硅薄膜上涂覆一层光刻胶，然后通过前烘步骤使得光刻胶里的溶剂缓慢的蒸发，通过光掩膜板进行曝光，采用显影液溶解掉不需要的光刻胶，将掩膜板上的图形转移到光刻胶上，然后刻蚀二氧化硅层，开出窗口，然后将硼离子注入衬底，形成P型阱，然后进行退火工艺完成杂质激活；（3）在步骤（2）所得结构表面采用LPCVD涂覆一层氮化硅；（4）进行圆片正面工艺制备。在该实施例中，所述二氧化硅薄膜缓冲层一方面减缓氮化硅与硅圆片间的应力；另一方面该缓冲层也可作为注入缓冲介质，以减少注入对器件表面的损伤。通过注入离子后的圆片表面上淀积一层氮化硅层同样达到了保护背面的目的，而且后续正面工艺又不受影响。在该实施例中，所述作为缓冲层的氧化层的厚度小于作为保护层的氧化层的厚度，其厚度为250埃。
在本发明的另一个实施例中，其还包括在半导体圆片背面制作工艺之前，在半导体圆片的正面涂覆一层光刻胶，待背面工艺完成后去除正面光刻胶，具体包括：提供一半导体圆片，在所述半导体圆片的正面涂覆一层光刻胶，对所述半导体圆片进行背面制作，去除所述半导体圆片正面的光刻胶层。在该实施例中，所述半导体圆片正面的光刻胶除了作为保护层保护半导体圆片正面不受损害外，其还可作为在光刻过程中用作从光刻掩膜板到圆片的图形转移媒介，还可用作刻蚀时不需刻蚀区域的保护膜。其中，在该实施例中，当半导体圆片背面离子注入结束后，所述半导体圆片正面的光刻胶是被完全去除掉的，然后接着进行下一道工序。在其他实施例中，当半导体圆片背面离子注入结束后，半导体圆片正面还要借助于光刻胶接着进行下一道工序，此时，所述半导体圆片正面的光刻胶可根据工艺将需要的部分保留下来，将不要求部分去除，以便进行下一步刻蚀工艺，刻蚀结束后光刻胶不再有用，需要去掉光刻胶，然后紧接下一步工序。
本发明的方法通过在圆片背面生长保护层来到达保护圆片背面的目的，本发明首先在圆片背面注入区域或背面图形区域生长或淀积一层氧化层保护层，然后在氧化层上再生长一层氮化硅层，本发明利用氮化硅层作为保护的最外层，其是利用杂质在氮化硅中扩散率较低和不易氧化的特性，保护圆片背面结构不受其他工艺过程的影响。本发明工艺简单、易于实现、且控制精度高，能很好的保护晶圆背面结构而又不影响正面。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种背面结构的保护方法，该方法是在圆片背面生长保护层以保护圆片背面结构，其具体步骤为：
步骤一：提供半导体圆片，其具有背面结构；
步骤二：在步骤一所述半导体圆片背面生长或淀积一层氧化层；
步骤三：在步骤二中所述半导体圆片背面的氧化层上淀积一层氮化硅层；
步骤四：接后续工艺流片。
2.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤一中具有背面结构的半导体圆片制作工艺包括具有半导体圆片的背面注入或背面光刻工艺。
3.如权利要求2所述的背面结构的保护方法，其特征在于：还包括在半导体圆片背面制作工艺之前，在半导体圆片的正面涂覆一层光刻胶，待背面工艺完成后去除正面光刻胶，具体包括：提供一半导体圆片，在所述半导体圆片的正面涂覆一层光刻胶，对所述半导体圆片进行背面制作，去除所述半导体圆片正面的光刻胶层。
4.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤二中氧化层为二氧化硅，所述二氧化硅层的生长采用氧化或淀积。
5.根据权利要求1所述的背面结构的保护方法，其特征在于：所述氧化层的厚度为100埃—10000埃。
6.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤二中氧化层的厚度为1000埃。
7.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤三中氮化硅层的淀积采用LPCVD法或PECVD法，所述氮化硅层的厚度为100埃—2000埃。
8.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤三中氮化硅层的厚度为800埃。
9.根据权利要求1所述的背面结构的保护方法，其特征在于：所述步骤四中接后续工艺流片包括对所述半导体圆片正面的氮化硅层进行刻蚀、离子注入及离子注入后的高温推阱，所述氮化硅的刻蚀采用干法刻蚀，其中，所述圆片正面的氮化硅层是在进行步骤三时淀积的。
10.一种如权利要求1所述的背面结构的保护方法，其特征在于：如果所述具有背面结构的半导体圆片已经具有氧化层，则省略步骤二，直接在所述氧化层上淀积一层氮化硅层，接后续工艺流片。
CN201310278678.1A 2013-07-03 2013-07-03 一种背面结构的保护方法 Active CN104282549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310278678.1A CN104282549B (zh) 2013-07-03 2013-07-03 一种背面结构的保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310278678.1A CN104282549B (zh) 2013-07-03 2013-07-03 一种背面结构的保护方法

Publications (2)

Publication Number Publication Date
CN104282549A true CN104282549A (zh) 2015-01-14
CN104282549B CN104282549B (zh) 2018-12-04

Family

ID=52257332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310278678.1A Active CN104282549B (zh) 2013-07-03 2013-07-03 一种背面结构的保护方法

Country Status (1)

Country Link
CN (1) CN104282549B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531649A (zh) * 2016-12-19 2017-03-22 武汉新芯集成电路制造有限公司 一种提高晶圆键合程度的方法
CN107723797A (zh) * 2016-08-11 2018-02-23 北大方正集团有限公司 碳化硅晶圆片的制备方法和碳化硅晶圆片
CN114038754A (zh) * 2021-10-25 2022-02-11 上海华力集成电路制造有限公司 一种改善FinFET晶背工艺的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US20090197355A1 (en) * 2008-02-06 2009-08-06 Fujitsu Microelectronics Limited Method for manufacturing semiconductor device and semiconductor device manufacturing system
CN101599462A (zh) * 2009-06-13 2009-12-09 无锡中微爱芯电子有限公司 基于薄外延的高低压器件生产方法
JP2011003792A (ja) * 2009-06-19 2011-01-06 Oki Semiconductor Co Ltd 半導体装置製造方法
CN102693912A (zh) * 2011-03-24 2012-09-26 上海北车永电电子科技有限公司 制作igbt器件的方法及其装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
US20090197355A1 (en) * 2008-02-06 2009-08-06 Fujitsu Microelectronics Limited Method for manufacturing semiconductor device and semiconductor device manufacturing system
CN101599462A (zh) * 2009-06-13 2009-12-09 无锡中微爱芯电子有限公司 基于薄外延的高低压器件生产方法
JP2011003792A (ja) * 2009-06-19 2011-01-06 Oki Semiconductor Co Ltd 半導体装置製造方法
CN102693912A (zh) * 2011-03-24 2012-09-26 上海北车永电电子科技有限公司 制作igbt器件的方法及其装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107723797A (zh) * 2016-08-11 2018-02-23 北大方正集团有限公司 碳化硅晶圆片的制备方法和碳化硅晶圆片
CN106531649A (zh) * 2016-12-19 2017-03-22 武汉新芯集成电路制造有限公司 一种提高晶圆键合程度的方法
CN106531649B (zh) * 2016-12-19 2019-05-03 武汉新芯集成电路制造有限公司 一种提高晶圆键合程度的方法
CN114038754A (zh) * 2021-10-25 2022-02-11 上海华力集成电路制造有限公司 一种改善FinFET晶背工艺的方法
CN114038754B (zh) * 2021-10-25 2024-04-30 上海华力集成电路制造有限公司 一种改善FinFET晶背工艺的方法

Also Published As

Publication number Publication date
CN104282549B (zh) 2018-12-04

Similar Documents

Publication Publication Date Title
US8940586B2 (en) Mechanism for MEMS bump side wall angle improvement
US8729673B1 (en) Structured wafer for device processing
CN102478763A (zh) 光刻方法
CN104282549A (zh) 一种背面结构的保护方法
CN103065929A (zh) 对准标记保护层的制作方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
JPS61501483A (ja) 埋込層の形成および位置づけ方法
CN103972293A (zh) 侧墙结构、侧墙结构的制备方法、cmos器件
CN104810259B (zh) 晶圆及其处理方法和半导体结构的形成方法
CN102135726B (zh) 用于硅衬底湿法刻蚀的直接光刻胶掩膜的光刻工艺方法
CN103165435A (zh) 一种硅刻蚀工艺
CN102054665A (zh) 外延基片处理方法
US20140273388A1 (en) Method of manufacturing the trench of u-shape
CN103972147A (zh) 一种窄沟槽制作方法
CN104157553A (zh) 双重图形化形成方法
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
CN108615669A (zh) 半导体结构及其形成方法
CN105551940A (zh) 去除含有颗粒缺陷的光刻抗反射层的方法
CN102856168B (zh) 改善岛状光刻胶剥落的方法
CN108010840B (zh) 掺杂半导体器件的制备方法和半导体器件
CN106033710B (zh) 一种多晶电阻的制作方法
CN107611011A (zh) 一种抑制自掺杂的双层掩膜工艺
CN101728255B (zh) 在晶圆上制造栅极的方法
CN105206633A (zh) 一种图像传感器芯片及制造方法
EP0383816B1 (en) Process methodology for two-sided fabrication of devices on thinned silicon

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20171123

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant