CN103972147A - 一种窄沟槽制作方法 - Google Patents

一种窄沟槽制作方法 Download PDF

Info

Publication number
CN103972147A
CN103972147A CN201410193168.9A CN201410193168A CN103972147A CN 103972147 A CN103972147 A CN 103972147A CN 201410193168 A CN201410193168 A CN 201410193168A CN 103972147 A CN103972147 A CN 103972147A
Authority
CN
China
Prior art keywords
groove
implantation
photoresist
ion
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410193168.9A
Other languages
English (en)
Inventor
雷通
桑宁波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410193168.9A priority Critical patent/CN103972147A/zh
Publication of CN103972147A publication Critical patent/CN103972147A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种窄沟槽制作方法，包括：第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模；第二步骤，用于在硬掩模上布置光刻胶；第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案；第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理；第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。

Description

一种窄沟槽制作方法
技术领域
本发明涉及半导体制造领域，具体涉及离子注入工艺和干法刻蚀工艺；而且更具体地，本发明涉及一种窄沟槽制作方法。
背景技术
目前一般的沟槽制作流程如图1至图4所示，首先在半导体衬底1上布置一个氮化硅层2，此后在氮化硅层2上布置硬掩模3，随后在硬掩模3上布置光刻胶4，并随后使得光刻胶4曝光显影以形成具有第一尺寸L1的光刻胶图案；此后利用形成有光刻胶图案的光刻胶4执行干法刻蚀工艺以在衬底1中具有第二尺寸L2的沟槽图案。
但是，干法刻蚀的时候虽然有一定的选择性(主要是纵向刻蚀)，但是实际上横向也不可避免的存在刻蚀。所以图4中所示的第二尺寸L2的宽度会大于第一尺寸L1的宽度。也就是说相比光刻定义的图形，沟槽的宽度在刻蚀的过程中存在放大效应。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种用于窄沟槽制作的工艺方法，其中在刻蚀前先用离子注入的方法对刻蚀区域进行非晶化处理，使得相应区域具有更高的刻蚀速率，然后再进行干法刻蚀。使用本法明提出的工艺方法,能够降低沟槽里面的横向过刻蚀宽度，有利于沟槽特征尺寸的控制。
为了实现上述技术目的，根据本发明，提供了一种窄沟槽制作方法，其包 括：第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模；第二步骤，用于在硬掩模上布置光刻胶；第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案；
第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理；第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。
优选地，离子注入的注入角度为垂直注入。
优选地，所述沟槽的沟槽宽度小于40nm，并且所述沟槽的纵横尺寸比大于10。
优选地，离子注入所注入的离子是Ar离子。
优选地，离子注入所注入的离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域。
在本发明的沟槽制作方法中，在光刻之后刻蚀之前，先用离子注入的方法对晶圆进行非晶化处理。晶圆上裸露的的区域将有离子注入，成为非晶态。相比晶态结构，非晶态将有更高的刻蚀速率。也就是说，在随后刻蚀的过程中，沟槽区域将有更快的刻蚀速率，意味着得到相同的沟槽深度，只要更少的时间，那么水平方向的过刻蚀也会更少；从而减小了沟槽的宽度在刻蚀的过程中存在的放大效应。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图4示意性地示出了根据现有技术的沟槽制作方法的各个步骤。
图5至图9示意性地示出了根据本发明优选实施例的窄沟槽制作方法的各个步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构 的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图5至图9示意性地示出了根据本发明优选实施例的窄沟槽制作方法的各个步骤。
具体地，如图5至图9所示，根据本发明优选实施例的窄沟槽制作方法包 括：
第一步骤，用于在半导体衬底1上依次布置氮化硅层2和硬掩模3；
第二步骤，用于在硬掩模3上布置光刻胶4；
第三步骤，用于使得光刻胶4曝光显影以形成具有第一尺寸L1的光刻胶图案；
第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入(如图8的箭头所示)以便对被光刻胶图案暴露的区域进行非晶化处理；其中，离子注入的注入角度优选地选择为垂直注入；
第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶4执行干法刻蚀工艺以在衬底1中具有第二尺寸L2的沟槽图案。
在本发明的沟槽制作方法中，在光刻之后刻蚀之前，先用离子注入的方法对晶圆进行非晶化处理。晶圆上裸露的的区域(没有光刻胶的区域)将有离子注入(注入离子的种类和深度可以根据需要进行选择，角度选择垂直注入)，成为非晶态。相比晶态结构，非晶态将有更高的刻蚀速率。也就是说，在随后刻蚀的过程中，沟槽区域将有更快的刻蚀速率，意味着得到相同的沟槽深度，只要更少的时间，那么水平方向的过刻蚀也会更少。即L2-L1的值会更小，减小了沟槽的宽度在刻蚀的过程中存在的放大效应。对于窄沟槽(沟槽宽度小于40nm, 沟槽纵横尺寸比大于10)而言，L2-L1的减小对特征尺寸的控制有重要的意义。本发明提出来的技术方法，不仅适用于沟槽的制作，也适用于接触孔和通孔的制作。
例如，如果期望通过干法刻蚀制作宽度为约40nm，深度约为400nm的沟槽。首先例如可通过光刻的方式将图案转移到晶圆上。然后对晶圆进行离子注入，注入的角度优选地选择为垂直注入，深度为400nm。注入的离子例如可以选择Ar离子。注入离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域，对其进行非晶化。在这个过程中，掩膜层的相应区域也就被注入离子轰击，结构会变得更疏散，也就是说会具有更高的刻蚀速率。然后再进行干法刻蚀工艺，沟槽区域由于已经进行非晶化处理，只需较短的时间就能达到预定的深度。所以横向的过刻蚀宽度也会减少。
通过本发明提出的沟槽制作方法，能够减小沟槽的宽度在刻蚀的过程中存在的放大效应。对于窄沟槽(沟槽宽度小于40nm，沟槽纵横尺寸比大于10)而言，L2-L1的减小对特征尺寸的控制有重要的意义。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (5)

1.一种窄沟槽制作方法，其特征在于包括：
第一步骤，用于在半导体衬底上依次布置氮化硅层和硬掩模；
第二步骤，用于在硬掩模上布置光刻胶；
第三步骤，用于使得光刻胶曝光显影以形成具有第一尺寸的光刻胶图案；
第四步骤，用于在形成光刻胶图案之后对晶圆进行离子注入以便对被光刻胶图案暴露的区域进行非晶化处理；
第五步骤，用于在离子注入之后利用形成有光刻胶图案的光刻胶执行干法刻蚀工艺以在衬底中具有第二尺寸的沟槽。
2.根据权利要求1所述的窄沟槽制作方法，其特征在于，离子注入的注入角度为垂直注入。
3.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，所述沟槽的沟槽宽度小于40nm，并且所述沟槽的纵横尺寸比大于10。
4.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，离子注入所注入的离子是Ar离子。
5.根据权利要求1或2所述的窄沟槽制作方法，其特征在于，离子注入所注入的离子的能量被选择为使得注入的离子将穿透硬掩膜层进入将形成沟槽的衬底区域。
CN201410193168.9A 2014-05-08 2014-05-08 一种窄沟槽制作方法 Pending CN103972147A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410193168.9A CN103972147A (zh) 2014-05-08 2014-05-08 一种窄沟槽制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410193168.9A CN103972147A (zh) 2014-05-08 2014-05-08 一种窄沟槽制作方法

Publications (1)

Publication Number Publication Date
CN103972147A true CN103972147A (zh) 2014-08-06

Family

ID=51241498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410193168.9A Pending CN103972147A (zh) 2014-05-08 2014-05-08 一种窄沟槽制作方法

Country Status (1)

Country Link
CN (1) CN103972147A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298630A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN112147848A (zh) * 2019-06-26 2020-12-29 山东华光光电子股份有限公司 一种小尺寸沟槽的制备方法
CN112289684A (zh) * 2020-10-28 2021-01-29 上海华虹宏力半导体制造有限公司 功率器件的制作方法及器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592346A (ja) * 1982-06-28 1984-01-07 Semiconductor Res Found 半導体集積回路
US6313008B1 (en) * 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
CN101752291A (zh) * 2008-12-22 2010-06-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102468172A (zh) * 2010-11-12 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592346A (ja) * 1982-06-28 1984-01-07 Semiconductor Res Found 半導体集積回路
US6313008B1 (en) * 2001-01-25 2001-11-06 Chartered Semiconductor Manufacturing Inc. Method to form a balloon shaped STI using a micro machining technique to remove heavily doped silicon
CN101752291A (zh) * 2008-12-22 2010-06-23 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN102468172A (zh) * 2010-11-12 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298630A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN106298630B (zh) * 2015-06-01 2019-09-27 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其形成方法
CN112147848A (zh) * 2019-06-26 2020-12-29 山东华光光电子股份有限公司 一种小尺寸沟槽的制备方法
CN112289684A (zh) * 2020-10-28 2021-01-29 上海华虹宏力半导体制造有限公司 功率器件的制作方法及器件
CN112289684B (zh) * 2020-10-28 2023-06-30 上海华虹宏力半导体制造有限公司 功率器件的制作方法及器件

Similar Documents

Publication Publication Date Title
CN103887224B (zh) 一种形成浅沟槽隔离的方法
CN111293120B (zh) 分栅快闪存储器及其制备方法
CN102789968B (zh) 在半导体制造工艺中形成硬掩模的方法
CN103972147A (zh) 一种窄沟槽制作方法
CN102254867B (zh) 快闪存储器的制作方法
CN104409327A (zh) 半导体器件制造方法
CN103367192B (zh) 检测通孔蚀刻不足和通孔缺失缺陷的方法
US9859440B2 (en) Thin film transistor and method of manufacturing same
CN102479677A (zh) 半导体器件及其制造方法
WO2008084519A1 (ja) シリコンエピタキシャルウェーハの製造方法
US9076668B2 (en) Method of manufacturing the trench of U-shape
CN103839769A (zh) 形成图案的方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
CN102054672A (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN104282549A (zh) 一种背面结构的保护方法
CN106128951A (zh) 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN102867743B (zh) 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN105810556B (zh) 用于沟槽刻蚀的光刻版及沟槽的刻蚀方法
CN106601669A (zh) 一种薄膜晶体管阵列基板的制造方法
CN100568488C (zh) 高压cmos器件及其制造方法
KR20100079576A (ko) 반도체 소자의 제조방법
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806