JPS61501483A - 埋込層の形成および位置づけ方法 - Google Patents

埋込層の形成および位置づけ方法

Info

Publication number
JPS61501483A
JPS61501483A JP60501272A JP50127285A JPS61501483A JP S61501483 A JPS61501483 A JP S61501483A JP 60501272 A JP60501272 A JP 60501272A JP 50127285 A JP50127285 A JP 50127285A JP S61501483 A JPS61501483 A JP S61501483A
Authority
JP
Japan
Prior art keywords
substrate
silicon dioxide
layer
photoresist
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60501272A
Other languages
English (en)
Inventor
ハツチヤー,オウエン・ダヴリユ
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド
Publication of JPS61501483A publication Critical patent/JPS61501483A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 埋゛入 の多 ゛よび1胃づけ 。
上−111υυL この発明は、一般に半導体の製作に関し、より詳細には、上に横たわるエピタキ シャル層の下の埋込層と呼ばれるドープ領域の形成および位置づけ方法に関する 。
2、 −技術の説明 集積回路は、サブストレートと呼ばれるシリコンウェハの表面上に、多数の別々 の素子を形成することにより製作される。このような素子は、通常サブストレー ト上に垂直に配置されるリンドープおよび窒素ドープのシリコンの交互の領域に よって規定される。典型的なバイポーラ製作方法では、NPNトランジスタはP −サブストレート内にN4領域をドープすることによって形成されてもよい。上 に横たわるN型エピタキシャル層の形成後に、付加的なP型およびN“型の領域 が、サブストレート内に最初に形成されたN“領域の上に形成される。
別々の素子の形成のために、見かけ上無数の形状が存在するにもかかわらず、上 の例は、集積回路の製作において遭遇する共通の問題を示している。サブストレ ート内に最初のN4領域が形成された後、それはエピタキシャル層によって覆わ れた。エピタキシャル層内のP型およびN+型の領域がサブストレート内の“埋 込″N+領域に垂直に整列されなければならないので、上に横たわる領域を形成 するだめに用いられるマスクの適正な位置づけのために、何らかの手段を設ける ことが必要である。1つの普通の方策は、凹部または凹みを形成するために領域 を酸化することによって、特定の埋込領域の位置をマークすることであった。サ ブストレート内に形成された凹みは、エピタキシャル層中で可視であり、かつ、 ドープされた領域を規定するために用いられるマスクの適正な整列を可能にする 。
一般には機能的であるけれども、上述の埋込領域の位置づけ、および、マスクの 整列のための技術は、ある欠点を持つ。特に、このような凹みの形成の結果でき た、サブストレートの平坦でない表面は、後の製作段階を妨げる。たするために 必要とされる区域が、他の要求、たとえば破損など、と一致して最小である場合 は)。凹状領域の上に横たわる能動領域で形成されたトランジスタは、最適条件 のもとで得られる特性以下のものしか持たないであろう。一方の要素が凹部の上 に横たわり、他方がそうでないとき、要素−の整合は最適なもの以下であろう。
最後の例として、金属化層の形成は、より困難になり、金属相互接続線の破損は より普通になる。問題は、集積回路の密度が増すほど悪化される。素子が、増加 する密度で形成されるので、利用することのできる最大1幅は対応して減少する 。このような細い相互接続線は非常に脆く、破損や破壊を特に受けやすい。
ける方法を提供する。その上に後続の層が被覆される実質的に平坦な表面を提供 することにより、先行技術によって経験された、半導体サブストレート上の平坦 でない表面から由来する問題は解消され得る。特に、脆い金属化層の形成におい て遭遇する問題は、減少または解消され得る。
11東」東 この発明は、集積回路サブストレート上に垂直に間隔をあけた領域を形成するた めの方法を提供する。特に、この方法は中間層の下に埋込まれたサブストレート 上の領域とフォトレジストマスクとの適正な水平整列を許す。この方法は、通常 、可視の凹部を規定するためにサブストレートをエツチングすることによる、サ ブストレートの不活性領域上への整列マークの形成に依存する。サブストレート 上への能動領域の形成は、表面の側面に影響しない技術を用いて実行される。し たがって、たとえばエピタキシャル層などのサブストレートの上に後続の層が形 成されるとき、その結果生じる表面は、最初にサブストレートに形成された整列 マークに対応する凹部または凹みを例外として実質的に平坦である。これらの整 列マークは次に、持にエピタキシャル署上に能動領域を形成するのに用いられる フォトレジストマスクを通正に位置づけるのに用いられてもよい。
整列マークは、従来の半導体処理技術な新規な様態で採用することによって形成 されてもよい。サブストレート上のドープされた、または能動領域の形成に先立 って、二酸化シリコンマスキング層が形成される。マスキング層はそれから、ド ープされた領域の所望のパターンに対応する穴と同様に、サブストレートの非能 vJ領戚上に形成された1つまたは2つ以上の整列マーク穴を含む、予め定めら れたパターンにエッチされる。しかしながら下に横たわるサブストレートをi出 する前に、二酸化シリコンエッチが停止され、フォトレジスト層がマスキング警 の上に被覆されて、一部が完成したパターンを覆う。フォトレジスト層は、それ から整列マーク穴だけで露出され、かつ川縁される。整列穴の中に残っている二 酸化シリコンは取除かれ、下に横たわるサブストレートは、サブストレートに凹 部を形成するためにエッチされる。次にフォトレジストは取除かれることができ 、かつ、サブストレートの残りは不望のドープされた領域を形成するよう処理さ れる。
図面の簡単な説明 第1図ないし第9図は、この発明に従って、サブストレート内に整列マークを形 成するための処理工程を図示している。
好ましい実施例の説明 この発明は、シリコンサブストレートおよび上に横たわるエピタキシャル層内に 能動領域が形成される、半導体製作の最初の段階中に、特別な用法を供給する。
このような能動領域はトランジスタ、ダイオード、抵抗器およびその類似物を含 み、それらは集積回路の表面上の、予め定められたアレイに配置されている。ア レイは3次元で、通常、サブストレート上の種々のドープされた、あるいは能v J領領域、上に横たわるエピタキシャル層の対応領域に整列する必要がある。こ の発明は以下に述べるように、サブストレート表面の残存を実質的に平坦に残す 一方で、サブストレート上に可視の凹部を設けることによって、このような整列 を可能にする。
この発明の方法は、製作される集積回路のためのシリコンサブストレートを規定 する、従来のシリコンウェハ10から始まる。二酸化シリコン層12は、典型的 には高温の酸化雰囲気中でのサブストレートの高温酸化によって、サブストレー ト10の上に形成される。二酸化シリコン1の厚さは臨界的でなく、典型的には s、oooないし16゜000オングストロームの範囲である。これに代えて二 酸化シリコン層は化学的気相成長(CVD)によって形成されることもできる。
両者の方法はこの技術においては公知であり、ざらに説明される必要はない。
フォトレジストI!!14(第2図)は従来の方法で二酸化シリコン層12を被 覆する。典型的には、フォトレジストの酸素への付着を促進するために、表面に ヘキサメチル−ジシラザンのようなプライマが適用される。フォトレジストは、 液体として通用され、典型的には5.000ないし10.000オングストロー ムの範囲の平均した厚さに引延ばされる。被覆の後、ウェハは映像化に先立って ソフトベークされる。
映像化は、フォトレジストl1214に予め定められたパターンを規定する、従 来の方法で実行される。そのパターンは、集積回路の能動領域を形成するために ドープされるサブストレート10上の領域に対応する開口部16を含むであろう 。パターンはさらに、以下に詳細に説明するように、サブストレート内の整列マ ークを規定するのに用いられるであろう1つまたは2つ以上の穴18を含むであ ろう。層14はマスクを通して放射源に露出され、かつ現像される。
いた従来の方法でエッチされる。エツチングの工程は、酸化物層12の厚みの、 およそ60%ないし80%、通常は約70%が除去されるように選ばれた時間、 実行される。
以下に説明されるように、特に、もし整列マークの形成にエッチ液が用いられて いるならば、シリコン界面までの酸化物の除去より先にエッチを停止することが 重要である。
残りの二酸化シリコンは、もし、フォトレジストがシリコンエッチの間に破損し た場合、穴20の下のシリコンを保護するであろう。エツチングの後、ウェハは 第3図に示されるように現われるであろう。穴20は、フォトレジスト層14内 の穴16に対応する酸化物内に形成されており、一方で整列穴18に対応する酸 化物内に同様の穴22が形成される。
第4図に示されるように、次に第2の7オトレジスト鳴24が、ウェハ上に適用 される。フォトレジストは、ウェハの全表面を被覆し、かつ先のエツチング段階 で形成された穴20と22を満す。このように、サブストレート10上に能動の 、ドープされた領域を規定するであろう穴20は、以下に説明されるように、整 列マークの形成の間、保護される。
整列マークを形成するために、フォトレジスト層24は、整列マークだけを露出 するマスクを通して露出され、結果として現像の後フォトレジストは整列マーク 穴22から除去される。典型的には、整列マークマスクは、大きくなり、そのた め、第2のフォトレジスト!24内に形成される穴26は、第1のフォトレジス ト層14に形成される穴18より大きい。太き(された穴26は、フォトレジス トが整列マーク穴22から完全に取除かれることを確実にする。
第6図に移って、整列マーク穴22に残っている二酸化シリコンは、従来の二酸 化シリコンエッチによって除去される。このようなエツチングは前に述べられた ように!!!衝弗化水素酸あるいはプラズマエッチによって達成される。
二酸化シリコンがシリコン界面まで除去された後、サブストレート1oに凹部2 8を規定するためにシリコンエッチを実行することが必要である。凹部28は、 上に横たわるエピタキシャル層上の能vJ領領域形成を整列させるための、次の 処理段階で用いられる整列マークを規定する。凹部は、たとえば弗化水素酸およ び硝酸の緩衝溶液あるいは、プラズマエッチのような、どのような従来のシリコ ンエッチ液を用いて形成されてもよい。
形成される凹部の深さは非臨界的である。ただ、それが付着された後でエピタキ シ?A/@に可視の凹部を形成する十分な段階が造られることが必要である。通 常、凹部28は約1.000ないし4.000オングストロームの範囲の深さと 、約10ないし25ミクロンの水平寸法を有する。
凹部28の形成の後、ウェハは穴20に所望の能動領域を形成するために処理さ れるであろう。シリコンエッチの後、残ったフォトレジストは、従来の溶剤を用 いてウェハから除去され、かつ穴20の中に残った二酸化シリコンは、従来の酸 化エッチ液を用いて除去されるであろう。穴20内にシリコン界面が露出された 後、(第8図に図示されるように)シリコンサブストレートは、シリコン表面の 酸化を防ぐために、緩慢な酸化条件(たとえば、99%Nz−1%02)の下で 固体状態拡散によって、不純物がドープされることもできる。このような酸化は 、次の処理のために所望される、サブストレート10上の実質的に平坦な表面を 妨害するであろう。それに代わる方法として、ドーパントは、非酸化的条件の下 でイオン注入によって導入されてもよい。
所望のドープされた領域が、サブストレー)−10上に形成された後、二酸化シ リコン層12は取除かれ、従来の技術によってエピタキシャル―が付着されるだ ろう。エピタキシャル層30は、サブストレート10の中で、下に横たわる凹部 28の結果形成する凹部32を例外として、実質的に平坦な表面を有するであろ う。特に、サブストレート10のドープされた領域34の上に横たわるエピタキ シャル層30の領域は、実質的に平坦である。エピタキシャル層30に能vJ領 領域形成するために用いられるマスクの整列は、凹部32を!!準にしてなしと げられる。
前記の発明は、理解の明解さの目的のために、図示および例示の方法によって、 いくらかの細部について説明されたが、成る変更および修正が、添付された請求 の範囲の範囲内で実行され得ることが明らかであろう。
FIG、2゜ FIG、J。
FIG、4゜ FIG、5゜ FIG、6゜ 、FIG、−K FIG、−8゜ 国際調量報告 特五■胚1−501483 (5)

Claims (7)

    【特許請求の範囲】
  1. 1.マスクの整列を容易にするために、集積回路にマークを付ける方法であって 、次の段階、すなわち:(a)サブストレート上への二酸化シリコン層を形成す る段階と; (b)前記二酸化シリコン層への予め決定されたパターンのエッチングの段階で あって、前記パターンが、サブストレートの非能動領域の上に形成された1つま たは2つ以上の整列マーク穴を含む段階と; (c)下に横たわるサブストレートを露出する前に、段階(b)のエッチを停止 する段階と:(d)段階(b)で形成されたパターンを満すために二酸化シリコ ン層上にフォトレジストを付着する段階と;(e)整列マーク穴のみからフォト レジストを除去するために、フォトレジスト層を露出および現像する段階と;( f)整列マークから、残りの二酸化シリコンを除去するために、および、さらに サブストレート内に凹部を形成するためにサブストレートをエッチングする段階 であって、それによってサブストレート表面の残りが実質的に平坦である一方で 、凹部が次に付着される層の能動領域の整列に使用し得るようにする段階とを含 む方法。
  2. 2.段階(b)におけるパターンが、二酸化シリコン層上にフォトレジストの層 を付着し、フォトレジストを予め定められたパターンで露出および現像し、緩働 弗化水素酸でエッチングすることによってエッチされる請求の範囲第1項に記載 の方法。
  3. 3.段階(b)のエッチングが約70%の二酸化シリコンが除去された後に停止 される、請求の範囲第1項に記載の方法。
  4. 4.残りの二酸化シリコンが緩働弗化水素酸のエッチングによって除去され、か つ凹部が弗化水素酸および硝酸の緩働溶液かまたは、プラズマエッチングによっ てサブストレートに形成される、請求の範囲第1項に記載の方法。
  5. 5.集積回路サブストレートに、垂直に間隔をあけた領域を形成する方法であっ て、 (a)サブストレートの非能動領域に凹部を形成し、前記凹部は整列マークを規 定しているような段階と、;(b)整列マークに関連した予め規定されたパター ンに位置決めされた、ドーブされた領域のアレイを形成する段階であって、その 中で、段階(a)と段階(b)とは、予め定められたオーダにおいてサブストレ ートの表面を整列マークとは異なって、実質的に平坦に残すような条件のもとで 行なわれるような段階と; (c)サブストレート上にエピタキシャル層を付着し、それによって、エピタキ シャル層の表面が整列マークを例外として実質的に平坦である段階と; (d)エピタキシャル層上にドーブされた領域のアレイを形成し、そこではアレ イの位置が整列マークを参照して決定される段階とを含む方法。
  6. 6.サブストレート上に二酸化シリコン層を付着し、二酸化シリコン層における 整列マークの所望の位置に穴をエッチングし、その後で二酸化シリコン層を介し て穴に凹部をエッチングすることによって、凹部が形成される、請求の範囲第5 項に記載の方法。
  7. 7.二酸化シリコン層が、整列マークと同様に、サブストレート上にドーブされ た領域のアレイを規定するようにパターン化される、請求の範囲第6項に記載の 方法。
JP60501272A 1984-03-19 1985-03-04 埋込層の形成および位置づけ方法 Pending JPS61501483A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/590,678 US4487653A (en) 1984-03-19 1984-03-19 Process for forming and locating buried layers
US590678 1984-03-19

Publications (1)

Publication Number Publication Date
JPS61501483A true JPS61501483A (ja) 1986-07-17

Family

ID=24363228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60501272A Pending JPS61501483A (ja) 1984-03-19 1985-03-04 埋込層の形成および位置づけ方法

Country Status (6)

Country Link
US (1) US4487653A (ja)
EP (1) EP0174986B1 (ja)
JP (1) JPS61501483A (ja)
AT (1) ATE71476T1 (ja)
DE (1) DE3585115D1 (ja)
WO (1) WO1985004134A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632724A (en) * 1985-08-19 1986-12-30 International Business Machines Corporation Visibility enhancement of first order alignment marks
US4737468A (en) * 1987-04-13 1988-04-12 Motorola Inc. Process for developing implanted buried layer and/or key locators
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
US5249016A (en) * 1989-12-15 1993-09-28 Canon Kabushiki Kaisha Semiconductor device manufacturing system
US6171966B1 (en) * 1996-08-15 2001-01-09 Applied Materials, Inc. Delineation pattern for epitaxial depositions
US6207966B1 (en) 1998-12-04 2001-03-27 Advanced Micro Devices, Inc Mark protection with transparent film
US6576529B1 (en) * 1999-12-07 2003-06-10 Agere Systems Inc. Method of forming an alignment feature in or on a multilayered semiconductor structure
US6573151B1 (en) * 2000-08-22 2003-06-03 Advanced Micro Devices, Inc. Method of forming zero marks
DE10047152B4 (de) * 2000-09-22 2006-07-06 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Hochvolt-Diode und Verfahren zu deren Herstellung
US7247952B2 (en) * 2003-10-30 2007-07-24 Hewlett-Packard Development Company, L.P. Optical targets
KR101001875B1 (ko) * 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
CN101852985B (zh) * 2009-03-30 2013-01-09 鸿富锦精密工业(深圳)有限公司 一种基板对位标记的制作方法
US8628677B2 (en) * 2011-03-31 2014-01-14 Fujifilm Corporation Forming curved features using a shadow mask
CN113540040B (zh) * 2021-07-15 2023-04-11 长江存储科技有限责任公司 一种半导体结构的制造方法及其测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147179A (en) * 1975-06-12 1976-12-17 Fujitsu Ltd Method of munufacturing of semiconductor device
JPS5645294A (en) * 1979-09-19 1981-04-24 Toshiba Corp End cock welding method for covering tube of atomic fuel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600241A (en) * 1968-09-09 1971-08-17 Ibm Method of fabricating semiconductor devices by diffusion
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
US4170501A (en) * 1978-02-15 1979-10-09 Rca Corporation Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
US4351892A (en) * 1981-05-04 1982-09-28 Fairchild Camera & Instrument Corp. Alignment target for electron-beam write system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51147179A (en) * 1975-06-12 1976-12-17 Fujitsu Ltd Method of munufacturing of semiconductor device
JPS5645294A (en) * 1979-09-19 1981-04-24 Toshiba Corp End cock welding method for covering tube of atomic fuel

Also Published As

Publication number Publication date
EP0174986B1 (en) 1992-01-08
EP0174986A1 (en) 1986-03-26
WO1985004134A1 (en) 1985-09-26
ATE71476T1 (de) 1992-01-15
US4487653A (en) 1984-12-11
EP0174986A4 (en) 1989-06-14
DE3585115D1 (de) 1992-02-20

Similar Documents

Publication Publication Date Title
EP0166983B1 (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
GB1573496A (en) Bipolar transistors and method of manufacturing the same
JPS61501483A (ja) 埋込層の形成および位置づけ方法
US4371423A (en) Method of manufacturing semiconductor device utilizing a lift-off technique
JPS6158974B2 (ja)
GB2081187A (en) Retro-etch process for integrated circuits
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
US3860461A (en) Method for fabricating semiconductor devices utilizing composite masking
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
JPS5827335A (ja) 半導体装置の製造方法
JPS6213047A (ja) 半導体装置の製造方法
JPS6387741A (ja) 半導体装置の製造方法
JPH0115145B2 (ja)
JPH0311658A (ja) 半導体装置の製造方法
JPS6041243A (ja) 半導体装置の製造方法
JPS6189633A (ja) 半導体装置の製造方法
JPH0140502B2 (ja)
JPH02159035A (ja) 集積回路装置
JPH0462178B2 (ja)
JPS63127555A (ja) 半導体装置の製造方法
JPS6358963A (ja) シヨツトキバリヤダイオ−ドの製造方法
JPH0669093A (ja) 重ね合わせマークとその製造方法
JPH0337740B2 (ja)
JPH0194625A (ja) 半導体集積回路の製造方法