JPS6158974B2 - - Google Patents

Info

Publication number
JPS6158974B2
JPS6158974B2 JP7755378A JP7755378A JPS6158974B2 JP S6158974 B2 JPS6158974 B2 JP S6158974B2 JP 7755378 A JP7755378 A JP 7755378A JP 7755378 A JP7755378 A JP 7755378A JP S6158974 B2 JPS6158974 B2 JP S6158974B2
Authority
JP
Japan
Prior art keywords
silicon
mask
layer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7755378A
Other languages
English (en)
Other versions
JPS5414680A (en
Inventor
Ii Magudo Inguritsudo
Magudo Suteiibun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5414680A publication Critical patent/JPS5414680A/ja
Publication of JPS6158974B2 publication Critical patent/JPS6158974B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching

Description

【発明の詳細な説明】 本発明はシリコンマスクの製造方法に係る。
一般的に集積回路はフオトリソグラフイツク製
造技法によつて形成されるが、実際には基板上に
特定な平面パターンを限定する製造工程ごとに前
もつてフオトレジスト・パターンが集積回路基板
上に形成されなければならない。このフオトレジ
ストは製造中に形成される多種類の金属パターン
をフオトリソグラフイツク食刻により限定し、又
同様にフオトレジストは基板内への導電型決定不
純物の導入を制限しあるいは電気的絶縁領域を制
限する為に用いられる絶縁層あるいは障壁層のパ
ターンを形成する為に用いられる。
現在の技術水準において任意の標準的な大規模
集積回路の製造には何十回ものフオトリソグラフ
イツク・マスキング工程が必要となる。上記工程
の各々は複雑であり、フオトレジスト層を露光す
る分離可能なマスクたとえば通常の金属ガラスマ
スクの形成、次いでこのマスクを通し光を当てる
フオトレジストの露光、そしてフオトレジストの
現像よりなる。更に、このフオトレジスト露光工
程のそれそれはかなり困難な基板とガラスマスク
との整列を必要とする。この整列の困難性の一部
は基板上の整列表示マークとガラスマスク上の整
列表示マークとの間で整列がなされなければなら
ないことである。これらの整列表示手段の像は整
列用顕微鏡の対物レンズに達する前に1.3mmから
1.5mmの厚さのガラスを通らなければならない。
整列マークと対物レンズとの間の相当な距離が整
列において光学的収差をまねく。又基板整列表示
手段の像は基板をおおつているフオトレジスト層
を通り抜けなければならないがフオトレジスト層
内の光の分散によつて何んらかの収差をまねく。
それ故にフオトリソグラフイツク技法を使用し
ない集積回路製造技法が望まれ且つ特定の工程に
要する幾何学的形状を定める働きをする分離可能
なマスクで集積回路製造工程のそれぞれがなされ
なければならない。シリコンは基板と同じ熱膨張
係数を有し従つて熱処理を必要とする一体化され
た製造工程中にマスクのひずみが起らないので、
シリコンは分離可能なマスクの為の望ましい材料
である。
イオン注入による集積回路素子の製造にシリコ
ンマスクを用いることが米国特許第3713922号で
開示されている。しかしながら、このマスク構造
体は薄いシリコンよりなる利用可能なマスク部分
即ち窓部分は比較的小さく、マスクの相当の部分
が厚いシリコンよりなる支持リブ配列体により占
められている。上記特許に示すように、薄いシリ
コン（１ミクロンの厚さ）の窓部は50ミクロンか
ら500ミクロンの横寸法を有し、約25ミクロンの
厚さのリブの配列体によつて保持されている。
しかしながら、標準的大規模集積回路は1.25mm
から12.5mmあるいはそれ以上の横寸法を有するチ
ツプを必要とするから、上記特許に示された構造
体は、それぞれの窓がチツプ全体をマスクするよ
うに1.25mmから12.5mmのオーダの対応する寸法を
有する薄い部分を備えたシリコンマスクを提供す
ることができるとは思えない。
従つて、本発明の主目的は大規模集積回路の製
造に用いられる自己支持型の分離可能なシリコン
マスクを作る方法を提供することである。
本発明の他の目的は大規模集積回路の製造で通
常のフオトリソグラフイツクマスクに代り用いる
ことができるシリコンマスクを製造する方法を提
供することである。
半導体集積回路の製造において、本発明に従う
と、最初平坦なシリコン基板表面に、この基板よ
り高い濃度の導電型決定不純物を有するシリコン
層を形成せしめる処理によつてこのシリコンマス
クを形成し、次いで基板を通り上記シリコン層へ
至るすくなくとも１個の凹所を形成する為に基板
の選択した部分を優先的に食刻し取り除くように
より低い濃度の導電型決定不純物を有しているシ
リコンを優先的に食刻するエツチ液を上記基板の
他方の表面の選択した部分にほどこすことより、
自己支持型のシリコンマスクで大規模集積回路を
製造する方法が提供される。次いで、基板凹所と
反対側のシリコン層表面から食刻することによつ
て貫通孔のパターンが少なくとも１個の基板凹所
へシリコン層を通り貫通するように形成される。
好ましくは、このできあがつたマスクは互いに分
離された且つシリコン基板の食刻されなかつた部
分によつて夫々支持された複数の凹所を有してい
る。大規模集積回路の製造に用いられる場合に、
この凹所が半導体ウエハーに形成されるチツプに
相当する配列で整列され且つシリコンマスクの食
刻されなかつた部分がウエハの切り口に相当する
ことが望ましい。
本発明の技法は1.25mmのオーダの最小横寸法の
チツプ寸法の凹所を有し、そして好ましくは12.5
mmのオーダの横寸法を有する薄いシリコンマスキ
ング層を持つシリコンマスクを形成する為に用い
られよう。この大きな横寸法においてマスクが自
己支持できるように、シリコンの薄い層も好まし
くは少くなくとも３ミクロンの厚さを有し且つシ
リコンマスクの食刻されない部分すなわちリブ部
分は好ましくは0.127mmから0.375mmの厚さを有す
る。この場合に、シリコンマスクが形成されると
ころの初期のシリコンウエハは0.125mmから0.375
mmのオーダの厚さを有する。このような初期ウエ
ハの厚さにおいては、窓は本発明に平面食刻を最
小にする異方性食刻工程によつて形成され、その
際シリコンは垂直方向に0.125mmから0.375mmの厚
さに食刻される。
第１図及び第１Ａ図は本発明の技法に従つて形
成されたシリコンマスクの一部分を示している。
このマスクは、第１図及び第１Ａ図で示されるよ
うな一連のマスクを用いて製造されるウエハ内の
チツプの寸法にほぼ該当する1.27mmから12.7mmの
オーダの平面寸法を有するようなシリコン１０の
薄い部分から成る。薄いシリコン部分相互間に、
これより厚い保持部分１１を有し、これはできれ
ばその下の集積回路ウエハの切り口領域に相当す
る。薄いシリコン層１０はなるべく３ミクロンか
ら５ミクロンのオーダの厚さを有し、厚い支持部
分すなわちリブ１１の厚さは0.127mmから0.381mm
のオーダである。後に詳細に説明するように、実
質的に平坦であるマスク表面１２は、製造される
べき集積回路と接触して置かれマスクを利用する
いろいろな製造処理が凹所１３を通り薄いマスク
の層１０をアクセスすることによつて達成され
る。薄いシリコン層１０の貫通孔１４は、本発明
マスクを用いて成し逐げられる集積回路製造時の
多種類の処理工程において幾何学的位置を限定す
る役目をする。これらの処理工程はとりわけイオ
ン注入、シリコン基板又は基板上の金属層あるい
は絶縁層の食刻、及びリフト・オフ技法によつて
マスクを通り基板上に金属パターンあるいは電気
的絶縁材のパターンを形成する処理を包含してい
る。
第２Ａ図―第２Ｅ図を参照すると、本発明マス
クを製造する良好な技法が記述されている。シリ
コンマスクの製造技法は、一連のフオトリソグラ
フイツク・マスキング工程を利用しておりこれら
の工程が集積回路技術の公知の知識である為にこ
れらの工程は詳細に記述されない。このフオトリ
ソグラフイツクのマスキング及び製造工程の詳細
は米国特許第3539876号あるいは第3904454号、又
は“lntegrated Circuits，Design Principles
and Fabrication”，R.M.Warner他、McGraw
Hill，1965から得られよう。
第２Ａ図に示すように、10Ω―cmのシート抵抗
をもち且つ＜100＞結晶平面で切断された最初の
Ｐ型シリコン・ウエハは拡散防止マスクとして働
く約5000Åの厚さの２酸化シリコンの熱酸化層２
１を成長させる為に熱酸化される。次いで、この
ウエハは、３×1020アトム／cm2のC0を有し且つ７
×1019アトム／cm2の界面23でのドーピング・レベ
ルを有するＰ＋のシリコン層２２を生成するよう
に1100℃で約64時間一面にほう素カプセル拡散を
受ける。
第２Ｂ図では、約5000Åの厚さで２酸化シリコ
ン層24がＰ＋シリコン層２２上に形成される。Ｐ
＋層２２が約５μの厚さであることに注目すべき
である。本実施例のように、後でシリコンマスク
の薄い部分となるＰ＋シリコン層が５μ以下のオ
ーダの厚さである場合、２酸化シリコン層２４が
熱成長以外の方法で形成されなければならない。
さもなければ、特にこのマスクの一辺が1.27mmか
ら12.7mmのオーダの大きい寸法を有する場合に、
層２２から形成されるマスクの薄いシリコン部分
は何んらかのひずみを受ける。従つて、２酸化シ
リコン層２４はできれば通常のスパツタ付着ある
いは化学的蒸着のような非熱成長法によつて付着
される方が良い。
次いで、1000Åの厚さの窒化シリコン層２５並
びに1000Åの厚さの２酸化シリコン層２６がこの
通常の技法によつて付着される。同時に、窒化シ
リコン層２５′及び２酸化シリコン層２６′が底部
の２酸化シリコン層２１の上に付着されそして通
常のフオトリソグラフイツク食刻技法を用いて複
合マスクが基板２０の底部上に層２１′２５′及び
２６′で形成される。このマスクの開口部２７は
工程２Ｃのように基板内に形成される凹所２８の
パターンを限定する役目をする。
凹所２８は、比較的かるくドーピングされたＰ
基板２０通し選択的に食刻し且つ実質的にはＰ＋
22の下側表面２２で止まる異方性の食刻技法によ
つて基板２０に形成される。0.127mmから0.381mm
の厚さを有するシリコン基板を食刻する場合に、
この異方性の食刻はさもなくば非常に大きなもの
となる不所望な側面方向への食刻を最小にする働
きをする。凹所２８を生成する為のこの異方性食
刻工程は、エチレンジアミン、ピロカテコール及
び水の組成物を用いて成される。この組成物の配
合の一例は、たとえば25mlのエチレンジアミン、
４ｇのピロカテコール及び８mlの水であり、酸化
を防ぐ為にこの溶液にN2を通しながら118℃で作
られる。この組成物は基板２０のようにほう素で
わずかにドーピンングされたシリコンを選択的に
食刻するが層２２のようにほう素でドーピングさ
れたシリコンは実質的に影響されず残るだろう。
この組成物は、このシリコンが＜100＞結晶配向
を有している場合に、残留したマスクのシリコ
ン・リブ２０′が水平方向に対し54.7゜の角度２
９をなすように食刻するから、不所望な側面方向
への食刻は完全に防止される。エチレンジアミン
―ピロカテコール―水の組成物で食刻する場合の
詳細が1976年６月のIEEE Transactions on
Electronic Develop―mentのED23巻６号579頁
―583頁に示されている。
第２Ｄ図では、開孔３０のパターンが集積回路
のフオトリソグラフイツク製造技法を用いた通常
の技法によつてシリコン窒化層２４及びシリコン
２酸化層２５を貫通し形成されている。開孔３０
のこのパターンはシリコンマスクに形成される開
孔パターンに相当する。第２Ｅ図では、開孔パタ
ーンに相当するパターンの貫通孔３１が薄いシリ
コン層２２を貫通し食刻される。貫通孔３１は、
希釈した弗化水素酸と硝酸の組成物のような通常
の集積回路のシリコン食刻技法を用いて薄いシリ
コンン層２２を貫通し食刻されてできる。しかし
ながら、貫通し食刻されなければならないシリコ
ン層２２が３ミクロンから５ミクロンのオーダで
比較的厚いから側面方向への食刻を最小にするこ
とが望まれる。従つて、米国特許第3598710号に
記述されているような通常のスパツタ食刻装置及
び技法を用いたスパツタ食刻、特に反応ガスを用
いて実施されるスパツタ食刻によつてシリコン層
２２を貫通し貫通孔３１を食刻することが好まし
い。良好な１つの反応式スパツタ食刻の環境は
Cl2プラズマである。
最良の結果を得る為に本発明の実施では、貫通
孔３１は層２２の下面２３からの食刻よりむしろ
第２Ｅ図で示すように層２２の表面３２からの食
刻によつて食刻される方が良好である。第２Ｅ図
で示す食刻は、貫通孔の両側が貫通孔の底部へ向
つて約５゜に傾斜している面を有した貫通孔３１
を生成する。この後に第５図及び第６Ａ図に関す
る記述で理解されようが、このマスクが基板上の
金属パターン及び他のパターンの製造におけるリ
フト・オフ工程に用いられる場合にこの傾き面が
負の勾配すなわちリツプ部を成すのでこの傾き面
は特に良好である。
いずれにせよ第２Ｅ図の貫通孔３１のパターン
の形成が完結すると、好ましくは２酸化シリコン
層２１′、２４及び窒化シリコン層２５、２５′
は、基板への不純物の導入、集積回路の金属ある
いは絶縁層あるいはシリコン基板パターンの食
刻、基板の選択的酸化、又はリフト・オフ技法に
よる基板上の金属あるいは絶縁パターンの付着を
行うことができる特定な工程で製造されている集
積回路内に規定されるべき特定の平面パターンに
相当する貫通孔３１のパターンをもつた自己支持
型のシリコンマスクを残すように取り除かれる。
本発明のシリコンマスクが集積回路の製造に用い
られるところの、これらの技法のいくつかの実施
例を次に示す。
第３図を参照するに、Ｎ基板３０内にＰ領域３
５を形成する為に正のほう素イオン注入中にイオ
ン・ビーム３４に対し障壁として用いられるシリ
コンマスク３３が示されている。マスク３３は基
板３０の表面３７と同一平面に置かれている。し
かしながら、この同一平面接触でも標準的な平坦
表面の凹凸によつて約4000Åから10000Åの厚さ
の間隔38が通常マスク33と基板の間に生じる。こ
の実質的に同一平面での接触の為に、光学手段に
よる基板と第１図のＬ型の整列マーク４０のよう
なマスク上の整列マークとの整列は、整列マーク
が基板（図示せず）上の対応する整列表示手段か
らたかだか数ミクロンのところにあるので、非常
に容易である。又この配置では、前述の如くフオ
トリソグラフイツク集積回路製造でのフオトレジ
ストマスクの整列に固有なマスク整列問題の全て
が緩和され、又は解決される。それ故に、本発明
のシリコンマスクでは、基板に関し±0.5μのオ
ーダの整列公差が可能となり、これは通常のフオ
トレジスト・マスキングの整列での±2.0μの整
列公差と対比される。従つて、第３図のイオン注
入された抵抗３５の幅の変動は少なく、非常に小
さな誤差の抵抗が作られる。
第４図を参照するに、RFスパツタリングシス
テムでスパツタ食刻処理中、シリコンマスク４１
がスパツタ食刻マスクとして用いられ、そのシス
テム内に反応イオンを含有しているイオン４２が
集積回路基板４４の上の絶縁層４３にあてられ、
この絶縁層を通し複数の開孔部４５を食刻する。
反応イオンを有するRFスパツタリングシステム
はシリコンマスクの製造に関して上述したシステ
ムと同一ものでよい。特に反応イオンを有する
RFスパツタリングシステムでこのシリコンマス
クがマスクとして用いられる場合に、アルミニウ
ムのような保護金属の2000Åのオーダの薄層４６
でシリコンマスクをおおつた方が望ましいことが
わかつた。これは、第２Ｅ図のマスク貫通孔を設
ける工程に関連し用いられた絶縁材の保護層が取
り除かれた後になされるのがよい。
本発明の自己支持型シリコンマスクは、電気的
絶縁材あるいは金属のどちらかのパターンがマス
クの孔を通り基板上に付着され次いでマスクが余
分の材料を取り除くためにリフト・オフされるよ
うな処理工程を有する集積回路の製造に価値ある
手段を提供する。この工程が第５図に示される。
シリコンマスク５０部分断面は薄い部分及び厚い
部分すなわち支持用のマスク・リブ５２から成
る。マスク５１は金属化パターンが形成される基
板５３に接触して置かれ、そしてアルミニウムの
層５４のような金属付着がマスクした基板上全体
になされる。前述したように、マスクの貫通孔５
６の側面５５が貫通孔５６の縁部にマスク張出し
部すなわちリツプ部５７を形成するようわずかに
負の勾配となつている為に、この手段はリフト・
オフ法で貫通孔内に付着される金属パターン５８
がマスク表面に付着される金属５４とつながらな
いようにするのに必要である。このような不連続
性が与えられるので、アルミニウムを一面にほど
こした層５４が付着されたマスクを取り除き且つ
貫通孔５６のパターンに相当するアルミニウムパ
ターン５８を残すようにマスク５１を容易にリフ
ト・オフできる。この工程が完了すると、金属層
５４は選択的にマスク５１から取り除かれてもよ
く、またマスクは別の集積回路ウエハに対して同
じ処理の為に再使用することができる。
第６図及び第６Ａ図にはシリコンマスクの一部
が示され、これは複合工程すなわち反応イオンを
用いて基板をスパツタ食刻し、次いで基板のスパ
ツタ食刻された領域の金属パターンの付着を行う
為のマスクの使用を説明している。第６図を参照
するに、金属層６１が基板６０の上に形成されそ
して絶縁層６２が金属層をおおうように形成され
る。このシリコンマスク６３は絶縁層６２と接触
して置かれている。説明の便宜上、マスク６３は
マスク貫通孔６４と隣接しているマスクの薄い部
分だけを示す。それから第６図では、マスク貫通
孔６４に相当する貫通孔６５のパターンが２酸化
シリコンのような材料の絶縁層６２にスパツタ食
刻され、斜線で示した金属層６１までひき続き食
刻される。このスパツタリング食刻処理工程の最
良の結果を得る為に、シリコンマスク６３はスパ
ツタ食刻工程でマスクを用いる前に第４図で記述
したように薄いアルミニウム層６６でおおわれた
方が良い。
次いで第６Ａ図では、第５図の方法に従い金属
が絶縁層６２を貫通し延びている開孔６５を通る
金属導電体６８のパターンを形成するように付着
され、斜線で示した金属層６１につながる。付着
した金属６７の残部はリフトオフ・シリコンマス
ク６３によつて取り除かれる。
【図面の簡単な説明】
第１図は本発明のシリコンマスクの一部分を示
す部分的斜視図である。第１Ａ図は第１図の想像
線で示したマスク部分の拡大した断面図である。
第２Ａ図乃至第２Ｅ図は本発明の良好な実施例に
従つて製造中のマスク構造体の一部分を示す断面
図である。第３図は集積回路の製造でのイオン注
入に本発明のマスクを使用した場合を示している
断面図である。第４図は集積回路の製造での食刻
工程中に食刻障壁マスクとして用いられている本
発明マスクの断面図である。第５図は集積回路の
製造での金属化パターンの付着中にリフト・オフ
障壁マスクとして用いられている本発明マスクの
断面図である。第６図及び第６Ａ図は食刻工程の
次に金属付着工程を有する集積回路の製造方法に
用いられる場合の本発明マスクの断面図である。 ３２……シリコン層上面、２３……シリコン層
下面、１３、２８……凹所、２０……シリコン基
板、１４、３１、５６……貫通孔、１０、５１、
２２……シリコン層、３３、４１、５０、６３…
…自己支持型シリコンマスク、３０、４４、５
３、６０……集積回路基板、４３、６２……絶縁
層、６１……金属層、６８……金属導電体。

Claims (1)

    【特許請求の範囲】
  1. １ 100方向の平坦なシリコン基板の一表面に、
    該シリコン基板より高い濃度の導電型決定不純物
    を有するシリコン層を形成し、上記シリコン層の
    表面上にCVD法により二酸化シリコン層及び窒
    化シリコン層より成るマスキング層を形成し、上
    記基板の反対側表面の選択された部分に、導電型
    決定不純物の濃度が低いシリコンを優先的にエツ
    チングするエチレン・ジアミン、ピロカテコール
    及び水より成るエツチング液を作用させて、上記
    基板の選択された部分の低不純物濃度領域を優先
    的に除去することによつて上記基板を経て上記シ
    リコン層に至る少なくとも１つの凹部を形成し、
    上記マスキング層に開口パターンを形成し、上記
    開口を経て上記シリコン層をスパツタ法によりエ
    ツチングすることによつて上記シリコン層を経て
    上記凹部に貫通する、壁面が負の勾配をもつ開口
    パターンを形成する工程を含む、集積回路製造の
    ための不純物注入、食刻及びリフト・オフによる
    パターン形成等に用いられる自己支持性のシリコ
    ン・マスクの製造方法。
JP7755378A 1977-07-05 1978-06-28 Method of producing semiconductor ic Granted JPS5414680A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US81294177A 1977-07-05 1977-07-05

Publications (2)

Publication Number Publication Date
JPS5414680A JPS5414680A (en) 1979-02-03
JPS6158974B2 true JPS6158974B2 (ja) 1986-12-13

Family

ID=25211042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7755378A Granted JPS5414680A (en) 1977-07-05 1978-06-28 Method of producing semiconductor ic

Country Status (4)

Country Link
EP (1) EP0001038B1 (ja)
JP (1) JPS5414680A (ja)
DE (1) DE2860999D1 (ja)
IT (1) IT1109829B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2922416A1 (de) * 1979-06-01 1980-12-11 Ibm Deutschland Schattenwurfmaske zum strukturieren von oberflaechenbereichen und verfahren zu ihrer herstellung
EP0048291B1 (de) * 1980-09-19 1985-07-03 Ibm Deutschland Gmbh Struktur mit einem eine durchgehende Öffnung aufweisenden Siliciumkörper und Verfahren zu ihrer Herstellung
DE3267491D1 (en) * 1981-03-02 1986-01-02 Bbc Brown Boveri & Cie Process for doping semiconductor bodies for the production of semiconductor devices
DE3176643D1 (en) * 1981-10-30 1988-03-10 Ibm Deutschland Shadow projecting mask for ion implantation and lithography by ion beam radiation
US4482427A (en) * 1984-05-21 1984-11-13 International Business Machines Corporation Process for forming via holes having sloped walls
DE3476281D1 (en) * 1984-07-16 1989-02-23 Ibm Deutschland Process to repair transmission masks
EP0237844A1 (de) * 1986-03-18 1987-09-23 BBC Brown Boveri AG Verfahren zur Herstellung einer Abdeckschicht für die Halbleitertechnik sowie Verwendung der Abdeckschicht
JP2725319B2 (ja) * 1988-11-07 1998-03-11 富士通株式会社 荷電粒子線マスクの製造方法
US5234781A (en) * 1988-11-07 1993-08-10 Fujitsu Limited Mask for lithographic patterning and a method of manufacturing the same
US4919749A (en) * 1989-05-26 1990-04-24 Nanostructures, Inc. Method for making high resolution silicon shadow masks
JP2506019B2 (ja) * 1991-04-25 1996-06-12 富士通株式会社 透過マスクの製造方法
US5326426A (en) * 1991-11-14 1994-07-05 Tam Andrew C Undercut membrane mask for high energy photon patterning
US6335534B1 (en) 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
DE10017422A1 (de) * 2000-04-07 2001-10-11 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungverfahren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1235077A (en) * 1969-05-07 1971-06-09 Standard Telephones Cables Ltd Improvements in or relating to pressure transducers
US4013502A (en) * 1973-06-18 1977-03-22 Texas Instruments Incorporated Stencil process for high resolution pattern replication
DE2359511A1 (de) * 1973-11-29 1975-06-05 Siemens Ag Verfahren zum lokalisierten aetzen von siliciumkristallen
US4021276A (en) * 1975-12-29 1977-05-03 Western Electric Company, Inc. Method of making rib-structure shadow mask for ion implantation

Also Published As

Publication number Publication date
JPS5414680A (en) 1979-02-03
EP0001038A1 (de) 1979-03-21
EP0001038B1 (de) 1981-09-02
IT7824892A0 (it) 1978-06-23
IT1109829B (it) 1985-12-23
DE2860999D1 (en) 1981-11-26

Similar Documents

Publication Publication Date Title
US4256532A (en) Method for making a silicon mask
EP0043942B1 (en) Method for forming integrated circuits having a pattern of narrow dimensioned dielectric regions
US4549927A (en) Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
JPH033389B2 (ja)
JPS5857902B2 (ja) 狭いマスク開孔の形成方法
US4168999A (en) Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
GB1567808A (en) Semiconductor devices and method of manufacturing the same
JPS6158974B2 (ja)
JPH04229616A (ja) 半導体層構造に開口を製造する方法
JPS63107119A (ja) ステップ絶縁層を有する集積回路の製造方法
GB1573760A (en) Transistor manufacture
JPS61501483A (ja) 埋込層の形成および位置づけ方法
EP0127814B1 (en) Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
EP0066675B1 (en) Processes for the fabrication of field effect transistors
JPS6214095B2 (ja)
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
JPS58170030A (ja) 半導体装置の製造方法
JPH0115145B2 (ja)
JPS58121643A (ja) 半導体装置の製造方法
JPS60785B2 (ja) Ｍｏｓ型半導体装置の製造方法
JPS6161546B2 (ja)
Böer et al. Integrated Circuit Processing
JPS61174638A (ja) 電極金属配線パタ−ンの形成方法
JPS59130469A (ja) 半導体装置およびその製造方法