DE2359511A1 - Verfahren zum lokalisierten aetzen von siliciumkristallen - Google Patents

Verfahren zum lokalisierten aetzen von siliciumkristallen

Info

Publication number
DE2359511A1
DE2359511A1 DE2359511A DE2359511A DE2359511A1 DE 2359511 A1 DE2359511 A1 DE 2359511A1 DE 2359511 A DE2359511 A DE 2359511A DE 2359511 A DE2359511 A DE 2359511A DE 2359511 A1 DE2359511 A1 DE 2359511A1
Authority
DE
Germany
Prior art keywords
trench
etching
depression
elements
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2359511A
Other languages
English (en)
Other versions
DE2359511C2 (de
Inventor
Ulrich Dr Schwabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2359511A priority Critical patent/DE2359511C2/de
Priority to AT774874A priority patent/AT348023B/de
Priority to GB44783/74A priority patent/GB1487849A/en
Priority to CA212,778A priority patent/CA1036473A/en
Priority to FR7437753A priority patent/FR2252907B1/fr
Priority to IT29813/74A priority patent/IT1025994B/it
Priority to US05/527,894 priority patent/US3977925A/en
Priority to JP49138291A priority patent/JPS5086985A/ja
Publication of DE2359511A1 publication Critical patent/DE2359511A1/de
Application granted granted Critical
Publication of DE2359511C2 publication Critical patent/DE2359511C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/53—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone involving the removal of at least part of the materials of the treated article, e.g. etching, drying of hardened concrete
    • C04B41/5338—Etching
    • C04B41/5353—Wet etching, e.g. with etchants dissolved in organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

"Verfahren zum lokalisierten Ätzen von Siliciumkristallen"
Die Erfindung "betrifft ein Verfahren zum lokalisierten. Ätzen von Siliciumkristallen unter Verwendung .einer Ätzmaske und eines aus Salpetersäure, Flußsäure, Essigsäure und Wasser zusammengesetzten Ätzmittels. .
Dem Stand der Technik zufolge, wie er zum Beispiel in Hunter "Handbook of Semiconductor Electronics" (1956) Seite 8-3 beschrieben ist, werden aus Fluß- und Salpetersäure bestehende Ätzmittel', denen als Moderator Eisessig und als Acclerator Brom beigefügt ist, zum Ätzen von Silicium oder Germanium häufig an-■,ewend.et. Die dabei ^verwendete Mischung CP4 besteht aus gleichen
j Teilest konzentrierter HNCU beigemischt sind.
Handelt es sich nun um ein Verfahren der Eingangs definierten. Art, so kann mitunter ein solches Ätzmittel, wenn es· die bekannte Zusammensetzung aufweist, ungünstig sein. Handelt es sich zum Bei spiel um die Herstellung der Elemente einer integrierten Schaltung in einer auf einer Siliciumscheibe des einen Leitungstyps erzeugten epitaktischen Schicht vom entgegengesetzten Leitungstyp,, so ist es üblich, im,Interesse der Unterdrückung parasitärer Ströme zwischen den Elementen je einen Graben zwischen je zwei Elementen zu ätzen, der die epitaktische Schicht völlig auftrennt. In den Gräben werden dann Isolierschichten erzeugt, die bis zu den Kontaktstellen der einzelnen Elemente der integrierten Schaltung reichen, und-auf der dann Leitbahnen zur Erzielung der nötigen leitenden Verbindungen zwischen den Elementen der integrierten Schaltung aufgebracht werden.
VPA 9/110/3088
50982 3/0772
Diese Leitbahnen erleiden nun erfahrungsgemäß häufig an den Gräben eine Unterbrechung, wenn die Gräben mit den üblichen Ätzmitteln, insbesondere auch mit CP4, erzeugt wurden. Der Grund wird anhand der Mg. 1 erklärt. Diese zeigt das Ätzprofil eines mit einer geeigneten Ätzmaske, zum Beispiel aus Si-zN, erzeugten Grabens oder Loches. Man erkennt, daß das Profil mit einer sehr steilen Planke mit einem Böschungswinkel von nahezu 90° ansetzt. Oxydiert man zum Beispiel nun nach Ent-Pernung der Si^N, -Ätzmaske die Siliciumoberfläche außerhalb und innerhalb einer solchen Vertiefung und führt quer zu der Vertiefung eine Leitbahn auf der SiO2 -Schutzschicht zu den beiderseits der Vertiefung befindlichen Halbleiterelementen, so tritt an der oberen Kante der Vertiefung wegen des steilen Böschungswinkels sehr leicht eine Unterbrechung der Leitbahn durch Abreißen auf.
Es ist die Aufgabe der Erfindung, hier eine Abhilfe zu finden.
Erfindungsgemäß gelingt sie, wenn die zu ätzende Siliciumoberfläche mit einer 100-Fläche des Siliciumgitters zusammenfällt und ein Ätzmittel verwendet wird, bei dem auf je 100g HNO3 oe 20g + 50$ H2O, 4g + IOO96 HP und 110g + 20$ CH5COoH kommen. Weitere Bestandteile, zum Beispiel Br, sind nicht vorgesehen.
•Das erreichte Ätzprofil, wie man es unter Verwendung einer geeigneten Ätzmaske, zum Beispiel Si,N. -Maske erhält, ist in Figur 2 dargestellt. Es verläuft wesentlich flacher als bei den üblichen Ätzmitteln. Auch durch die Oxydation der
VPA 9/110/3088 - - 3 -
509823/0772
. ■.■--■.■ ... ■■ .■■-■' ;-235-951.Ϊ - 3 - - " ■■■'■-■· ν- .
Grabenoberfläche tritt keine wesentliche Versteilerung der Planke auf, so daß auf ihr auch dünnste Leitbahnen quer zum Verlauf eines solchen Grabens aufgebracht und im Betrieb selbst bei höheren Temperaturen gehalten werden können:, ohne daß es zu einem Abreißen derLeitbahnen.kommt.
Der Ätzvorgang "bei dem erfindungsgemäßen Verfahren erfolgt zweckmäßig bei einer Temperatur 18 -■■ 30° C. Vorzugsweise anzuwendende optimale Bedingungen sind: .
T. eine Zusammensetzung des Ätzmittels, bei der". auf je 100g HNO3 an H2O 20g, an CH5COOH 110g und an HE 4g fallen; / " '
2. eine Ätztemperatur von 22 C.
Als Ätzmaske sind alle Stoffe geeignet, die einen festen Überzug auf der 'Siliciumoherf lache bilden,!"der von _dein Ätzmittel nicht angegriffen wird. Zu nennen sind Photolacke, Si,N, -Schichten,- Schichten gewisse/r Metalle, wie Molybdän, Tantal, Niob und ggf. auch Platin oder Gold.
Der gewünschte Erfolg ist ziemlich daran gebunden,· daß die · zu ätzende,Siliciumoberflache mit einer 100-Ebene des SiIi-. ciumgitters zusammenfällt. Nimmt man andere Ebenen, zum Beispiel die 111-Fläche, so erhält man auch mit diesem Ätzmittel steile. -Böachungswinkel, oder sogar ein überhängendes Profil. Als Grenze für eine nochzulässige Abweichung von.100-Ebeneri kann ein Trinke 1 von + 20° angegenben werden. Am günstigsten ist jedoch erfahrungsgemäß eine Siliciumoberflache, die exakt mit einer 100-Ebene zusammenfällt. .--.
50982370772 /
4 Patentansprüche ; -.4 -
2 Figuren ■ ./-■ . .

Claims (4)

  1. Patentansprüche
    η I )Verfahren zum lokalisierten Ätzen von Siliciumkristallen unter Verwendung einer Ätzmaske und eines aus Salpetersäure (HfTO7), Flußsäure (HP), Essigsäure (CH5COOH) und Wasser (HpO) zusammengesetzten Ätzmittels, dadurch gekennzeichnet, daß die zu ätzende Siliciumoberflache mit einer 100-Fläche des Silieiumgitters (mit einer Toleranz von höchstens + 20 ) zusammenfällt und daß ein Ätzmittel verwendet wird, "bei dem auf je 100g 20g + 50% H0O, 4g + 100$ HF und 110g + 20$ CH^COOH kommen.
  2. 2.)Verfahren nach Anspruch 1- oder 2, dadurch gekennzeichnet, daß die Ätzung bei einer Temperatur von 18 bis 30 , insbesondere bei 22 vorgenommen wird.
  3. 3.)Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Ätzmaske Schichten aus Si^F« und/oder gewisser ätzresistenter Metalle und/oder aus Photolack verwendet werden.
  4. 4.)Verfahren nach einem der Ansprüche 1 bis 3» dadurch ge kennzeich net, daß es zum Erzeugen einer ■ grabenartigen Vertiefung zwischen zwei Elementen einer Halbleiterverbundanordnung verwendet und die erhaltene grabenartige Vertiefung mit einer beiderseits über die grabenartige Vertiefung hinausreichenden, zum Beispiel aus SiOp bestehenden Isolierschicht versehen und daß auf dieser eine quer über die grabenartige Vertiefung geführte, eine elektrische Verbindung zwischen je einer Elektrode der Elemente beiderseits der grabenartigen Vertiefung herstellende elektrische Leitbahn aufgebracht wird.
    509823/0772
    VPA 9/IIO/3O88 Stg/Nem
DE2359511A 1973-11-29 1973-11-29 Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen Expired DE2359511C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE2359511A DE2359511C2 (de) 1973-11-29 1973-11-29 Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen
AT774874A AT348023B (de) 1973-11-29 1974-09-26 Verfahren zum herstellen einer halbleiter- anordnung aus silizium
GB44783/74A GB1487849A (en) 1973-11-29 1974-10-16 Localised etching of silicon crystals
CA212,778A CA1036473A (en) 1973-11-29 1974-10-31 Process for the localised etching of silicone crystals
FR7437753A FR2252907B1 (de) 1973-11-29 1974-11-15
IT29813/74A IT1025994B (it) 1973-11-29 1974-11-26 Procedimento per l attacco chimico localizzato di cristalli di silicio
US05/527,894 US3977925A (en) 1973-11-29 1974-11-27 Method of localized etching of Si crystals
JP49138291A JPS5086985A (de) 1973-11-29 1974-11-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2359511A DE2359511C2 (de) 1973-11-29 1973-11-29 Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen

Publications (2)

Publication Number Publication Date
DE2359511A1 true DE2359511A1 (de) 1975-06-05
DE2359511C2 DE2359511C2 (de) 1987-03-05

Family

ID=5899430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2359511A Expired DE2359511C2 (de) 1973-11-29 1973-11-29 Verfahren zum lokalisierten Ätzen von Gräben in Siliciumkristallen

Country Status (8)

Country Link
US (1) US3977925A (de)
JP (1) JPS5086985A (de)
AT (1) AT348023B (de)
CA (1) CA1036473A (de)
DE (1) DE2359511C2 (de)
FR (1) FR2252907B1 (de)
GB (1) GB1487849A (de)
IT (1) IT1025994B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143455A (en) * 1976-03-11 1979-03-13 Siemens Aktiengesellschaft Method of producing a semiconductor component
IT1109829B (it) * 1977-07-05 1985-12-23 Ibm Processo di fabbricazione di cercuiti integrati
US4354896A (en) * 1980-08-05 1982-10-19 Texas Instruments Incorporated Formation of submicron substrate element
US4395304A (en) * 1982-05-11 1983-07-26 Rca Corporation Selective etching of phosphosilicate glass
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
US5135607A (en) * 1986-04-11 1992-08-04 Canon Kabushiki Kaisha Process for forming deposited film
EP0296348B1 (de) * 1987-05-27 1993-03-31 Siemens Aktiengesellschaft Ätzverfahren zum Erzeugen von Lochöffnungen oder Gräben in n-dotiertem Silizium
US4943719A (en) * 1989-01-17 1990-07-24 The Board Of Trustees Of The Leland Stanford University Microminiature cantilever stylus
US5021364A (en) * 1989-10-31 1991-06-04 The Board Of Trustees Of The Leland Stanford Junior University Microcantilever with integral self-aligned sharp tetrahedral tip
JP3194594B2 (ja) * 1990-09-26 2001-07-30 株式会社日立製作所 構造体の製造方法
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法，エッチング方法及び自動エッチング装置，並びに半導体装置の製造方法
DE4305297C2 (de) * 1993-02-20 1998-09-24 Telefunken Microelectron Strukturbeize für Halbleiter und deren Anwendung
US5484507A (en) * 1993-12-01 1996-01-16 Ford Motor Company Self compensating process for aligning an aperture with crystal planes in a substrate
US5575929A (en) * 1995-06-05 1996-11-19 The Regents Of The University Of California Method for making circular tubular channels with two silicon wafers
JPH09260342A (ja) * 1996-03-18 1997-10-03 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
US5753561A (en) * 1996-09-30 1998-05-19 Vlsi Technology, Inc. Method for making shallow trench isolation structure having rounded corners
JP2000164586A (ja) * 1998-11-24 2000-06-16 Daikin Ind Ltd エッチング液
US6914009B2 (en) * 2001-05-07 2005-07-05 Applied Materials Inc Method of making small transistor lengths

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB950041A (en) * 1961-02-15 1964-02-19 Westinghouse Electric Corp Unipolar-bipolar semiconductor device
FR2021184A1 (de) * 1968-10-21 1970-07-17 Philips Nv

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3680205A (en) * 1970-03-03 1972-08-01 Dionics Inc Method of producing air-isolated integrated circuits
JPS513474B1 (de) * 1970-06-25 1976-02-03
US3796612A (en) * 1971-08-05 1974-03-12 Scient Micro Syst Inc Semiconductor isolation method utilizing anisotropic etching and differential thermal oxidation
JPS4839339A (de) * 1971-09-25 1973-06-09
JPS519269B2 (de) * 1972-05-19 1976-03-25
US3810796A (en) * 1972-08-31 1974-05-14 Texas Instruments Inc Method of forming dielectrically isolated silicon diode array vidicon target
US3839111A (en) * 1973-08-20 1974-10-01 Rca Corp Method of etching silicon oxide to produce a tapered edge thereon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB950041A (en) * 1961-02-15 1964-02-19 Westinghouse Electric Corp Unipolar-bipolar semiconductor device
FR2021184A1 (de) * 1968-10-21 1970-07-17 Philips Nv

Also Published As

Publication number Publication date
FR2252907B1 (de) 1982-06-04
IT1025994B (it) 1978-08-30
ATA774874A (de) 1978-06-15
CA1036473A (en) 1978-08-15
GB1487849A (en) 1977-10-05
FR2252907A1 (de) 1975-06-27
US3977925A (en) 1976-08-31
JPS5086985A (de) 1975-07-12
DE2359511C2 (de) 1987-03-05
AT348023B (de) 1979-01-25

Similar Documents

Publication Publication Date Title
DE2359511A1 (de) Verfahren zum lokalisierten aetzen von siliciumkristallen
DE102015112914B4 (de) Struktur eines Finnen-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
DE1514818C3 (de)
DE102013101935B4 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE3339957A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE102016100258B4 (de) Verfahren zur Bildung einer Zwischenschicht für Kupferstrukturierung
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE112020003222B4 (de) Zwischenverbindungsanordnung mit vollständig ausgerichteten durchkontakten
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
US3586922A (en) Multiple-layer metal structure and processing
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE69132842T2 (de) Nassätzverfahren mit hoher Selektivität zwischen Cu und Cu3Ge
DE2621139A1 (de) Integrierte schaltung und verfahren zu ihrer herstellung
DE1289188B (de) Metallbasistransistor
DE102018122941A1 (de) Halbleiter-Die-Bondpad mit isolierendem Separator
DE60016423T2 (de) Ätzmethode und plasmabehandlungsmethode
DE102022129964A1 (de) Wärmeableitungsstrukturen
DE69422252T2 (de) Halbleiteranordnung mit einem Halbleiterelement ausgestaltet in einer Mesastruktur

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: SCHWABE, ULRICH, DR., 8000 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee