CN103887160B - 控制栅极刻蚀方法 - Google Patents

控制栅极刻蚀方法 Download PDF

Info

Publication number
CN103887160B
CN103887160B CN201410106533.8A CN201410106533A CN103887160B CN 103887160 B CN103887160 B CN 103887160B CN 201410106533 A CN201410106533 A CN 201410106533A CN 103887160 B CN103887160 B CN 103887160B
Authority
CN
China
Prior art keywords
etching
dielectric layer
polysilicon
gate
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410106533.8A
Other languages
English (en)
Other versions
CN103887160A (zh
Inventor
秦伟
高慧慧
杨渝书
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106533.8A priority Critical patent/CN103887160B/zh
Publication of CN103887160A publication Critical patent/CN103887160A/zh
Application granted granted Critical
Publication of CN103887160B publication Critical patent/CN103887160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes

Abstract

本发明提供一种控制栅极刻蚀方法，所述方法包括：提供一闪存存储器的cell区结构；进行光刻工艺和刻蚀工艺使所述掩膜层中形成开口；以所述掩膜层为掩膜对所述多晶硅控制栅极进行刻蚀，使所述刻蚀停止于所述多晶硅间介质层，保留位于所述STI上的多晶硅间介质层；进行多晶硅控制栅极过刻蚀；对所述多晶硅间介质层进行第一步刻蚀工艺步骤；对所述多晶硅间介质层进行第二步刻蚀工艺步骤，去除所述隔离浮动栅极层侧壁的所述多晶硅间介质层；对所述隔离浮动栅极层进行刻蚀。通过本发明的方法将现有技术中多晶硅间介质层刻蚀步骤分成两步，并利用各项同性刻蚀气体作为工艺中的刻蚀气体，能够有效改善浅槽隔离损失，以保证半导体器件的性能和可靠性。

Description

控制栅极刻蚀方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种控制栅极刻蚀方法。
背景技术
随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展。相应的，对半导体器件制造的精密控制的要求也越来越高，以保证产品满足设计的要求并提高成品率。
目前，闪存（Flash）是现在市场上主要的非易失存储器装置,被广泛应用于手机、掌上电脑等数码装备。闪存的存储单元（Cell）区的栅极由多晶硅控制栅极、多晶硅间介质层、多晶硅浮动栅极、栅极介质层和衬底构成。
图1是现有技术中进行控制栅极刻蚀工艺前的垂直于控制栅的器件剖面结构示意图；图2-6为现有技术中进行栅极刻蚀工艺流程中每个步骤后的平行于控制栅的器件剖面结构示意图。
首先提供一晶圆11，晶圆11已完成STI填充15，隔离浮动栅极层13，多晶硅间介质层12与控制栅极14及其掩膜制作工艺。
然后，对晶圆11进行光刻与掩膜层的刻蚀，形成如图1和2所示结构。
随后，对控制栅极14进行主刻蚀工艺步骤，刻蚀在接触到多晶硅间介质层12时结束，形成如图3所示结构。
然后，对控制栅极14进行过刻蚀工艺步骤，去除隔离浮动栅极层13之间的剩余的控制栅极14’，形成如图4所示结构。
然后，对多晶硅间介质层12进行刻蚀，由于隔离浮动栅极层13侧壁存在阶跃高度（step height）12’，故而该步骤需要足够多的时间来完全去除多晶硅间介质层12，而在这一过程中，会造成一定量的浅槽隔离15损失，如图5所示。
最后，对隔离浮动栅极层13进行刻蚀，形成如图6所示结构。
如上述方法中，由于在对多晶硅间介质层的step height进行刻蚀的工艺过程中，由于工艺耗时过长导致浅槽隔离损失，进而对后续工艺造成不利影响，并最终影响半导体器件的性能和可靠性。
中国专利（CN102486441B）公开了一种TEM样品在加工的方法，分别获取TEM样品的第一非晶层和第二非晶层表面的SEM图片，然后根据第一非晶层和第二非晶层表面的SEM图片，确定第一非晶层或第二非晶层的表面作为TEM样品的在加工表面，采用FIB对所确定的TEM样品的在加工表面进行扫描处理。
该专利主要解决了TEM制样过程中对用那个品中的目标区域造成损伤的问题，但并未涉及到如何在保证速度的情况下对无法进行拍照的样品进行再制备。
中国专利（CN101599430A）公开了一种半导体器件栅极的形成方式，包括：获取半导体基底上的栅极介质层厚度；根据栅极介质层厚度与着陆刻蚀时间的对应关系，由获取的栅极介质层厚度值确定着陆刻蚀时间；在所述栅极介质层上形成栅层；刻蚀所述栅层以形成栅极，所述刻蚀过程中采用所确定的着陆刻蚀时间进行栅极的着陆刻蚀。相应的，该发明还公开了一种半导体器件栅极的形成方法和栅极刻蚀的控制系统，能够提高对栅极轮廓控制的准确性，获得理想的栅极轮廓。
中国专利（CN1787176A）公开了一种可控制栅极结构长度的刻蚀工艺，它是利用硬式掩膜层，来提高对多晶硅层刻蚀时的选择比，在对多晶硅层的刻蚀工艺中，采用三阶段的刻蚀（第一主刻蚀/第二主刻蚀/过度刻蚀）；在第一主刻蚀刻蚀气体中，包含四氟化碳来加强整个图案化硬式掩膜层及多晶硅层侧壁的高分子薄膜组合物；高分子薄膜组合物能有效抵抗卤化物对多晶硅层的侧蚀，使得多晶硅层的水平宽度，不致因侧蚀所减少，图案化后的硬件掩膜层更能够抵抗刻蚀气体的侵蚀，维持应有的图案，解决通常因图案化光阻因被侵蚀变形，导致整个栅极结构可能变小进而产生次始漏电的问题。
上述两篇专利为本发明最接近现有技术，同样都提出了对栅极的改进刻蚀方法，但均未涉及对在控制栅极刻蚀中减小对浅槽隔离损失的改进。
发明内容
鉴于上述问题，本发明公开了一种控制栅极刻蚀方法。
本发明的上述目的是通过以下技术方法实现的：
一种控制栅极刻蚀方法，应用于闪存存储器中，其中，所述方法包括如下步骤：
提供一闪存存储器的cell区结构，所述cell区结构由下至上依次包括设置有STI的衬底、栅极介质层、多晶硅浮动栅极、多晶硅间介质层、多晶硅控制栅极和掩膜层，所述多晶硅浮动栅极位于所述衬底中不含有STI的区域的上方；
进行光刻工艺和刻蚀工艺使所述掩膜层中形成开口；
以所述掩膜层为掩膜对所述多晶硅控制栅极进行刻蚀，使所述刻蚀停止于所述多晶硅间介质层，保留位于所述STI上的控制栅极部分；
进行多晶硅控制栅极过刻蚀，以去除位于所述STI上的控制栅极部分；
对所述多晶硅间介质层进行第一步刻蚀工艺步骤，去除所述隔离浮动栅极层和所述STI上方的多晶硅间介质层；
对所述多晶硅间介质层进行第二步刻蚀工艺步骤，去除所述隔离浮动栅极层侧壁的所述多晶硅间介质层；
对所述隔离浮动栅极层进行刻蚀。
所述的控制栅极刻蚀方法，其中，所述第二步刻蚀工艺步骤中，采用具有各向同性的刻蚀能力且对多晶硅间介质层具有较高选择比的刻蚀气体进行刻蚀。
所述的控制栅极刻蚀方法，其中，所述刻蚀气体在一个高功率等离子源中形成。
所述的控制栅极刻蚀方法，其中，所述高功率等离子源使用0-20V的偏压功率设定。
所述的控制栅极刻蚀方法，其中，使用CF4或CHF3作为刻蚀气体。
所述的控制栅极刻蚀方法，其中，所述刻蚀气体气压值为3-5mTorr。
所述的控制栅极刻蚀方法，其中，所述刻蚀气体流量为100-200sccm。
所述的控制栅极刻蚀方法，其中，所述第二步刻蚀工艺步骤的工艺刻蚀时间视所述多晶硅间介质层厚度与所述第二步刻蚀工艺步骤的工艺刻蚀速率而定。
上述技术方法具有如下优点或有益效果：
通过本发明的方法将现有技术中多晶硅间介质层刻蚀步骤分成两步，并利用各项同性刻蚀气体作为工艺中的刻蚀气体，能够有效改善浅槽隔离损失，以保证半导体器件的性能和可靠性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是现有技术中进行控制栅极刻蚀工艺前的垂直于控制栅的器件剖面结构示意图；
图2-6为现有技术中进行控制栅极刻蚀工艺流程中每个步骤后的平行于控制栅的器件剖面结构示意图；
图7为本发明方法进行控制栅极刻蚀工艺前的垂直于控制栅的器件剖面结构示意图；
图8-12为本发明方法进行控制栅极刻蚀工艺流程中每个步骤后的平行于控制栅的器件剖面结构示意图。
具体实施方式
本发明提供一种控制栅极刻蚀方法，可应用于技术节点为65/55nm以及45/40nm的工艺中；可应用于以下技术平台中：Flash。
本发明的核心思想是通过将现有技术中多晶硅间介质层刻蚀步骤分成两步，并利用各项同性刻蚀气体作为工艺中的刻蚀气体，以避免在多晶硅间介质层step height刻蚀过程中，因过长的工艺时间导致的浅槽隔离损失。
下面结合附图对本发明方法进行详细说明。
如图7所示，首先提供一闪存存储器件的cell区结构，该cell区结构由下至上依次包括设置有STI的衬底21、栅极介质层、多晶硅浮动栅极23、多晶硅间介质层22、多晶硅控制栅极24和掩模层（图中未示出）；其中，该多晶硅浮动栅极位于该衬底中不含有STI区域的上方；
然后，对该cell区结构进行光刻与控制栅极24上掩膜层的刻蚀，以使上述的掩膜层中形成开口；
然后，以所述具有开口的掩膜层为掩模对控制栅极24进行主刻蚀工艺步骤，刻蚀在接触到多晶硅间介质层22时结束，位于STI正上方的控制栅极部分被保留，即位于相邻两个浮动栅极间的控制栅极部分被保留，从而形成如图8所示结构；
如图9所示，对控制栅极24进行过刻蚀工艺步骤，去除隔离浮动栅极层之间的剩余的控制栅极24’；
随后，对多晶硅间介质层22进行第一步刻蚀工艺步骤，去除隔离浮动栅极层和STI上方的多晶硅间介质层，形成如图10所示结构；
对多晶硅间介质层进行第二步刻蚀工艺步骤，去除隔离浮动栅极层侧壁的多晶硅间介质层22’，形成如图11所示结构；
其中，对多晶硅间介质层进行第二步刻蚀工艺步骤中优选CF4或CHF3作为刻蚀气体。
刻蚀气体优选采用高功率等离子源生成。
优选高功率等离子源使用0-20V的偏压功率设定。
其中，刻蚀气体气流量值优选为100-200sccm；气体压强优选为3-5mTorr。
多晶硅间介质层第二步刻蚀工艺步骤应采用如上述工艺，具有各向同性的刻蚀能力而且对多晶硅间介质层具有较高的选择比。
最后，对隔离浮动栅极层进行刻蚀，形成如图12所示结构。
综上所述，本发明的控制栅极刻蚀方法通过本发明的方法将现有技术中多晶硅间介质层刻蚀步骤分成两个步骤，在刻蚀隔离浮动栅极侧壁上多晶硅间介质层时，尤其在多晶硅间介质层第二步刻蚀工艺步骤中，通过利用各项同性刻蚀气体作为工艺中的刻蚀气体，能够有效改善浅槽隔离损失，以保证半导体器件的性能和可靠性。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (5)

1.一种控制栅极刻蚀方法，应用于闪存存储器中，其特征在于，所述方法包括如下步骤：
提供一闪存存储器的存储单元区结构，所述存储单元区结构由下至上依次包括设置有浅槽隔离的衬底、栅极介质层、多晶硅浮动栅极、多晶硅间介质层、多晶硅控制栅极和掩膜层，所述多晶硅浮动栅极位于所述衬底中不含有浅槽隔离的区域的上方；
进行光刻工艺和刻蚀工艺使所述掩膜层中形成开口；
以所述掩膜层为掩膜对所述多晶硅控制栅极进行刻蚀，使所述刻蚀停止于所述多晶硅间介质层，保留位于所述浅槽隔离上的控制栅极部分；
进行多晶硅控制栅极过刻蚀，以去除位于所述浅槽隔离上的控制栅极部分；
对所述多晶硅间介质层进行第一步刻蚀工艺步骤，去除所述多晶硅浮动栅极和所述浅槽隔离上方的多晶硅间介质层；
对所述多晶硅间介质层进行第二步刻蚀工艺步骤，采用具有各向同性的刻蚀能力刻蚀气体进行刻蚀，且所述刻蚀气体对多晶硅间介质层具有较高的刻蚀选择比，去除所述隔离浮动栅极层侧壁的所述多晶硅间介质层；
对所述隔离浮动栅极层进行刻蚀；
其中，所述刻蚀气体在一个高功率等离子源中形成；使用CF4或CHF3作为刻蚀气体。
2.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述高功率等离子源使用0-20V的偏压功率设定。
3.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述刻蚀气体气压值为3-5mTorr。
4.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述刻蚀气体流量为100-200sccm。
5.如权利要求1所述的控制栅极刻蚀方法，其特征在于，所述第二步刻蚀工艺步骤的工艺刻蚀时间视所述多晶硅间介质层厚度与所述第二步刻蚀工艺步骤的工艺刻蚀速率而定。
CN201410106533.8A 2014-03-20 2014-03-20 控制栅极刻蚀方法 Active CN103887160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106533.8A CN103887160B (zh) 2014-03-20 2014-03-20 控制栅极刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106533.8A CN103887160B (zh) 2014-03-20 2014-03-20 控制栅极刻蚀方法

Publications (2)

Publication Number Publication Date
CN103887160A CN103887160A (zh) 2014-06-25
CN103887160B true CN103887160B (zh) 2017-10-03

Family

ID=50955998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106533.8A Active CN103887160B (zh) 2014-03-20 2014-03-20 控制栅极刻蚀方法

Country Status (1)

Country Link
CN (1) CN103887160B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733433B (zh) * 2015-03-24 2019-06-25 上海新储集成电路有限公司 一种实现局部互连的结构及方法
CN111799165B (zh) * 2020-09-09 2020-12-04 南京晶驱集成电路有限公司 一种半导体结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372070C (zh) * 2004-12-10 2008-02-27 上海宏力半导体制造有限公司 可控制栅极结构长度的刻蚀工艺
US7303964B2 (en) * 2005-04-25 2007-12-04 Spansion Llc Self-aligned STI SONOS
CN101577242B (zh) * 2008-05-05 2011-03-23 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN103077925B (zh) * 2011-10-25 2015-02-11 中芯国际集成电路制造(上海)有限公司 存储器的制造方法

Also Published As

Publication number Publication date
CN103887160A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
TWI543301B (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
CN104752363B (zh) 快闪存储器的形成方法
CN104183473B (zh) 金属栅极晶体管的形成方法及半导体器件
CN105765703A (zh) 在多个鳍状物间距结构当中的笔直、高和一致的鳍状物的先进蚀刻技术
CN108735813A (zh) 半导体结构及其形成方法
CN104241204B (zh) 3d nand闪存的形成方法
CN109599336A (zh) 半导体结构及其形成方法
CN106033742A (zh) 半导体结构的形成方法
CN104022066A (zh) 一种形成浅沟槽隔离的方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN103887160B (zh) 控制栅极刻蚀方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN106783866A (zh) 闪存器件的制造方法
CN103928304B (zh) 一种多晶硅上小尺寸图形结构的制备方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN110534427A (zh) 刻蚀方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN106935504B (zh) 半导体结构及其形成方法
CN107768375A (zh) 一种分裂栅的栅极形成方法
CN107706107B (zh) 一种消除湿法刻蚀金属硅化物阻挡层底切缺陷的工艺方法
CN105206614A (zh) 浮栅型闪存结构及其制备方法
CN104103571A (zh) 浅沟槽隔离结构的形成方法
CN105070718B (zh) 一种降低sonos存储器串联电阻的方法
CN104733396B (zh) 一种制造快闪存储器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant