CN103077925B

CN103077925B - 存储器的制造方法

Info

Publication number: CN103077925B
Application number: CN201110327924.9A
Authority: CN
Inventors: 马燕春; 王友臻; 何其旸; 金龙灿
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-10-25
Filing date: 2011-10-25
Publication date: 2015-02-11
Anticipated expiration: 2031-10-25
Also published as: CN103077925A

Abstract

本发明揭示了一种存储器的制造方法，包括提供一半导体衬底，其上依次形成有氧化层、浮栅层、ONO层、控制栅层、罩氧化层和底部抗反射涂层，所述浮栅层中具有隔离凹槽；进行第一次刻蚀和第二次刻蚀，刻蚀所述控制栅层，保留位于所述隔离凹槽中的控制栅层的部分；进行第三次刻蚀和进行第四次刻蚀；去除剩余的光刻胶、底部抗反射涂层和罩氧化层。所述存储器的制造方法，进行四次刻蚀工艺，通过在第二次刻蚀过程中，保留位于隔离凹槽中控制栅层的部分厚度，从而在后续刻蚀过程中，作为刻蚀的阻挡，从而保护了隔离凹槽下方的半导体衬底中的硅材料，减少了半导体衬底损伤，提高了存储器器件的性能。

Description

存储器的制造方法

技术领域

本发明涉及一种集成电路工艺制造方法，尤其涉及一种存储器的制造方法。

背景技术

存储器用于存储大量数字信息，最近据调查显示，世界范围内存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越高密度的各种类型存储器，如RAM(随机存储器)，DRAM(动态随机存储器)，ROM(只读存储器)，EPROM(可擦出可编程只读存储器)，FLASH(闪存存储器)和FRAM(铁电存储器)等，其中，闪存存储器(FLASH)已经成为非易失性半导体存储技术的主流，广泛应用于诸如智能卡、SIM卡、微控制器、手机等电子产品中。

请参考图1～图5所示，其为现有技术中一种存储器的制造过程中结构示意图。

如图1所示，首先提供一半导体衬底10，所述半导体衬底10上依次形成有氧化层12、浮栅层14、ONO(氧化硅-氮化硅-氧化硅)层16、控制栅层18、罩氧化层(Cap Oxide)20和底部抗反射涂层22，其中所述浮栅层14中具有隔离凹槽30，所述隔离凹槽30能够防止后续形成的浮栅形成桥接；

接着，在所述底部抗反射涂层22上涂抹光刻胶，并对光刻胶进行曝光、显影以形成图案化光刻胶24，所述图案化的光刻胶24位于将要形成控制栅和浮栅的位置之上，然后，以所述图案化的光刻胶24为掩膜，刻蚀去除底部抗反射涂层22和罩氧化层20，形成如图2所示结构；

接着，继续以所述图案化的光刻胶24为掩膜，刻蚀控制栅层18，以暴露出所述ONO层16，此步骤中所述隔离凹槽300中的控制栅层18被全部刻蚀掉，形成如图3所示结构；

然后，继续刻蚀ONO层16，由于刻蚀工艺很难精确的控制刻蚀终点，通常会出现过刻蚀现象(Over-Etch)，即，会进一步刻蚀掉ONO层16下方的部分厚度的浮栅层14以及隔离凹槽300中氧化层12，甚至是半导体衬底10也会被刻蚀，如图4所示，造成半导体衬底10的损伤；

如图5所示，在最后刻蚀浮栅层14以形成浮栅层的过程中，还将刻蚀半导体衬底10，从而进一步损伤半导体衬底10，导致形成更深的凹陷40，如此会使源/漏极的离子注入区被刻蚀掉，增大了源/漏极端串联电阻，降低源/漏极的性能，并且会增大后续形成的层间介质层的填充难度，从而影响存储器的性能。

发明内容

本发明的目的是提供一种可降低半导体衬底损伤的存储器的制造方法。

为解决上述问题，本发明提供一种存储器的制造方法，包括：

提供一半导体衬底，所述半导体衬底上依次形成有氧化层、浮栅层、ONO层、控制栅层、罩氧化层和底部抗反射涂层，所述浮栅层中具有隔离凹槽；

在所述底部抗反射涂层上形成图案化的光刻胶，所述图案化的光刻胶遮蔽形成浮栅、控制栅的位置；

进行第一次刻蚀，刻蚀去除所述底部抗反射涂层、罩氧化层和部分控制栅层；

进行第二次刻蚀，刻蚀去除所述控制栅层，以形成控制栅，并保留位于所述隔离凹槽中的控制栅层的部分厚度；

进行第三次刻蚀，刻蚀所述ONO层，保留位于所述隔离凹槽中的控制栅层和ONO层的部分厚度；

进行第四次刻蚀，刻蚀所述浮栅层以及剩余的控制栅层和ONO层，以形成浮栅；

去除剩余所述图案化的光刻胶、底部抗反射涂层以及罩氧化层。

进一步的，在所述第一次刻蚀中，刻蚀气体为CF₄，气体流量为80～120sccm，离子产生的RF能量范围为200～300W，离子控制电压为-190V～-180V，刻蚀环境压力为5～10mTorr。

进一步的，在所述第二次刻蚀中，刻蚀气体为Cl₂、He、O₂和HBr，所述Cl₂、He、O₂和HBr的气体流量范围分别为40～60sccm、1.5～3.5sccm、0.5～1.5sccm和120～170sccm，离子产生的RF能量200～300W，离子控制电压为-195～-185V，刻蚀的环境压力15～25mTorr。

进一步的，在所述第三次刻蚀中，刻蚀气体为He和CF₄，所述He和CF₄的气体流量分别为150～250sccm和50～150sccm，离子产生的RF能量为400～500W，离子控制电压为-195～-185V，刻蚀环境压力为8～12mTorr。

进一步的，在所述第四次刻蚀中，刻蚀气体为Cl₂、He、O₂和HBr，所述Cl₂、He、O₂和HBr的气体流量分别为10～20sccm、3.5～12sccm，1.5～4sccm和140～180sccm，离子产生的RF能量为200～300W，离子控制电压为-140～-160V，刻蚀环境压力为20mTorr。

进一步的，在所述第二次刻蚀之后，隔离凹槽中控制栅层的保留厚度为700～900埃。

进一步的，在所述第三次刻蚀之后，隔离凹槽中控制栅层的保留厚度为200～300埃。

进一步的，在所述第一次刻蚀之前，所述氧化层的厚度为90～100埃，所述浮栅层的厚度为1100～1300埃，所述隔离凹槽的厚度1100～1300埃，为所述ONO层的厚度为150～200埃，位于所述隔离凹槽外的控制栅层的厚度为1500～2000埃。

进一步的，在所述第一次刻蚀之后，剩余的控制栅层在所述隔离凹槽外的厚度为800～1200埃。

进一步的，在所述第二次刻蚀之后，位于所述隔离凹槽中剩余的控制栅层的厚度为700～900埃。

进一步的，在所述第三次刻蚀之后，位于所述隔离凹槽中剩余的所述控制栅层与ONO层的厚度共为200～300埃。

综上所述，本发明在第二次刻蚀过程中，在隔离凹槽中保留部分厚度的控制栅层，从而在后续刻蚀过程中，保留的控制栅层作为刻蚀的阻挡，保护了隔离凹槽下方的半导体衬底，减少了半导体衬底损伤，提高了存储器器件的性能。

附图说明

图1～图5为现有技术的存储器制造过程中的结构示意图。

图6为本发明一实施例的存储器制造方法的流程示意图。

图7～图12为本发明一实施例中存储器制造过程中的结构示意图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。

本发明针对具有多晶硅薄膜、ONO层及多晶硅薄膜共同形成的堆叠层的存储器器件，例如是闪存器件(Flash)，通过提供一种形成存储器的制造方法，在刻蚀过程中在半导体衬底上隔离凹槽中保留部分阻挡层，作为后续刻蚀的阻挡，以保护隔离凹槽下方的半导体衬底不受损伤，减少半导体中硅损失，从而达到提高存储器性能的目的。

图6为本发明一实施例中存储器制造方法的流程示意图。如图6所示，该存储器制造方法包括以下步骤：

步骤S01：提供一半导体衬底，所述半导体衬底上依次形成有氧化层、浮栅层、ONO层、控制栅层、罩氧化层和底部抗反射涂层，所述浮栅层中具有隔离凹槽；

步骤S02：在所述底部抗反射涂层上形成图案化的光刻胶，所述图案化的光刻胶遮蔽待形成浮栅和控制栅的位置；

步骤S03：进行第一次刻蚀，刻蚀所述底部抗反射涂层、罩氧化层和部分控制栅层；

步骤S04：进行第二次刻蚀，刻蚀去除所述控制栅层，以形成控制栅，并所述隔离凹槽中保留部分厚度的控制栅层；

步骤S05：进行第三次刻蚀，刻蚀所述ONO层、及所述隔离凹槽中保留部分厚度的控制栅层；

步骤S06：进行第四次刻蚀，刻蚀所述浮栅层以及剩余的控制栅层和ONO层，以形成浮栅；

步骤S07：去除剩余所述图案化的光刻胶、底部抗反射涂层以及罩氧化层。

结合图7～图12，以下详细说明本发明一实施例中存储器的制造方法。

如图7所示，在步骤S01中，首先提供一半导体衬底100，所述半导体衬底100材质可以为单晶硅、多晶硅或者锗硅化合物等；在所述半导体衬底100上还形成有各种掺杂区(图中未标示)，例如有源/漏极、N阱、P阱以及轻掺杂源漏区(LDD)等，此外还形成有其他各种元件隔离，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构；上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故在此不一一赘述，并不在示意图中详细标注。

接着，在所述半导体衬底100上沉积氧化层102，所述氧化层102可以采用氧化法或化学气相沉积法形成，氧化层102较佳的厚度为90～100埃，在本实施例中，所述氧化层102的厚度为93埃；

然后，沉积浮栅层104，所述浮栅层104的材质为多晶硅，浮栅层104较佳的厚度可以是1100～1300埃，在本实施例中，所述浮栅层104的厚度为1200埃，并在所述浮栅层104中形成隔离凹槽300，所述隔离凹槽300的形成方法为：在所述浮栅层104上形成图案化的光刻胶(图中未标示)，所述图案化的光刻胶暴露待形成隔离凹槽300位置，然后以图案化的光刻胶为掩膜进行刻蚀，直至暴露所述半导体衬底100，即如图7所示的凹槽穿通所述浮栅层104，则在所述浮栅层104中形成隔离凹槽300，所述隔离凹槽300能够防止后续在其两侧形成的浮栅形成桥接，从而提高存储器性能；

继续，在所述浮栅层104及隔离凹槽300上沉积覆盖ONO(氧化硅-氮化硅-氧化硅)层106，可以采用化学气相沉积法依次形成氧化硅层、氮化硅层和氧化硅层，所述ONO层106较佳的厚度范围为150～200埃，在本实施例中，所述ONO层106的厚度为175埃；

然后，在所述ONO层106上形成控制栅层108，所述控制栅层108可以采用化学气相沉积法形成，所述控制栅层108填充满所述隔离凹槽300，位于所述隔离凹槽300外的控制栅层108的厚度H₁的范围优选为1500～2000埃，在本实施例中，位于所述隔离凹槽300上方的控制栅层108的厚度H₁为1750埃；

接着，在所述控制栅层108上依次形成罩氧化层110和底部抗反射涂层112，所述底部抗反射涂层112优选为有机底部抗反射涂层，有机抗反射涂层能够更好地增强光阻的线宽解析能力，减少驻波、切口效应(undercut)以及脚状图形(Footing Profiles)。罩氧化层110在刻蚀中能够进一步保护其下的控制栅层108，有利于形成界面性能良好的控制栅；

如图7所示，在步骤S02中，在所述底部抗反射涂层112上涂覆光刻胶，并利用掩模板对光刻胶进行曝光、接着对光刻胶进行显影，以形成图案化的光刻胶114，所述底部抗反射涂层112在曝光过程中，可以防止光刻胶的侧面轮廓因反射和衍射而变形，从而形成良好的图案化的光刻胶114，从而在后续刻蚀过程中，保护控制栅层108，有效防止控制栅层108出现顶角圆化的现象。

如图8所示，在步骤S03中，进行第一次刻蚀，依次刻蚀所述底部抗反射涂层112和罩氧化层110；在刻蚀过程中采用四氟甲烷作为刻蚀气体，所述四氟甲烷的气体流量范围为80～120sccm，离子产生的RF能量范围为200～300W，离子控制电压为-190V～-185V，刻蚀的环境压力范围为5～10mTorr，其中较佳的，四氟甲烷的气体流量为100sccm，离子产生的RF能量为250W，离子控制电压-185V，刻蚀的环境压力为7mTorr，在较佳的环境条件下，能产生良好的刻蚀速率和刻蚀选择比。在刻蚀底部抗反射涂层112和所述罩氧化层110后，控制过刻蚀(Over Etch)的范围在60％～80％之间，即，此步骤中还刻蚀掉控制栅层108的部分厚度，在第一次刻蚀结束后，剩余的控制栅层108的厚度范围在800～1200埃为佳，在本实施例中，剩余的控制栅层108的厚度为1000埃，并且剩余的控制栅层108到隔离凹槽300底部的厚度H₂的范围为1600～1800埃，最佳为1700埃。

如图9所示，在步骤S04中，进行第二次刻蚀，继续刻蚀所述控制栅层108，以形成控制栅208，并在所述隔离凹槽300中保留部分厚度的控制栅层；具体地，可采用Cl₂、He、O₂和HBr进行刻蚀，Cl₂、He、O₂和HBr的气体流量范围分别为40～60sccm、1.5～3.5sccm、0.5～1.5sccm和120～170sccm，离子产生的RF能量200～300W，离子控制电压为-195V～-185V，刻蚀的环境压力15～25mTorr。其中较佳的实施例中，Cl₂、He、O₂和HBr的气体流量分别为50sccm、3.5sccm、1.5sccm和150sccm，离子产生的RF能量为250W，离子控制电压-190V，刻蚀的环境压力20mTorr，采用上述较佳的实施例的刻蚀条件，能够更精确地控制第二次刻蚀工艺，产生良好的刻蚀速率和刻蚀选择比。在刻蚀所述控制栅层108的过程中，停止于ONO层106上，从而保留了所述隔离凹槽300中部分厚度的控制栅层，隔离凹槽300中的控制栅层的厚度H₃优选为700～900埃，最佳的为800埃。

如图10所示，在步骤S05中，进行第三次刻蚀，刻蚀所述ONO层106，所述隔离凹槽300中保留部分厚度的控制栅层108和ONO层106；其中刻蚀气体可以为He和CF₄，所述He和CF₄的气体流量分别为150～250sccm和50～150sccm，离子产生的RF能量400～500W，离子控制电压范围为-195V～-185V，刻蚀环境压力8～12mTorr。较佳的实施例中，气体流量分别为200sccm和100sccm，离子产生RF能量为450W，离子控制电压为-190V，刻蚀环境压力10mTorr。采用上述较佳的实施例的刻蚀条件，能够更精确地控制第三次刻蚀，产生良好的刻蚀速率和刻蚀选择比。在第三次刻蚀之后，控制栅层108与ONO层106的剩余厚度H₄共为200～300埃。

在步骤S06中，进行第四次刻蚀，刻蚀剩余的浮栅层104以及剩余的控制栅层108和ONO层106，以形成如图11所示的浮栅204；可采用Cl₂、He、O₂和HBr进行刻蚀，所述Cl₂、He、O₂和HBr的气体流量范围分别为10～20sccm、3.5～12sccm，1.5～4sccm和140～180sccm离子产生的RF能量范围为200～300W，离子控制电压范围为-140～-160V，刻蚀环境压力范围为20mTorr。在较佳的实施例中，所述Cl₂、He、O₂和HBr的气体流量分别为15sccm、3sccm、7sccm和160sccm，离子产生的RF能量为250W，离子控制电压为-150V，刻蚀环境压力为20mTorr。采用上述较佳的实施例的刻蚀条件，能够较佳地控制第四次刻蚀，产生良好的刻蚀速率和刻蚀选择比。去除浮栅层204的同时去除剩余的控制栅层108和ONO层106，从而最大化地保护了半导体衬底100，减少了半导体衬底100的损伤。

在步骤S07中，去除如图11所示的图案化的光刻胶114、底部抗反射涂层112和罩氧化层110，形成如12所示的结构。本实施例中，采用等离子体灰化法(Plasma ashing)去除所述光刻胶114和底部抗反射涂层112，利用干法刻蚀或湿法刻蚀去除罩氧化层112，从而在所述半导体衬底上形成浮栅204和控制栅208，以及浮栅204和控制栅208之间的ONO介质层206。在最后刻蚀浮栅层104以形成浮栅层204的过程中，半导体衬底100没有形成凹陷，从而保护半导体衬底100中的硅不被刻蚀而损失，从而避免源/漏极的离子注入区被刻蚀掉，维持了源/漏极端串联电阻，提高了源/漏极的性能，并且能够保证后续正常形成层间介质层，提高了存储器的性能。利用本发明的制造方法，所述半导体衬底100上没有硅损失，从而保护了半导体衬底100。

综上所述，本发明通过在第二次刻蚀过程中，保留位于隔离凹槽中控制栅层的部分厚度，从而在后续刻蚀过程中，作为刻蚀的阻挡，保护隔离凹槽下方的半导体衬底不受损伤，提高了存储器器件的性能。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims

1.一种存储器的制造方法，包括：

在所述底部抗反射涂层上形成图案化的光刻胶，所述图案化的光刻胶遮蔽待形成浮栅和控制栅的位置；

进行第一次刻蚀，刻蚀所述底部抗反射涂层、罩氧化层，控制过刻蚀的范围在60％～80％之间，刻蚀部分控制栅层；

进行第二次刻蚀，刻蚀所述控制栅层，以形成控制栅，所述隔离凹槽中保留部分厚度的控制栅层；

进行第三次刻蚀，刻蚀所述ONO层、及所述隔离凹槽中保留部分厚度的控制栅层；

去除所述图案化的光刻胶、底部抗反射涂层以及罩氧化层。

2.如权利要求1所述的存储器的制造方法，其特征在于，在所述第一次刻蚀中，刻蚀气体为CF₄，所述CF₄的气体流量为80～120sccm，离子产生的RF能量范围为200～300W，离子控制电压为-190V～-180V，刻蚀环境压力为5～10mTorr。

3.如权利要求1所述的存储器的制造方法，其特征在于，在所述第二次刻蚀中，刻蚀气体为Cl₂、He、O₂和HBr，所述Cl₂、He、O₂和HBr的气体流量分别为40～60sccm、1.5～3.5sccm、0.5～1.5sccm和120～170sccm，离子产生的RF能量200～300W，离子控制电压为-195～-185V，刻蚀的环境压力15～25mTorr。

4.如权利要求1所述的存储器的制造方法，其特征在于，在所述第三次刻蚀中，刻蚀气体为He和CF₄，所述He和CF₄的气体流量分别为150～250sccm和50～150sccm，离子产生的RF能量为400～500W，离子控制电压为-195～-185V，刻蚀环境压力为8～12mTorr。

5.如权利要求1所述的存储器的制造方法，其特征在于，在所述第四次刻蚀中，刻蚀气体为Cl₂、He、O₂和HBr，所述CL₂、He、O₂和HBr的气体流量分别为10～20sccm、3.5～12sccm，1.5～4sccm和140～180sccm，离子产生的RF能量为200～300W，离子控制电压为-140～-160V，刻蚀环境压力为20mTorr。

6.如权利要求1所述的存储器的制造方法，其特征在于，在所述第二次刻蚀之后，所述隔离凹槽中保留的控制栅层的厚度为700～900埃。

7.如权利要求1所述的存储器的制造方法，其特征在于，在所述第三次刻蚀之后，所述隔离凹槽中保留的控制栅层的厚度为200～300埃。

8.如权利要求1所述的存储器的制造方法，其特征在于，在所述第一次刻蚀之前，所述氧化层的厚度为90～100埃，所述浮栅层的厚度为1100～1300埃，所述隔离凹槽的厚度1100～1300埃，所述ONO层的厚度为150～200埃，位于所述隔离凹槽外的控制栅层的厚度为1500～2000埃。

9.如权利要求8所述的存储器的制造方法，其特征在于，在所述第一次刻蚀之后，剩余的控制栅层在所述隔离凹槽外的厚度为800～1200埃。

10.如权利要求1所述的存储器的制造方法，其特征在于，在所述第二次刻蚀之后，所述隔离凹槽中剩余的控制栅层的厚度为700～900埃。

11.如权利要求1所述的存储器的制造方法，其特征在于，在所述第三次刻蚀之后，所述隔离凹槽中剩余的控制栅层与ONO层的厚度共为200～300埃。