KR20080060361A - Ｍａｎｏｓ 구조의 반도체 소자 제조방법 - Google Patents
Ｍａｎｏｓ 구조의 반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR20080060361A KR20080060361A KR1020060134331A KR20060134331A KR20080060361A KR 20080060361 A KR20080060361 A KR 20080060361A KR 1020060134331 A KR1020060134331 A KR 1020060134331A KR 20060134331 A KR20060134331 A KR 20060134331A KR 20080060361 A KR20080060361 A KR 20080060361A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- semiconductor device
- layer
- gate conductive
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000000903 blocking effect Effects 0.000 claims abstract description 22
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 52
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 50
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 9
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 230000001052 transient effect Effects 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 abstract description 7
- 229910015844 BCl3 Inorganic materials 0.000 abstract 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 18
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000008239 natural water Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 210000003371 toe Anatomy 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 MANOS 구조의 비휘발성 메모리 소자 제조공정 중 알루미늄산화막의 식각시 발생되는 여러가지 문제를 해결할 수 있는 MANOS 구조의 반도체 소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 게이트 절연막이 형성된 기판을 제공하는 단계와, 상기 게이트 절연막 상에 질화막 계열의 전하 저장층을 형성하는 단계와, 상기 전하 저장층 상에 알루미늄을 함유한 블록킹 절연막을 형성하는 단계와, 상기 블록킹 절연막 상에 금속을 함유한 제1 게이트 도전막을 형성하는 단계와, 상기 제1 게이트 도전막의 일부를 식각하는 단계와, BCl3/CH4 혼합 가스를 이용한 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부로 상기 블록킹 절연막이 일정 두께 잔류하도록 상기 블록킹 절연막을 식각하는 단계와, BCl3/Ar 혼합 가스를 이용한 과도 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부에 잔류하는 상기 블록킹 절연막을 제거하는 단계를 포함하는 MANOS 구조의 반도체 소자 제조방법을 제공한다.
반도체 소자, MANOS, TANOS, 알루미늄산화막, 식각가스, 소스 파워
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 TANOS 구조의 플래시 메모리 소자 제조방법을 도시한 공정 단면도.
도 5는 본 발명의 실시예에 따라 형성된 TANOS 소자를 도시한 TEM(Transmission Electron Microscope) 사진.
- 도면의 주요 부분에 대한 부호의 설명 -
10 : 반도체 기판
11 : 게이트 절연막
12 : 질화막
13, 13A, 13B : 알루미늄산화막
14, 14A : 티타늄질화막
15 : 폴리실리콘막
16 : 텅스텐 실리사이드막
17 : 실리콘산화질화막
18 : 테오스막(TEOS막)
19 : 포토레지스트 패턴
20, 21, 22 : 식각공정
23 : 과도 식각공정
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 MANOS(Metal-Al2O3-Nitride-Oxide-Silicon) 구조의 반도체 소자 제조방법, 더욱 구체적으로는 TANOS(TaN-Al2O3-Nitride-Oxide-Silicon) 구조의 비휘발성 메모리 소자 제조방법에 관한 것이다.
근래에는, 60nm 이하의 고집적화된 비휘발성 메모리 소자, 대표적으로 플래시 메모리 소자의 구현을 위해 SONOS(Silicon Oxide Nitride Oxide Silicon) 소자가 최근 많이 연구되고 있는 실정이다. 그러나, 프로그램/소거 속도(program/erase speed)를 향상시키기 위해 약 25Å 또는 그 이하의 얇은 터널산화막(tunnel oxide)이 요구되는데, 이러한 얇은 터널산화막은 데이터 유지(data retention)특성을 감소시키는 문제를 초래하고 있다.
따라서, 최근에는 게이트 전극으로서 중간갭 일함수(Midgap work function) 값을 가지는 메탈 게이트(Metal gate)를 사용하고, 블록킹 산화막(blocking oxide)으로 고유전율(High-k)을 갖는 알루미늄산화막(Al2O3)을 사용하는 MANOS(Metal-Al2O3-Nitride-Oxide-Silicon) 소자가 보고되었다. 특히, TANOS(TaN 또는 TiN-Al2O3-Nitride-Oxide-Silicon) 소자는 메탈 게이트로 탄탈질화막(TaN) 또는 티타늄질화막(TiN)을 사용하는 것으로, MANOS 소자 중 소자특성에 있어 가장 주목받고 있는 소자이다.
상기 TANOS 소자는 고유전율을 갖는 유전물질인 알루미늄산화막을 사용함으로써 동일 프로그램/소거 전압(program/erase voltage)에 대해서 터널산화막에 걸리는 전계(Electrid field)가 증가하기에 상대적으로 더욱 두꺼운 터널산화막(30Å 또는 그 이상)의 사용이 가능하여 데이터 유지특성을 향상시킬 수 있다. 또한, N+ 폴리실리콘에 비해 상대적으로 일함수 값이 높은 탄탈질화막을 게이트전극으로 사용하면 소거동작(Erase) 동안 게이트 전극으로부터 전자 주입(Electron injection)을 감소시켜 상대적으로 소거 속도를 증가시키는 결과를 갖는다.
일반적으로, TANOS 소자의 형성방법은 다음과 같다.
먼저, 기판 상에 터널 산화막, 전하 저장층(Charge storage layer) 역할을 하는 질화막, 블록킹 산화막으로 사용되는 알루미늄산화막(Al2O3), 게이트 도전막으로 사용되는 티타늄질화막(또는, 탄탈질화막), 폴리실리콘막 및 텅스텐 실리사이드막을 차례로 형성한다.
이어서, 스탑 온 질화막(stop on nitride) 기술을 적용하여 텅스텐 실리사이 드막, 폴리실리콘막, 티타늄질화막 및 알루미늄산화막의 일부를 차례로 식각한다. 이로써, TANOS 구조를 갖는 게이트 전극이 형성된다. 스탑 온 질화막 기술이란 현재 통상적으로 적용되고 있는 TANOS 소자 제조시 적용되는 기술로, 게이트 전극 형성을 위한 식각공정시 질화막 상부에서 식각이 멈추도록 하는 기술이다.
그러나, 이러한 종래기술에 따른 TANOS 소자의 형성방법에 따라 알루미늄산화막을 식각하다 보면 다음과 같은 여러 가지 문제가 발생할 수 있다.
예컨대, 알루미늄산화막 식각시 특수한 물질의 폴리머(polymer)가 발생하거나 알루미늄산화막이 정상적으로 버티컬(vertical)한 프로파일(profile)로 식각되지 않고 포지티브(positive)한 경사(slope)를 갖는 프로파일로 식각되는 문제가 있다. 여기서, 포지티브한 경사를 갖는 프로파일이라 함은 알루미늄산화막의 상부 폭이 하부 폭보다 좁은 형태를 말한다.
또한, 알루미늄산화막 식각시 알루미늄산화막 상부의 폴리실리콘막 및 텅스텐 실리사이드막의 측벽(sidewall)이 일부 손실(loss)되어 리세스(recess)되는 문제가 발생하거나, 알루미늄산화막 저부에 존재하는 질화막과의 식각 선택비 부족으로 인해 알루미늄산화막 식각시 질화막 일부에 구멍이 뚫리는 펀치(punch) 현상이 발생하는 문제가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 다음과 같은 목적들이 있다.
첫째, MANOS 구조의 비휘발성 메모리 소자 제조공정 중 알루미늄산화막의 식각시 폴리머 발생을 최소화할 수 있는 MANOS 구조의 반도체 소자 제조방법을 제공하는데 그 목적이 있다.
둘째, MANOS 구조의 비휘발성 메모리 소자 제조공정 중 알루미늄산화막의 식각시 알루미늄산화막이 버티컬한 프로파일로 식각될 수 있는 MANOS 구조의 반도체 소자 제조방법을 제공하는데 다른 목적이 있다.
셋째, MANOS 구조의 비휘발성 메모리 소자 제조공정 중 알루미늄산화막의 식각시 알루미늄산화막 상부의 게이트 도전막 물질 측벽이 리세스되는 것을 방지할 수 있는 MANOS 구조의 반도체 소자 제조방법을 제공하는데 또다른 목적이 있다.
넷째, MANOS 구조의 비휘발성 메모리 소자 제조공정 중 알루미늄산화막의 식각시 알루미늄산화막 저부의 질화막 내에 펀치현상이 발생하는 것을 방지할 수 있는 MANOS 구조의 반도체 소자 제조방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 게이트 절연막이 형성된 기판을 제공하는 단계와, 상기 게이트 절연막 상에 질화막 계열의 전하 저장층을 형성하는 단계와, 상기 전하 저장층 상에 알루미늄을 함유한 블록킹 절연막을 형성하는 단계와, 상기 블록킹 절연막 상에 금속을 함유한 제1 게이트 도전막을 형성하는 단계와, 상기 제1 게이트 도전막의 일부를 식각하는 단계와, BCl3/CH4 혼합 가스를 이용한 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부로 상기 블록킹 절연막이 일정 두께 잔류하도록 상기 블록킹 절연막을 식각하는 단계와, BCl3/Ar 혼합 가스를 이용한 과도 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부에 잔류하는 상기 블록킹 절연막을 제거하는 단계를 포함하는 MANOS 구조의 반도체 소자 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 도면번호(참조번호)로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1 내지 도 4는 본 발명의 실시예에 따른 TANOS 구조의 플래시 메모리 소자 제조방법을 도시한 공정 단면도이다. 여기서는, 설명의 편의를 위해 메탈 게이트용 게이트 도전막으로 티타늄질화막이 사용되는 것을 일례로 들었으나, 게이트 도전막으로는 티타늄질화막 외에도 탄탈질화막이 사용될 수도 있다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(10) 상에 게이트 절연막(11)을 형성한다. 게이트 절연막(11)은 산화막 계열의 물질로 형성한다.
이어서, 게이트 절연막(11) 상에 전하 저장층 역할을 하는 질화막(12), 블록킹 절연막으로 사용되는 알루미늄산화막(13) 및 게이트 도전막으로 사용되는 티타늄질화막(14)을 차례로 형성한다.
이어서, 티타늄질화막(14) 상에 또다른 게이트 도전막으로 폴리실리콘막(15) 및 텅스텐 실리사이드막(16)을 증착하고, 그 상부에 하드마스크로 실리콘산화질화막(17) 및 테오스막(Tetra Ethyle Ortho Silicate,이하 TEOS막이라 함)(18)을 차례로 증착한다.
이어서, TEOS막(18) 상에 포토레지스트를 도포한 후, 포토마스크를 이용한 노광 및 현상공정을 실시하여 포토레지스트 패턴(19)을 형성한다.
이어서, 포토레지스트 패턴(19)을 마스크로 이용한 식각공정(20)을 실시하여 TOES막(18), 실리콘산화질화막(17), 텅스텐 실리사이드막(16) 및 폴리실리콘막(15)의 일부를 식각한다.
이어서, 도 2에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(19, 도 1 참조)을 제거한다.
이어서, 하드마스크를 마스크로 이용한 식각공정(21)을 실시하여 티타늄질화막(14A)을 식각한다. 특히, 식각공정(21)은 Cl2/BCl3 혼합 가스를 이용하는 것이 바람직하다. 또한, 이러한 식각공정(21)시에는 BCl3 가스의 유량이 Cl2 가스의 유량보다 크도록 유지하는 것이 중요하다. 이는, 티타늄질화막(14A)이 포지티브한 경사를 갖는 프로파일로 식각되도록 하기 위함이다.
여기서, 티타늄질화막(14A)이 포지티브한 경사를 갖도록 하는 것은, 티타늄질화막(14A)의 측벽이 리세스된 상태에서 후속의 알루미늄산화막(13) 식각공정을 진행하다 보면 알루미늄산화막(13)에 네가티브(negative)한 보윙(bowing)이 발생되기 때문에 이를 방지하기 위함이다.
이어서, 도 3에 도시된 바와 같이, 하드마스크를 마스크로 이용한 식각공정(22)을 실시하여 알루미늄산화막(13A)을 식각한다. 이때에는, 하드마스크의 양측부로 알루미늄산화막(13A)이 일정 두께 잔류하도록 한다.
특히, 식각공정(22)은 유도결합 플라즈마(Inductively Coupled Plasma) 타입(type)의 식각가스를 이용하여 실시하는데, 여기서는 BCl3/CH4 혼합 가스를 이용하는 것이 바람직하다. 여기서, BCl3는 알루미늄산화막(13A)의 주요(main) 식각가스로 사용되고, CH4는 패시베이션(passivation) 식각가스로 사용되는 것이다. 이때, 패시베이션 식각가스는 알루미늄산화막(13A) 상부의 탄탈질화막(14A), 폴리실리콘막(15) 및 텅스텐 실리사이드막(16)의 측벽 리세스를 방지하는 역할을 한다.
또한, 식각공정(22)시에는 소스 파워(source power)와 바이어스 파워(bias power)를 함께 사용하는 것이 중요하다. 이는, 바이어스 파워만 사용하는 경우에는 게이트 도전막의 버티컬한 식각 특성을 향상시켜 측벽 리세스를 최소화할 수 있는 장점이 있으나, 알루미늄산화막(13A)이 포지티브한 경사를 갖는 프로파일로 식각이 되기 때문에 소스 파워도 함께 사용하는 것이다. 이때, 소스 파워는 500W 이하, 예 컨대 100~500W의 범위로 인가하는 것이 바람직하다. 이는 500W를 초과하는 정도의 높은 소스 파워를 인가하다 보면 게이트 도전막의 측벽 리세스를 유발할 수 있기 때문이다.
이어서, 도 4에 도시된 바와 같이, 하드마스크를 마스크로 이용한 과도 식각공정(23)을 실시하여 잔류하는 알루미늄산화막(13B)을 식각한다. 특히, 이러한 과도 식각공정(23)시에는 BCl3/Ar 혼합 가스를 사용하고, 소스 파워만을 사용하는 것이 중요하다. 이는, 질화막(12)에 대한 알루미늄산화막(13B)의 식각 선택비를 증가시켜 질화막(12) 상부 표면에서 식각이 자동으로 멈추도록 하기 위함이다. 이때, 소스 파워는 500W 이하, 예컨대 100~500W의 범위로 인가하는 것이 바람직하다. 이를 통해, 알루미늄산화막(13B)의 식각시 폴리머 발생을 최소화할 수 있다. 이에 대해서는, 하기에서 구체적으로 설명하기로 한다.
즉, 알루미늄산화막(13B)의 식각시 'F' 계열의 가스, 예컨대 CF4, SF6, CxFy(x, y는 자연수)가스가 이용되면 'AlF3'라는 비휘발성 화합물이 생성되어 후처리시에도 제거가 잘 되지 않아 공정상에 상당한 어려움을 주게 되므로, 본 발명의 실시예에서는 'F' 계열의 가스를 사용하지 않는 것이다. 따라서, 폴리머 발생을 최소화할 수 있다.
도 5는 본 발명의 실시예에 따라 형성된 TANOS 소자를 도시한 TEM(Transmission Electron Microscope) 사진이다. 도 5를 참조하면, 알루미늄산화막(13B) 식각 후 발생되는 여러가지 문제가 해결됨을 알 수 있다.
첫째, 알루미늄산화막(Al2O3) 식각 후에도 폴리머가 존재하지 않는다.
둘째, 알루미늄산화막(Al2O3)이 정상적으로 버티컬한 프로파일을 갖게 된다.
셋째, 알루미늄산화막(Al2O3) 상부의 게이트 도전막 물질, 예컨대 티타늄질화막(TiN), 폴리실리콘막(Poly) 및 텅스텐 실리사이드막(WSix) 측벽이 리세스되지 않고 버티컬한 프로파일을 갖게 된다.
넷째, 알루미늄산화막(Al2O3) 저부의 질화막(Nitride) 내에 펀치현상이 발생하지 않게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과가 있다.
첫째, 본 발명에 의하면, MANOS 구조의 비휘발성 메모리 소자 제조공정 중, 블록킹 절연막인 알루미늄산화막을 2번에 나누어 식각하되, 최초 식각시에는 BCl3/CH4 혼합가스를 사용하고 과도 식각시에는 BCl3/Ar 혼합 가스를 사용함으로써, 알루미늄산화막의 식각시 폴리머 발생을 최소화할 수 있다.
둘째, 본 발명에 의하면, MANOS 구조의 비휘발성 메모리 소자 제조공정 중, 알루미늄산화막의 식각시 BCl3/CH4 혼합가스를 사용하되 소스 파워 및 바이어스 파워를 모두 사용함으로써, 알루미늄산화막의 식각시 알루미늄산화막이 정상적으로 버티컬한 프로파일을 갖도록 할 수 있다.
셋째, 본 발명에 의하면, MANOS 구조의 비휘발성 메모리 소자 제조공정 중, 알루미늄산화막의 식각시 BCl3/CH4 혼합가스를 사용함으로써, 알루미늄산화막의 식각시 알루미늄산화막 상부의 게이트 도전막 물질 측벽이 리세스되는 것을 방지할 수 있다.
넷째, 본 발명에 의하면, MANOS 구조의 비휘발성 메모리 소자 제조공정 중, 알루미늄산화막의 과도 식각시 소스 파워만을 인가함으로써, 알루미늄산화막과 그 저부의 질화막 간의 식각 선택비를 증가시켜 알루미늄산화막의 식각시 질화막 상부 표면에서 식각이 자동으로 멈추도록 할 수 있다. 이를 통해, 알루미늄산화막의 식각시 질화막 손실을 억제하여 질화막 내에 펀치현상이 발생하는 것을 방지할 수 있다.
Claims (12)
- 게이트 절연막이 형성된 기판을 제공하는 단계;상기 게이트 절연막 상에 질화막 계열의 전하 저장층을 형성하는 단계;상기 전하 저장층 상에 알루미늄을 함유한 블록킹 절연막을 형성하는 단계;상기 블록킹 절연막 상에 금속을 함유한 제1 게이트 도전막을 형성하는 단계;상기 제1 게이트 도전막의 일부를 식각하는 단계;BCl3/CH4 혼합 가스를 이용한 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부로 상기 블록킹 절연막이 일정 두께 잔류하도록 상기 블록킹 절연막을 식각하는 단계; 및BCl3/Ar 혼합 가스를 이용한 과도 식각공정을 실시하여 상기 제1 게이트 도전막의 양측부에 잔류하는 상기 블록킹 절연막을 제거하는 단계를 포함하는 MANOS 구조의 반도체 소자 제조방법.
- 제 1 항에 있어서,상기 제1 게이트 도전막을 형성하는 단계 후,상기 제1 게이트 도전막 상에 제2 게이트 도전막을 형성하는 단계; 및상기 제2 게이트 도전막 상에 하드마스크를 형성하는 단계를 더 포함하는 MANOS 구조의 반도체 소자 제조방법.
- 제 2 항에 있어서,상기 제2 게이트 도전막은 폴리실리콘막 상에 텅스텐실리사이드막이 적층된 구조로 형성하는 MANOS 구조의 반도체 소자 제조방법.
- 제 2 항에 있어서,상기 하드마스크는 실리콘산화질화막 상에 테오스막이 적층된 구조로 형성하는 MANOS 구조의 반도체 소자 제조방법.
- 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,상기 제1 게이트 도전막은 탄탈질화막 또는 티타늄질화막으로 형성하는 MANOS 구조의 반도체 소자 제조방법.
- 제 5 항에 있어서,상기 제1 게이트 도전막을 식각하는 단계는,Cl2/BCl3 혼합 가스를 이용하는 MANOS 구조의 반도체 소자 제조방법.
- 제 6 항에 있어서,상기 제1 게이트 도전막을 식각하는 단계는,상기 BCl3 가스의 유량이 상기 Cl2 가스의 유량보다 크도록 유지하여 이루어지는 MANOS 구조의 반도체 소자 제조방법.
- 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,상기 블록킹 절연막은 알루미늄산화막으로 형성하는 MANOS 구조의 반도체 소자 제조방법.
- 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,상기 블록킹 절연막을 식각하는 단계는,상기 블록킹 절연막이 버티컬한 프로파일을 갖도록 소스 파워 및 바이어스 파워를 모두 사용하는 MANOS 구조의 반도체 소자 제조방법.
- 제 9 항에 있어서,상기 소스 파워는 100~500W의 범위로 인가하는 MANOS 구조의 반도체 소자 제조방법.
- 제 1 항 내지 제 4 항 중 어느 하나의 항에 있어서,상기 블록킹 절연막을 제거하는 단계는,상기 전하 저장층 상부에서 식각이 멈추도록 바이어스 파워는 인가하지 않고 소스 파워만을 인가하는 MANOS 구조의 반도체 소자 제조방법.
- 제 11 항에 있어서,상기 소스 파워는 100~500W의 범위로 인가하는 MANOS 구조의 반도체 소자 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134331A KR20080060361A (ko) | 2006-12-27 | 2006-12-27 | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060134331A KR20080060361A (ko) | 2006-12-27 | 2006-12-27 | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080060361A true KR20080060361A (ko) | 2008-07-02 |
Family
ID=39812894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060134331A KR20080060361A (ko) | 2006-12-27 | 2006-12-27 | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080060361A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102496566A (zh) * | 2011-11-29 | 2012-06-13 | 无锡中微晶园电子有限公司 | 用于sonos存储芯片批产工艺中的存储管多晶刻蚀方法 |
| US8497142B2 (en) | 2010-05-11 | 2013-07-30 | Samsung Electronics Co., Ltd. | Methods of forming conductive layer patterns using gas phase cleaning process and methods of manufacturing semiconductor devices |
-
2006
- 2006-12-27 KR KR1020060134331A patent/KR20080060361A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8497142B2 (en) | 2010-05-11 | 2013-07-30 | Samsung Electronics Co., Ltd. | Methods of forming conductive layer patterns using gas phase cleaning process and methods of manufacturing semiconductor devices |
| CN102496566A (zh) * | 2011-11-29 | 2012-06-13 | 无锡中微晶园电子有限公司 | 用于sonos存储芯片批产工艺中的存储管多晶刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
| KR100919342B1 (ko) | 반도체 소자의 제조 방법 | |
| US8048739B2 (en) | Method of manufacturing flash memory device | |
| KR20080060361A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| KR100965047B1 (ko) | 플래시 메모리 소자의 게이트 패턴 형성 방법 | |
| KR100986632B1 (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| KR100859490B1 (ko) | 반도체 트랜지스터 제조 방법 | |
| KR100891423B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100788364B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100620232B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20100013946A (ko) | 반도체 소자의 제조 방법 | |
| KR100620231B1 (ko) | 플로팅 게이트 형성 방법 | |
| KR20080060369A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| KR100596835B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20080060308A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| KR100923850B1 (ko) | 플래시 메모리 소자의 형성 방법 | |
| KR100859485B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100651595B1 (ko) | 플래시 메모리소자 및 그 제조방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20080089030A (ko) | 반도체 소자의 리세스 게이트 제조방법 | |
| KR20100078610A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20070076625A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |