CN104183473B - 金属栅极晶体管的形成方法及半导体器件 - Google Patents

金属栅极晶体管的形成方法及半导体器件 Download PDF

Info

Publication number
CN104183473B
CN104183473B CN201310190331.1A CN201310190331A CN104183473B CN 104183473 B CN104183473 B CN 104183473B CN 201310190331 A CN201310190331 A CN 201310190331A CN 104183473 B CN104183473 B CN 104183473B
Authority
CN
China
Prior art keywords
side wall
dummy grid
layer
dielectric layer
work
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310190331.1A
Other languages
English (en)
Other versions
CN104183473A (zh
Inventor
王新鹏
何其暘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310190331.1A priority Critical patent/CN104183473B/zh
Priority to US14/030,026 priority patent/US8772148B1/en
Publication of CN104183473A publication Critical patent/CN104183473A/zh
Application granted granted Critical
Publication of CN104183473B publication Critical patent/CN104183473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属栅极晶体管的形成方法及半导体器件，该方法包括：提供衬底；在所述衬底上形成介质层；在所述介质层上形成伪栅极；在所述伪栅极的周围形成第一侧墙；去除未被所述第一侧墙和伪栅极覆盖住的介质层，以形成栅介质层；形成所述栅介质层之后，去除所述伪栅极，在所述伪栅极所在位置形成金属栅极。通过在伪栅极的周围形成第一侧墙，并以伪栅极和第一侧墙为掩模，对介质层进行刻蚀即可使得栅介质层的侧壁凸出于伪栅极的侧壁外，而不用通过现有非常复杂的刻蚀工艺控制来使得栅介质层的侧壁凸出于伪栅极的侧壁外，由此可见，该方法较为容易实现。另外，通过调节第一侧墙的厚度即可控制栅介质层的侧壁凸出量。

Description

金属栅极晶体管的形成方法及半导体器件
技术领域
本发明属于半导体技术领域，特别是涉及一种金属栅极晶体管的形成方法，以及一种半导体器件。
背景技术
随着半导体技术的发展，多晶硅型晶体管由于漏电流大、功耗大等问题，已经不能满足小尺寸半导体工艺的要求。因此，提出了金属栅极型晶体管。
现有一种金属栅极晶体管的形成方法包括：如图1所示，提供衬底1，在衬底1上由下至上依次形成栅介质层、功函数层、伪栅材料层，对所述伪栅材料层、功函数层及栅介质层进行刻蚀，形成由栅介质层2、功函数层3及伪栅极（dummy gate）4构成的堆栈结构5，其中，栅介质层2、功函数层3、伪栅极4三者的侧壁位于同一平面上；进行离子注入，以在堆栈结构5两侧的衬底1内形成源极和漏极（未图示），离子注入之后，进行快速热退火处理。
但是在制作金属栅极晶体管的过程中会发现，形成堆栈结构5之后的几个高温制程（如离子注入、快速热退火等工艺的温度均大于300℃），会造成栅介质层2及功函数层3收缩，使得栅介质层2和功函数层3的宽度小于伪栅极4的宽度（第一方向上的尺寸，所述第一方向与沿源极至漏极的方向平行），栅介质层2和功函数层3的长度小于伪栅极4的宽度（第二方向上的尺寸，所述第二方向与沿源极至漏极的方向垂直）。这样一来，当去除伪栅极4并形成金属栅极之后，金属栅极的宽度会大于栅介质层2及功函数层3的宽度，金属栅极的长度会大于栅介质层2及功函数层3的长度，影响了晶体管的性能。
为了解决这个问题，现有一种解决方法是：如图2所示，在刻蚀伪栅材料层、功函数层及栅介质层以形成堆栈结构5的过程中，控制刻蚀工艺的条件，使得栅介质层2的侧壁21凸出于功函数层3的侧壁31和伪栅极4的侧壁41外，且栅介质层2的侧壁21是倾斜的，即，栅介质层2的侧壁21不垂直于衬底1的表面S。
为了解决这个问题，现有另一种解决方法是：如图3所示，在刻蚀伪栅材料层、功函数层及栅介质层以形成堆栈结构5的过程中，控制刻蚀工艺的条件，使得栅介质层2的侧壁21和功函数层3的侧壁31均凸出于伪栅极4的侧壁41外，且栅介质层2的侧壁21和功函数层3的侧壁31均是倾斜的，即，栅介质层2的侧壁21和功函数层3的侧壁31均不垂直于衬底1的表面S。
由于栅介质层2和功函数层3的侧壁凸出量能够对栅介质层2和功函数层3在后续工艺中的收缩量进行补偿，使得栅介质层2、功函数层3收缩后，栅介质层2、功函数层3的宽度依然不小于金属栅极的宽度，栅介质层2、功函数层3的长度依然不小于金属栅极的长度，故可以防止金属栅极的宽度大于栅介质层2、功函数层3的宽度，以及防止金属栅极的长度大于栅介质层2、功函数层3的长度，提高了晶体管的性能。
但是，上述金属栅极晶体管的形成方法会有以下不足：对刻蚀工艺提出了很大的挑战，包括：通过控制刻蚀工艺的条件，使得栅介质层2、功函数层3的侧壁凸出是非常困难复杂的；很难较为准确地控制栅介质层2、功函数层3的侧壁凸出量。
发明内容
本发明要解决的问题是：提供一种更容易实现的金属栅极晶体管形成方法，使得晶体管中栅介质层的侧壁凸出于伪栅极的侧壁外。
为解决上述问题，本发明提供了一种金属栅极晶体管的形成方法，包括：
提供衬底；
在所述衬底上形成介质层；
在所述介质层上形成伪栅极；
在所述伪栅极的周围形成第一侧墙；
去除未被所述第一侧墙和伪栅极覆盖住的介质层，以形成栅介质层；
形成所述栅介质层之后，去除所述伪栅极，在所述伪栅极所在位置形成金属栅极。
可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述伪栅极之后、形成所述第一侧墙之前还包括：去除未被所述伪栅极覆盖住的功函数层；
所述第一侧墙还位于剩余功函数层的周围。
可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述第一侧墙之后、形成所述栅介质层之前，还包括：去除未被所述第一侧墙和伪栅极覆盖住的功函数层。
可选的，形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述伪栅极之后、形成所述第一侧墙之前，还包括：在所述伪栅极的周围形成第二侧墙，然后去除未被所述第二侧墙和伪栅极覆盖住的功函数层；
所述第一侧墙还位于剩余功函数层及第二侧墙的周围。
可选的，所述伪栅极包括第一伪栅极和第二伪栅极，所述第一伪栅极的长度小于所述第二伪栅极的长度，和/或，所述第一伪栅极的宽度小于所述第二伪栅极的宽度；
所述第一伪栅极周围的第一侧墙的厚度大于第二伪栅极周围的第一侧墙的厚度。
可选的，在第一伪栅极和第二伪栅极周围形成第一侧墙的方法包括：
在所述第一伪栅极的侧壁和顶部上形成第三侧墙材料层、在所述第二伪栅极的侧壁和顶部上形成第四侧墙材料层，且所述第四侧墙材料层的厚度小于所述第三侧墙材料层的厚度；
对所述第三侧墙材料层和第四侧墙材料层进行回刻，以在所述第一伪栅极和第二伪栅极的周围均形成第一侧墙。
可选的，形成所述第三侧墙材料层和第四侧墙材料层的方法包括：
在所述衬底、第一伪栅极和第二伪栅极上形成第一侧墙材料层；
在所述第一侧墙材料层上形成图形化光刻胶层，所述图形化光刻胶层将覆盖在第一伪栅极侧壁和顶部上的第一侧墙材料层部分覆盖住；
去除所述第一侧墙材料层的未被图形化光刻胶层覆盖住的部分；
去除所述图形化光刻胶层之后，在所述衬底、剩余的第一侧墙材料层、第二伪栅极的侧壁和顶部上形成第二侧墙材料层；
所述第二侧墙材料层的覆盖在所述第一伪栅极侧壁和顶部上的部分，以及剩余的第一侧墙材料层，共同构成所述第三侧墙材料层，所述第二侧墙材料层的覆盖在所述第二伪栅极侧壁和顶部上的部分，构成所述第四侧墙材料层。
可选的，在所述伪栅极的周围形成第一侧墙的方法包括：
在所述介质层和伪栅极上形成侧墙材料层；
对所述侧墙材料层进行回刻，以形成所述第一侧墙。
可选的，所述侧墙材料层的形成方法为原子层沉积。
可选的，所述侧墙材料层的厚度为
可选的，所述第一侧墙的材料为氧化硅。
可选的，利用干法刻蚀的方法来去除未被所述第一侧墙和伪栅极覆盖住的介质层。
可选的，利用干法刻蚀的方法来去除未被所述伪栅极覆盖住的功函数层。
可选的，所述伪栅极上具有硬掩模；所述第一侧墙还位于所述硬掩模的周围。
可选的，所述功函数层的材料为TiN。
另外，本发明还提供了一种半导体器件，包括：
衬底；
位于所述衬底上的栅介质层；
位于所述栅介质层上的伪栅极，所述栅介质层的侧壁凸出于伪栅极的侧壁外；
所述栅介质层的侧壁垂直于衬底的表面。
可选的，还包括：位于所述栅介质层和伪栅极之间的功函数层。
可选的，所述功函数层的侧壁垂直于衬底的表面。
可选的，所述功函数层的侧壁与所述伪栅极的侧壁在同一平面上；
或者，所述功函数层的侧壁凸出于所述伪栅极的侧壁外，且所述功函数层的侧壁凸出量小于或等于栅介质层的侧壁凸出量。
可选的，所述伪栅极包括第一伪栅极和第二伪栅极，所述第一伪栅极的长度小于所述第二伪栅极的长度，和/或，所述第一伪栅极的宽度小于所述第二伪栅极的宽度；
所述第一伪栅极下方的栅介质层的侧壁凸出量，大于所述第二伪栅极下方的栅介质层的侧壁凸出量。
与现有技术相比，本发明的技术方案具有以下优点：
通过先在介质层上形成伪栅极，然后在伪栅极的周围形成第一侧墙，再以伪栅极和位于伪栅极周围的第一侧墙为掩模，去除未被伪栅极和第一侧墙覆盖住的介质层，即可使得栅介质层的侧壁凸出于伪栅极的侧壁外，而不用通过现有非常复杂的刻蚀工艺控制来使得栅介质层的侧壁凸出于伪栅极的侧壁外，因此，该方法较为容易实现。另外，由于栅介质层的侧壁凸出量等于第一侧墙的厚度，因此仅通过调节第一侧墙的厚度就可以控制栅介质层的侧壁凸出量。而且，通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第一侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的栅介质层。
进一步地，形成伪栅极之前还包括：在介质层上形成功函数层，这样，在形成第一侧墙之后、形成栅介质层之前，通过去除未被第一侧墙和伪栅极覆盖住的功函数层，即可使得功函数层的侧壁凸出于伪栅极的侧壁外，而不用通过现有非常复杂的刻蚀工艺控制来使得功函数层的侧壁凸出于伪栅极的侧壁外，由此可见，该方法较为容易实现。另外，由于功函数层的侧壁凸出量等于第一侧墙的厚度，因此，仅通过调节第一侧墙的厚度就可以控制功函数层的侧壁凸出量。而且，通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第一侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的功函数层。
附图说明
图1是现有第一种金属栅极晶体管在制作过程中的剖面图；
图2是现有第二种金属栅极晶体管在制作过程中的剖面图；
图3是现有第三种金属栅极晶体管在制作过程中的剖面图；
图4是本发明的实施例一中金属栅极晶体管的制作流程图；
图5至图9是本发明的实施例一中金属栅极晶体管在制作过程中的剖面图；
图10至图16是本发明的实施例二中金属栅极晶体管在制作过程中的剖面图；
图17是本发明的实施例三中金属栅极晶体管的制作流程图；
图18至图21是本发明的实施例三中金属栅极晶体管在制作过程中的剖面图；
图22是本发明的实施例四中金属栅极晶体管的制作流程图；
图23至图26是本发明的实施例四中金属栅极晶体管在制作过程中的剖面图；
图27是本发明的实施例五中金属栅极晶体管的制作流程图；
图28至图31是本发明的实施例五中金属栅极晶体管在制作过程中的剖面图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
为详细说明本发明的技术方案，具体实施方式中共包括五个实施例。其中：
在实施例一、实施例二和实施例三的技术方案中，仅栅介质层的侧壁凸出于伪栅极的侧壁外；
在实施例四的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且栅介质层的侧壁凸出量等于功函数层的侧壁凸出量；
在实施例五的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且栅介质层的侧壁凸出量大于功函数层的侧壁凸出量。
下面就各个实施例的技术方案进行详细说明。
实施例一
如图5所述，首先执行图4中的步骤S11：提供衬底100，在衬底100上形成介质层110A。
介质层110A至少包括高K介质层。在一个实施例中，介质层110A还包括：位于高K介质层下方的界面层。所述界面层的作用是弥补高K介质层与衬底100之间的界面缺陷。所述界面层的材料可以为氧化硅或氮氧化硅。
继续参照图5所示，接着执行图4中的步骤S12：在介质层110A上形成伪栅极120。
伪栅极120用于定义晶体管中金属栅极的位置，在后续工艺中伪栅极120会被去除。在本实施例中，伪栅极120上具有硬掩模130。
硬掩模130和伪栅极120的形成方法包括：在介质层110A上由下至上依次形成伪栅材料层、硬掩模层和图形化光刻胶层；以所述图形化光刻胶层为掩模，对所述硬掩模层和伪栅材料层进行干法刻蚀，以形成硬掩模130和伪栅极120，然后去除图形化光刻胶层。
硬掩模130的材料为氮化硅，伪栅极120的材料为多晶硅。但是，硬掩模130和伪栅极120的材料并不能仅局限于本实施例。
如图6所示，接着执行图4中的步骤S13：在伪栅极120的周围形成第一第一侧墙140。
第一侧墙140的形成方法包括：结合图5和图6所示，在介质层110A和伪栅极120上形成侧墙材料层；对所述侧墙材料层进行回刻，以在伪栅极120的周围形成第一侧墙140。
在本实施例中，第一侧墙140还位于硬掩模130的周围。
所述侧墙材料层的形成方法为原子层沉积（ALD），以使所述侧墙材料层具有较好地台阶覆盖能力，并使所述侧墙材料层的厚度比较均匀。
所述侧墙材料层的厚度为
在形成第一侧墙140的过程中，硬掩模130保护伪栅极120不被刻蚀。
在刻蚀形成第一侧墙140的过程中，应使所述侧墙材料层与硬掩模130之间有较高的刻蚀选择比，并使所述侧墙材料层与介质层110A中的高K介质层之间有较高的刻蚀选择比。所述侧墙材料层的材料（即为第一侧墙140的材料）为氧化硅，硬掩模130的材料为氮化硅，刻蚀形成第一侧墙140的步骤中所采用的刻蚀气体包括：主刻蚀气体至少包括CH3F、CHF3、CH2F2中的一种，辅助刻蚀气体至少包括Ar、O2、He中的一种。
结合图6和图7所示，接着执行图4中的步骤S14：去除未被伪栅极120及第一侧墙140覆盖住的介质层110A，以形成栅介质层110。
形成栅介质层110的方法包括：以伪栅极120及第一侧墙140为掩模，对介质层110A进行干法刻蚀，以形成栅介质层110。当栅介质层110是利用干法刻蚀工艺形成时，栅介质层110的侧壁D1是竖直的，即，栅介质层110的侧壁D1垂直于衬底100的表面。
由于栅介质层110是以伪栅极120和位于伪栅极120周围的第一侧墙140为掩模刻蚀形成的，因此，栅介质层110的侧壁D1凸出于伪栅极120的侧壁D3外；且栅介质层110的侧壁凸出量W（即为栅介质层110的侧壁超出伪栅极120的侧壁的量）等于第一侧墙140的厚度（即为用于形成第一侧墙140的侧墙材料层的厚度）。因此，仅通过调节第一侧墙140的厚度就可以控制栅介质层110的侧壁凸出量。
另外，通过在伪栅极120的周围形成第一侧墙140，并以伪栅极120和第一侧墙140为掩模，对介质层110A进行刻蚀即可使得栅介质层110的侧壁D1凸出于伪栅极120的侧壁D3外，而不用通过现有非常复杂的刻蚀工艺控制来使得栅介质层的侧壁凸出于伪栅极的侧壁外，由此可见，该方法较为容易实现。
在刻蚀形成栅介质层110的过程中，硬掩模130保护伪栅极120不被刻蚀。
如图8或图9所示，接着执行图4中的步骤S15：形成栅介质层110之后，结合图7所示，去除伪栅极120，在伪栅极120所在位置形成金属栅极M。
在一种可选方案中，结合图7和图8所示，形成金属栅极M的方法包括：形成栅介质层110之后，在栅介质层110和第一侧墙140的周围形成侧墙150；然后，形成层间介质层160；利用化学机械研磨工艺对层间介质层160进行平坦化处理，在平坦化处理的过程中去除硬掩模130，直至露出伪栅极120；然后去除伪栅极120，以形成沟槽；向所述沟槽内填充金属层，利用化学机械研磨工艺去除所述沟槽外多余的金属层，以在伪栅极120所在位置形成金属栅极M。
在另一种可选方案中，结合图7和图9所示，形成金属栅极M的方法包括：形成栅介质层110之后，去除第一侧墙140，在栅介质层110、伪栅极120和硬掩模130的周围形成侧墙150；然后，形成层间介质层160、去除伪栅极120，在伪栅极120所在位置形成金属栅极M，此步骤的更具体内容可以参考上述方案，在此不再赘述。
如前所述，形成栅介质层之后的几个高温制程，会造成栅介质层收缩，使得栅介质层的宽度小于伪栅极的宽度，以及栅介质层的长度小于伪栅极的长度。这样一来，去除伪栅极并在伪栅极所在位置形成金属栅极之后，金属栅极的宽度会大于栅介质层的宽度、金属栅极的长度会大于栅介质层的长度。在本实施例的技术方案中，由于栅介质层110的侧壁D1凸出于伪栅极120的侧壁D3外，因此，栅介质层110的侧壁凸出量能够对栅介质层110在后续工艺中的收缩量进行补偿，通过控制栅介质层110的侧壁凸出量的大小，不仅可以使得栅介质层110收缩后栅介质层110的宽度依然不小于金属栅极M的宽度，即栅介质层110收缩后，栅介质层110的侧壁凸出于金属栅极的侧壁外，或者栅介质层110的侧壁和金属栅极的侧壁位于同一平面上，故可以防止金属栅极M的宽度大于栅介质层110的宽度；而且可以使得栅介质层110收缩后栅介质层110的长度依然不小于金属栅极M的长度，即栅介质层110收缩后，栅介质层110的侧壁凸出于金属栅极的侧壁凸出，或者栅介质层110的侧壁和金属栅极的侧壁位于同一平面上，故可以防止金属栅极M的长度大于栅介质层110的长度，提高了晶体管的性能。
需说明的是，在本实施例中，硬掩模130的作用之一是在刻蚀步骤中保护其下方的伪栅极120不被刻蚀。但在其它实施例中，伪栅极120上也可以没有硬掩模130。
由上述可知，在本实施例的技术方案中，通过先在介质层上形成伪栅极，然后在伪栅极的周围形成第一侧墙，再以伪栅极和位于伪栅极周围的第一侧墙为掩模，去除未被伪栅极和第一侧墙覆盖住的介质层以形成栅介质层，使得栅介质层的侧壁凸出于伪栅极的侧壁外。由于栅介质层的侧壁凸出量等于第一侧墙的厚度，因此仅通过调节第一侧墙的厚度就可以控制栅介质层的侧壁凸出量。
在上述金属栅极晶体管形成方法的基础上，本实施例还提供了一种半导体器件，该半导体器件是金属栅极晶体管在制造过程中的半成品，如图7所示，该半导体器件包括：衬底100；位于衬底100上方的栅介质层110；位于栅介质层110上方的伪栅极120，栅介质层110的侧壁D1凸出于伪栅极120的侧壁D3外，且栅介质层110的侧壁D1是竖直的，即，栅介质层110的侧壁D1垂直于衬底100的表面。
实施例二
本实施例是在实施例一的基础上作出的改进，使得：当衬底上同时形成有多个不同尺寸（是指金属栅极的宽度和长度尺寸）的金属栅极晶体管时，可以根据各个金属栅极晶体管尺寸的不同，来分别制定各个金属栅极晶体管中形成在伪栅极周围的第一侧墙的厚度，进而能够分别控制各个金属栅极晶体管中栅介质层的侧壁凸出量。
如图10所述，首先执行图4中的步骤S11：提供衬底100，在衬底100上形成介质层110A。
继续参照图10所示，接着执行图4中的步骤S12：在衬底100上形成伪栅极。
所述伪栅极包括：第一伪栅极121和第二伪栅极122，且第一伪栅极121的长度小于第二伪栅极122的长度（沿第一方向上的尺寸，所述第一方向垂直于沿源极至漏极的方向），和/或，第一伪栅极121的宽度小于第二伪栅极122的宽度（沿第二方向上的尺寸，所述第二方向平行于沿源极至漏极的方向）在本实施例中，以第一伪栅极121的宽度小于第二伪栅极122的宽度为例。
在本实施例中，第一伪栅极121上具有第一硬掩模131，第二伪栅极122上具有第二硬掩模132。
如图13所示，接着执行图4中的步骤S13：在伪栅极的周围形成第一侧墙。
在第一伪栅极121的周围形成第一侧墙143，在第二伪栅极122的周围形成第一侧墙144，且第一侧墙143的厚度大于第一侧墙144的厚度。
在第一伪栅极121的周围形成第一侧墙143、在第二伪栅极122的周围形成第一侧墙144的方法包括：继续参考图13所示，在第一伪栅极121的侧壁和顶部上形成第三侧墙材料层、在第二伪栅极122的侧壁和顶部上形成第四侧墙材料层，且所述第四侧墙材料层的厚度小于所述第三侧墙材料层的厚度；对所述第三侧墙材料层和第四侧墙材料层进行回刻，以在第一伪栅极121的周围形成第一侧墙143、在第二伪栅极122的周围形成第一侧墙144。
在一种可选方案中，形成所述第三侧墙材料层和第四侧墙材料层的方法包括：结合图10和图11所示，在衬底100、第一伪栅极121和第二伪栅极122上形成第一侧墙材料层（未图示）；在所述第一侧墙材料层上形成图形化光刻胶层（未图示），所述图形化光刻胶层将覆盖在第一伪栅极121侧壁和顶部上的第一侧墙材料层部分覆盖住；去除第一侧墙材料层的未被所述图形化光刻胶层覆盖住的部分，形成剩余的第一侧墙材料层141；结合图11和图12所示，去除所述图形化光刻胶层之后，在衬底100、剩余的第一侧墙材料层141、第二伪栅极122的侧壁和顶部上形成第二侧墙材料层142；第二侧墙材料层142的覆盖在第一伪栅极121侧壁和顶部上的部分，以及剩余的第一侧墙材料层141，共同构成所述第三侧墙材料层，第二侧墙材料层142的覆盖在第二伪栅极122侧壁和顶部上的部分，构成所述第四侧墙材料层。
所述第一侧墙材料层和第二侧墙材料层142的形成方法为原子层沉积，以使第一侧墙材料层和第二侧墙材料层142均具有较好地台阶覆盖能力。
所述第一侧墙材料层和第二侧墙材料层142的厚度为
所述第一侧墙材料层和第二侧墙材料层142的材料为氧化硅，第一硬掩模131和第二硬掩模132的材料为氮化硅，刻蚀步骤中所采用的刻蚀气体可以参考实施例一，在此不再赘述。
结合图13和图14所示，接着执行图4中的步骤S14：去除未被伪栅极和第一侧墙覆盖住的介质层110A，以形成栅介质层。
位于第一伪栅极121和第一侧墙143下方的栅介质层为栅介质层111，位于第二伪栅极122和第一侧墙144下方的栅介质层为栅介质层112。由于第一侧墙143的厚度大于第一侧墙144的厚度，而栅介质层111的侧壁凸出量等于第一侧墙143的厚度，栅介质层112的侧壁凸出量等于第一侧墙144的厚度，故栅介质层111的侧壁凸出量大于栅介质层112的侧壁凸出量。
由于栅介质层111的侧壁凸出量等于第一侧墙143的厚度，栅介质层112的侧壁凸出量等于第一侧墙144的厚度，因此，通过调节第二侧墙材料层142的厚度就可以控制第一侧墙144的宽度，进而控制栅介质层112的侧壁凸出量，通过调节第二侧墙材料层142和第一侧墙材料层的厚度之和就可以控制第一侧墙143的宽度，进而控制栅介质层111的侧壁凸出量。
如图15或图16所示，接着执行图4中的步骤S15：结合图14所示，去除伪栅极，在伪栅极所在位置形成金属栅极。
在一种可选方案中，结合图14和图15所示，形成金属栅极的方法包括：形成栅介质层111和栅介质层112之后，在栅介质层111和第一侧墙143的周围形成侧墙150，在栅介质层112和第一侧墙144的周围形成侧墙150；然后，形成层间介质层160、去除第一伪栅极121、第二伪栅极122，分别在第一伪栅极121、第二伪栅极122所在位置形成金属栅极M1、金属栅极M2，此步骤的更具体内容可以参考实施例一，在此不再赘述。
在另一种可选方案中，结合图14和图16所示，形成金属栅极的方法包括：形成栅介质层111和栅介质层112之后，去除第一侧墙143和第一侧墙144，在栅介质层111、第一伪栅极121和第一硬掩模131的周围形成侧墙150，在栅介质层112、第二伪栅极122和第二硬掩模132的周围形成侧墙150；然后，形成层间介质层160、去除第一伪栅极121、第二伪栅极122，分别在第一伪栅极121、第二伪栅极122所在位置形成金属栅极M1和金属栅极M2，此步骤的更具体内容可以参考实施例一，在此不再赘述。
需强调的是，由于本实施例是在实施例一的基础上进一步改进获得的，因此上述本实施例的技术方案仅仅描述了一些比较重要的改进之处，其它未详细说明的内容或可替换方案可参考实施例一，在本实施例中不再赘述。
实施例三
实施例三和实施例一之间的区别在于：在实施例三的技术方案中，栅介质层和伪栅极之间还形成有功函数层，且形成在所述伪栅极周围的第一侧墙还位于所述功函数层的周围。
下面就本实施例的技术方案进行详细说明。
如图18所示，首先执行图17中的步骤S21：提供衬底200，在衬底200上形成介质层210A。
继续参照图18所示，接着执行图17中的步骤S22：在介质层210A上形成功函数层；接着执行图17中的步骤S23：在介质层210A上形成伪栅极230；接着执行图17中的步骤S24：去除未被伪栅极230覆盖住的功函数层，以形成剩余的功函数层220。
在本实施例中，伪栅极230上具有硬掩模240。
所述功函数层用于调节金属栅极晶体管的功函数。另外，在一个反应腔室内形成介质层210A之后，往往需在另一个反应腔室内形成伪栅极，而在排队等待形成伪栅极的过程中，介质层210A很容易暴露在大气环境中，使得介质层210A被氧化以致影响介质层210A的质量。当介质层210A和伪栅极之间设有功函数层时，在形成介质层210A之后，可以继续在同一个反应腔室内在介质层210A上形成功函数层，然后在另一个反应腔室中形成伪栅极，在排队等待形成伪栅极的过程中，所述功函数层可以避免介质层210A暴露在大气环境中。
采用干法刻蚀方法来去除未被伪栅极230覆盖住的功函数层。在这种情况下，剩余功函数层220的侧壁D2是竖直的，即，剩余功函数层220的侧壁D2垂直于衬底200的表面。
由于剩余功函数层220是以伪栅极230为掩模刻蚀形成的，故剩余功函数层220的侧壁D2和伪栅极230的侧壁D3位于同一平面上。
如图19所示，接着执行图17中的步骤S25：在伪栅极230的周围形成第一侧墙250。
在本实施例中，结合图18和图19所示，在伪栅极230的周围形成第一侧墙250的方法包括：在介质层210A、剩余功函数层220和伪栅极230上形成侧墙材料层（未图示）；对所述侧墙材料层进行回刻，以形成第一侧墙250。第一侧墙250除了位于伪栅极230的周围之外，还位于剩余功函数层220的周围。
结合图19和图20所示，接着执行图17中的步骤S26：去除未被第一侧墙250和伪栅极230覆盖住的介质层210A，以形成栅介质层210。
由于栅介质层210是以伪栅极230和位于伪栅极230周围的第一侧墙250为掩模刻蚀形成的，因此，栅介质层210的侧壁D1凸出于伪栅极230的侧壁D3外；且栅介质层210的侧壁凸出量W（即为栅介质层210的侧壁超出伪栅极230的侧壁的量）等于第一侧墙250的厚度（即为用于形成第一侧墙250的侧墙材料层的厚度）。因此，通过调节第一侧墙250的厚度就可以控制栅介质层210的侧壁凸出量。
如图21所示，接着执行图17中的步骤S27：形成栅介质层210之后，去除伪栅极230，在伪栅极230所在位置形成金属栅极M。
在一种可选方案中，结合图20和图21所示，形成金属栅极M的方法包括：形成栅介质层210之后，在栅介质层210和第一侧墙250的周围形成侧墙260；然后，形成层间介质层270、去除伪栅极230、在伪栅极120所在位置形成金属栅极M。
需强调的是，由于本实施例是在实施例一的基础上进一步改进获得的，因此上述本实施例的技术方案仅仅描述了一些比较重要的改进之处，其它未详细说明的内容或可替换方案可参考实施例一，在本实施例中不再赘述。
由上述可知，在本实施例的技术方案中，通过先在介质层上形成功函数层和位于功函数层上的伪栅极，然后去除未被伪栅极覆盖住的功函数层，接着在伪栅极和剩余功函数层的周围形成第一侧墙，再以伪栅极和第一侧墙为掩模，去除未被伪栅极和第一侧墙覆盖住的介质层以形成栅介质层，使得栅介质层的侧壁凸出于伪栅极的侧壁外，由于栅介质层的侧壁凸出量等于第一侧墙的厚度，因此，通过调节第一侧墙的厚度就可以控制栅介质层的侧壁凸出量。
在本实施例的技术方案中，通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同宽度的第一侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的栅介质层，具体的在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同宽度的第一侧墙的方法可以参考实施例二，在此不再详细说明。
在上述金属栅极晶体管形成方法的基础上，本实施例还提供了一种半导体器件，该半导体器件是金属栅极晶体管在制造过程中的半成品，如图20所示，该半导体器件包括：衬底200；位于衬底200上方的栅介质层210；位于栅介质层210上方的伪栅极230；位于栅介质层210和伪栅极230之间的功函数层220。栅介质层210的侧壁D1凸出于伪栅极230的侧壁D3外，且栅介质层210的侧壁D1是竖直的，即，栅介质层210的侧壁D1垂直于衬底200的表面；功函数层220和伪栅极230的侧壁位于同一平面上。
实施例四
实施例四和实施例一之间的区别在于：在实施例四的技术方案中，栅介质层和伪栅极之间还形成有功函数层，且栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外。
实施例四和实施例三之间的区别在于：在实施例三的技术方案中，功函数层和伪栅极的侧壁位于同一平面上，仅有栅介质层的侧壁凸出于伪栅极的侧壁外，且位于伪栅极周围的第一侧墙还位于功函数层的周围；而在实施例四的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且位于伪栅极周围的第一侧墙位于功函数层的上方。
下面就本实施例的技术方案进行详细说明。
如图23所示，首先执行图22中的步骤S31：提供衬底300，在衬底300上形成介质层310A。
继续参照图23所示，接着执行图22中的步骤S32：在介质层310A上形成功函数层320A。
继续参照图23所示，接着执行图22中的步骤S33：在介质层310A上形成伪栅极330，伪栅极330上具有硬掩模340。
如图24所示，接着执行图22中的步骤S34：在伪栅极330的周围形成第一侧墙350。
在一种可选方案中，在伪栅极330的周围形成第一侧墙350的方法包括：在功函数层320A和伪栅极330上形成侧墙材料层；对所述侧墙材料层进行回刻，以形成第一侧墙350，第一侧墙350不仅位于伪栅极330的周围、还位于功函数层320A的上方。
在刻蚀形成第一侧墙350的过程中，应使所述侧墙材料层与硬掩模340之间有较高的刻蚀选择比，并使所述侧墙材料层与功函数层320A之间有较高的刻蚀选择比。所述侧墙材料层的材料为氧化硅，硬掩模340的材料为氮化硅，功函数层320A的材料为TiN，刻蚀形成第一侧墙350的步骤中所采用的刻蚀气体包括：主刻蚀气体至少包括CH3F、CHF3、CH2F2中的一种，辅助刻蚀气体至少包括Ar、O2、He中的一种。当然，所述侧墙材料层、硬掩模340和功函数层320A的材料并不能仅局限于本实施例。
结合图24和图25所示，接着执行图22中的步骤S35：去除未被第一侧墙350和伪栅极330覆盖住的功函数层320A。
采用干法刻蚀的方法去除未被第一侧墙350和伪栅极330覆盖住的功函数层320A，在这种情况下，剩余功函数层320的侧壁D2是竖直的，即，剩余功函数层320的侧壁D2垂直于衬底300的表面。
由于剩余功函数层320是以伪栅极330和位于伪栅极330周围的第一侧墙350为掩模刻蚀形成的，因此，剩余功函数层320的侧壁D2凸出于伪栅极330的侧壁D3外。且剩余功函数层320的侧壁凸出量W（即为剩余功函数层320的侧壁超出伪栅极330的侧壁的量）等于第一侧墙350的厚度（即为用于形成第一侧墙350的侧墙材料层的厚度）。因此，通过调节第一侧墙350的厚度就可以控制剩余功函数层320的侧壁凸出量W。
另外，通过在伪栅极330的周围形成第一侧墙350，并以伪栅极330和第一侧墙350为掩模，对功函数层320A进行刻蚀即可使得剩余功函数层320的侧壁D2凸出于伪栅极330的侧壁D3外，而不用通过现有非常复杂的刻蚀工艺控制来使得功函数层的侧壁凸出于伪栅极的侧壁外，由此可见，该方法较为容易实现。
继续结合图24和图25所示，接着执行图22中的步骤S36：去除未被第一侧墙350和伪栅极330覆盖住的介质层310A，以形成栅介质层310。
同剩余功函数层320一样，栅介质层310也是以伪栅极330和位于伪栅极330周围的第一侧墙350为掩模刻蚀形成的，因此，栅介质层310的侧壁D1凸出于伪栅极330的侧壁D3外。且栅介质层310的侧壁凸出量W（即为栅介质层310的侧壁超出伪栅极330的侧壁的量）也等于第一侧墙350的厚度（即为用于形成第一侧墙350的侧墙材料层的厚度）。因此，通过调节第一侧墙350的厚度就可以同时控制，剩余功函数层320和栅介质层310的侧壁凸出量W。
如图26所示，接着执行图22中的步骤S37：形成栅介质层310之后，去除伪栅极330，在伪栅极330所在位置形成金属栅极M。
结合图25和图26所示，形成金属栅极M的方法包括：形成栅介质层310之后，在栅介质层310、剩余功函数层320和第一侧墙350的周围形成侧墙360；然后，形成层间介质层370、去除伪栅极330、在伪栅极330所在位置形成金属栅极M。
如前所述，形成功函数层之后的几个高温制程，会造成功函数层、栅介质层收缩，使得功函数层和栅介质层的宽度小于伪栅极的宽度、功函数和栅介质层的长度小于伪栅极的长度。这样一来，去除伪栅极并在伪栅极所在位置形成金属栅极之后，金属栅极的宽度会大于功函数层和栅介质层的宽度、金属栅极的长度会大于功函数层和栅介质层的长度。
在本实施例的技术方案中，由于功函数层320的侧壁D2凸出于伪栅极330的侧壁D3外，因此功函数层320的侧壁凸出量能够对功函数层320在后续工艺中的收缩量进行补偿，通过控制功函数层320的侧壁凸出量的大小，不仅可以使得功函数层320收缩后功函数层320的宽度依然不小于金属栅极M的宽度，即功函数层320收缩后，功函数层320的侧壁凸出于金属栅极的侧壁外，或者，功函数层320的侧壁和金属栅极的侧壁位于同一平面上，故可以防止金属栅极M的宽度大于功函数层320的宽度；而且还使得功函数层320收缩后功函数层320的长度依然不小于金属栅极M的长度，即功函数层320收缩后，功函数层320的侧壁凸出于金属栅极的侧壁外，或者，功函数层320的侧壁和金属栅极的侧壁位于同一平面上，故可以防止金属栅极M的长度大于功函数层320的长度，提高了晶体管的性能。
在本实施例的技术方案中，栅介质层310的侧壁凸出量也能够对栅介质层310在后续工艺中的收缩量进行补偿，进而提高晶体管的性能，具体的原因可以参考实施例一，在此不再赘述。
需强调的是，由于本实施例是在实施例一的基础上进一步改进获得的，因此上述本实施例的技术方案仅仅描述了一些比较重要的改进之处，其它未详细说明的内容或可替换方案可参考实施例一，在本实施例中不再赘述。
由上述可知，在本实施例的技术方案中，通过先在介质层上形成功函数层和位于功函数层上的伪栅极，然后在伪栅极的周围形成第一侧墙，接着以伪栅极和第一侧墙为掩模，去除未被伪栅极和第一侧墙覆盖住的功函数层，使得剩余功函数层的侧壁凸出于伪栅极的侧壁外，再以伪栅极和第一侧墙为掩模，去除未被伪栅极和第一侧墙覆盖住的介质层以形成栅介质层，使得栅介质层的侧壁也凸出于伪栅极的侧壁外，且栅介质层和剩余功函数层的侧壁凸出量相等。由于栅介质层和剩余功函数层的侧壁凸出量均等于第一侧墙的厚度，因此，通过调节第一侧墙的厚度就可以同时控制栅介质层和剩余功函数层的侧壁凸出量。
利用本实施例的技术方案，通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同宽度的第一侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的栅介质层，同时还可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的功函数层，具体的在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第一侧墙的方法可以参考实施例二，在此不再详细说明。
在上述金属栅极晶体管形成方法的基础上，本实施例还提供了一种半导体器件，该半导体器件是金属栅极晶体管在制造过程中的半成品，如图25所示，该半导体器件包括：衬底300；位于衬底300上方的栅介质层310；位于栅介质层310上方的伪栅极330、位于栅介质层310和伪栅极330之间的功函数层320。
栅介质层310的侧壁D1凸出于伪栅极330的侧壁D3外，且栅介质层310的侧壁D1是竖直的，即，栅介质层310的侧壁D1垂直于衬底300的表面；功函数层220的侧壁D2和栅介质层310的侧壁D1位于同一平面上，且功函数层320的侧壁D2是竖直的，即，功函数层320的侧壁D2垂直于衬底300的表面。
实施例五
实施例五和实施例一之间的区别在于：在实施例一的技术方案中，仅栅介质层的侧壁凸出于伪栅极的侧壁外；而在实施例五的技术方案中，栅介质层和伪栅极之间还形成有功函数层，且栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外。
实施例五和实施例三之间的区别在于：在实施例三的技术方案中，功函数层和伪栅极的侧壁位于同一平面上，仅有栅介质层的侧壁凸出于伪栅极的侧壁外，且位于伪栅极周围的第一侧墙还位于功函数层的周围；而在实施例五的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且伪栅极和第一侧墙之间还有位于功函数层的上方的第二侧墙。
实施例五和实施例四之间的区别在于：在实施例四的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且栅介质层和功函数层的侧壁凸出量相等，位于伪栅极周围的第一侧墙还位于功函数层的上方；而在实施例五的技术方案中，栅介质层和功函数层的侧壁均凸出于伪栅极的侧壁外，且栅介质层的侧壁凸出量大于功函数层的侧壁凸出量，另外，伪栅极和第一侧墙之间还有位于功函数层的上方的第二侧墙。
下面就本实施例的技术方案进行详细说明。
如图28所示，首先执行图27中的步骤S41：提供衬底400，在衬底400上形成介质层410A。
继续参照图28所示，接着执行图27中的步骤S42：在介质层410A上形成功函数层420A。
继续参照图28所示，接着执行图27中的步骤S43：在介质层410A上形成伪栅极430，伪栅极430上具有硬掩模440。
如图29所示，接着执行图27中的步骤S44：在伪栅极430的周围形成第二侧墙451。
在伪栅极430的周围形成第二侧墙451的方法包括：
结合图28和图29所示，在功函数层420A和伪栅极430上形成侧墙材料层，对侧墙材料层进行回刻，以在伪栅极430的周围形成第二侧墙451。
继续参照图28和图29所示，接着执行图27中的步骤S45：去除未被第二侧墙450和伪栅极430覆盖住的功函数层420A。
采用干法刻蚀的方法去除未被第二侧墙451和伪栅极430覆盖住的功函数层410A，在这种情况下，剩余功函数层420的侧壁D2是竖直的，即，剩余功函数层420的侧壁D2垂直于衬底400的表面。
由于剩余功函数层420是以伪栅极430和位于伪栅极430周围的第二侧墙451为掩模刻蚀形成的，因此，剩余功函数层420的侧壁D2凸出于伪栅极430的侧壁D3外。且剩余功函数层420的侧壁凸出量W1（即为剩余功函数层420的侧壁超出伪栅极430的侧壁的量）等于第二侧墙451的厚度（即为用于形成第二侧墙451的侧墙材料层的厚度）。因此，通过调节第二侧墙451的厚度就可以控制剩余功函数层420的侧壁凸出量W1。
在形成第二侧墙451的过程中，应使所述侧墙材料层与硬掩模440之间有较高的刻蚀选择比，并使所述侧墙材料层与功函数层420A之间有较高的刻蚀选择比。所述侧墙材料层的材料为氧化硅，硬掩模440的材料为氮化硅，功函数层420A的材料为TiN，刻蚀形成第二侧墙451的步骤中所采用的刻蚀气体包括：主刻蚀气体至少包括CH3F、CHF3、CH2F2中的一种，辅助刻蚀气体至少包括Ar、O2、He中的一种。
如图30所示，接着执行图27中的步骤S46：在伪栅极430的周围形成第一侧墙452。
结合图29和图30所示，在伪栅极430的周围形成第一侧墙452的方法包括：在介质层410A、剩余功函数层420、第二侧墙451和伪栅极430上形成侧墙材料层，对侧墙材料层进行回刻，以形成第一侧墙452，第一侧墙452除了位于伪栅极430的周围之外，还位于剩余功函数层420的周围。
另外，在形成第一侧墙452的过程中，应使所述侧墙材料层与介质层410A中的高K介质层之间有较高的刻蚀选择比。刻蚀形成第一侧墙452的步骤中所采用的刻蚀气体包括：主刻蚀气体至少包括CH3F、CHF3、CH2F2中的一种，辅助刻蚀气体至少包括Ar、O2、He中的一种。
如图31所示，接着执行图27中的步骤S47：去除未被第一侧墙452和伪栅极430覆盖住的介质层410A，以形成栅介质层410。
由于栅介质层410是以伪栅极430和位于伪栅极430周围的第一侧墙452和第二侧墙451为掩模刻蚀形成的，因此，栅介质层410的侧壁D1凸出于伪栅极430的侧壁D3外。且栅介质层410的侧壁凸出量W2（即为栅介质层410的侧壁超出伪栅极430的侧壁的量）等于第一侧墙451和第一侧墙452的厚度之和。因此，通过调节第一侧墙451和第一侧墙452的厚度之和就可以控制栅介质层410的侧壁凸出量W2。
另外，由于剩余功函数层420的侧壁凸出量W1等于第一侧墙451的厚度，而栅介质层410的侧壁凸出量W2等于第一侧墙451和第一侧墙452的厚度之和，故栅介质层410的侧壁凸出量W2大于剩余功函数层420的侧壁凸出量W1。
如图31所示，接着执行图27中的步骤S47：形成栅介质层410之后，去除伪栅极430，在伪栅极430所在位置形成金属栅极M。
结合图30和图31所示，形成金属栅极M的方法包括：形成栅介质层410之后，在栅介质层410和第一侧墙452的周围形成侧墙460；然后，形成层间介质层470、去除伪栅极430、在伪栅极430所在位置形成金属栅极M。
需强调的是，由于本实施例是在实施例一的基础上进一步改进获得的，因此上述本实施例的技术方案仅仅描述了一些比较重要的改进之处，其它未详细说明的内容或可替换方案可参考实施例一，在本实施例中不再赘述。
由上述可知，在本实施例的技术方案中，通过先在介质层上形成功函数层和位于功函数层上的伪栅极，然后在伪栅极的周围形成第二侧墙，接着以伪栅极和第二侧墙为掩模，去除未被伪栅极和第二侧墙覆盖住的功函数层，使得剩余功函数层的侧壁凸出于伪栅极的侧壁外，接着在剩余功函数层和伪栅极的周围形成第一侧墙，再以伪栅极、第一侧墙和第二侧墙为掩模，去除未被伪栅极、第一侧墙和第二侧墙覆盖住的介质层以形成栅介质层，使得栅介质层的侧壁凸出于伪栅极的侧壁外。由于剩余功函数层的侧壁凸出量等于第二侧墙的厚度，因此通过调节第二侧墙的厚度就可以控制剩余功函数层的侧壁凸出量。由于栅介质层的侧壁凸出量等于第一侧墙和第二侧墙的厚度之和，因此，通过调节第一侧墙和第二侧墙的厚度之和就可以控制栅介质层的侧壁凸出量。
利用本实施例的技术方案，通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第一侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的栅介质层；通过在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第二侧墙，即可以在多个不同尺寸的金属栅极晶体管中形成侧壁凸出量不相同的功函数层，具体的在多个不同尺寸的金属栅极晶体管的伪栅极周围形成不同厚度的第一侧墙及第二侧墙的方法可以参考实施例二，在此不再详细说明。
在上述所有实施例中，当欲形成金属栅极晶体管的栅极长度、宽度尺寸越小时，栅介质层和/或功函数层的侧壁凸出量越大。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种金属栅极晶体管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成介质层；
在所述介质层上形成伪栅极；所述伪栅极包括第一伪栅极和第二伪栅极，所述第一伪栅极的长度小于所述第二伪栅极的长度，和/或，所述第一伪栅极的宽度小于所述第二伪栅极的宽度；
在所述伪栅极的周围形成第一侧墙，所述第一伪栅极周围的第一侧墙的厚度大于第二伪栅极周围的第一侧墙的厚度；
去除未被所述第一侧墙和伪栅极覆盖住的介质层，以形成栅介质层；
形成所述栅介质层之后，去除所述伪栅极，在所述伪栅极所在位置形成金属栅极。
2.根据权利要求1所述的形成方法，其特征在于，
形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述伪栅极之后、形成所述第一侧墙之前还包括：去除未被所述伪栅极覆盖住的功函数层；
所述第一侧墙还位于剩余功函数层的周围。
3.根据权利要求1所述的形成方法，其特征在于，
形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述第一侧墙之后、形成所述栅介质层之前，还包括：去除未被所述第一侧墙和伪栅极覆盖住的功函数层。
4.根据权利要求1所述的形成方法，其特征在于，
形成所述伪栅极之前还包括：在所述介质层上形成功函数层；
形成所述伪栅极之后、形成所述第一侧墙之前，还包括：在所述伪栅极的周围形成第二侧墙，然后去除未被所述第二侧墙和伪栅极覆盖住的功函数层；
所述第一侧墙还位于剩余功函数层及第二侧墙的周围。
5.根据权利要求1所述的形成方法，其特征在于，在第一伪栅极和第二伪栅极周围形成第一侧墙的方法包括：
在所述第一伪栅极的侧壁和顶部上形成第三侧墙材料层、在所述第二伪栅极的侧壁和顶部上形成第四侧墙材料层，且所述第四侧墙材料层的厚度小于所述第三侧墙材料层的厚度；
对所述第三侧墙材料层和第四侧墙材料层进行回刻，以在所述第一伪栅极和第二伪栅极的周围均形成第一侧墙。
6.根据权利要求5所述的形成方法，其特征在于，形成所述第三侧墙材料层和第四侧墙材料层的方法包括：
在所述衬底、第一伪栅极和第二伪栅极上形成第一侧墙材料层；
在所述第一侧墙材料层上形成图形化光刻胶层，所述图形化光刻胶层将覆盖在第一伪栅极侧壁和顶部上的第一侧墙材料层部分覆盖住；
去除所述第一侧墙材料层的未被图形化光刻胶层覆盖住的部分；
去除所述图形化光刻胶层之后，在所述衬底、剩余的第一侧墙材料层、第二伪栅极的侧壁和顶部上形成第二侧墙材料层；
所述第二侧墙材料层的覆盖在所述第一伪栅极侧壁和顶部上的部分，以及剩余的第一侧墙材料层，共同构成所述第三侧墙材料层，所述第二侧墙材料层的覆盖在所述第二伪栅极侧壁和顶部上的部分，构成所述第四侧墙材料层。
7.根据权利要求1所述的形成方法，其特征在于，在所述伪栅极的周围形成第一侧墙的方法包括：
在所述介质层和伪栅极上形成侧墙材料层；
对所述侧墙材料层进行回刻，以形成所述第一侧墙。
8.根据权利要求7所述的形成方法，其特征在于，所述侧墙材料层的形成方法为原子层沉积。
9.根据权利要求7所述的形成方法，其特征在于，所述侧墙材料层的厚度为
10.根据权利要求1所述的形成方法，其特征在于，所述第一侧墙的材料为氧化硅。
11.根据权利要求1所述的形成方法，其特征在于，利用干法刻蚀的方法来去除未被所述第一侧墙和伪栅极覆盖住的介质层。
12.根据权利要求2所述的形成方法，其特征在于，利用干法刻蚀的方法来去除未被所述伪栅极覆盖住的功函数层。
13.根据权利要求1所述的形成方法，其特征在于，所述伪栅极上具有硬掩模；所述第一侧墙还位于所述硬掩模的周围。
14.根据权利要求2所述的形成方法，其特征在于，所述功函数层的材料为TiN。
15.一种半导体器件，其特征在于，包括：
衬底；
位于所述衬底上的栅介质层；
位于所述栅介质层上的伪栅极，所述栅介质层的侧壁凸出于伪栅极的侧壁外；
所述栅介质层的侧壁垂直于衬底的表面；
所述伪栅极包括第一伪栅极和第二伪栅极，所述第一伪栅极的长度小于所述第二伪栅极的长度，和/或，所述第一伪栅极的宽度小于所述第二伪栅极的宽度；
所述第一伪栅极下方的栅介质层的侧壁凸出量，大于所述第二伪栅极下方的栅介质层的侧壁凸出量。
16.根据权利要求15所述的半导体器件，其特征在于，还包括：位于所述栅介质层和伪栅极之间的功函数层。
17.根据权利要求16所述的半导体器件，其特征在于，所述功函数层的侧壁垂直于衬底的表面。
18.根据权利要求17所述的半导体器件，其特征在于，所述功函数层的侧壁与所述伪栅极的侧壁在同一平面上；
或者，所述功函数层的侧壁凸出于所述伪栅极的侧壁外，且所述功函数层的侧壁凸出量小于或等于栅介质层的侧壁凸出量。
CN201310190331.1A 2013-05-21 2013-05-21 金属栅极晶体管的形成方法及半导体器件 Active CN104183473B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310190331.1A CN104183473B (zh) 2013-05-21 2013-05-21 金属栅极晶体管的形成方法及半导体器件
US14/030,026 US8772148B1 (en) 2013-05-21 2013-09-18 Metal gate transistors and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310190331.1A CN104183473B (zh) 2013-05-21 2013-05-21 金属栅极晶体管的形成方法及半导体器件

Publications (2)

Publication Number Publication Date
CN104183473A CN104183473A (zh) 2014-12-03
CN104183473B true CN104183473B (zh) 2017-07-14

Family

ID=51031731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310190331.1A Active CN104183473B (zh) 2013-05-21 2013-05-21 金属栅极晶体管的形成方法及半导体器件

Country Status (2)

Country Link
US (1) US8772148B1 (zh)
CN (1) CN104183473B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI625792B (zh) * 2014-06-09 2018-06-01 聯華電子股份有限公司 半導體元件及其製作方法
KR102328564B1 (ko) 2015-04-14 2021-11-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN108666274B (zh) * 2017-03-31 2020-10-27 联华电子股份有限公司 半导体存储装置的形成方法
CN109390235B (zh) * 2017-08-02 2021-11-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110120345B (zh) * 2018-02-06 2022-03-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111384160B (zh) * 2018-12-29 2023-09-08 中芯国际集成电路制造(上海)有限公司 场效应晶体管的制作方法、场效应晶体管及栅极结构
US10868171B2 (en) * 2019-02-26 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with gate dielectric layer and method for forming the same
CN112117237A (zh) * 2019-06-21 2020-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237365A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0170515B1 (ko) * 1995-09-30 1999-02-01 김광호 Gold구조를 갖는 반도체장치 및 그의 제조방법
WO2003070966A2 (en) * 2002-02-20 2003-08-28 Sirna Therapeutics, Inc RNA INTERFERENCE MEDIATED TARGET DISCOVERY AND TARGET VALIDATION USING SHORT INTERFERING NUCLEIC ACID (siNA)
CN102820228A (zh) * 2011-06-10 2012-12-12 中国科学院微电子研究所 半导体器件的制备方法
KR102002782B1 (ko) * 2012-09-10 2019-07-23 삼성전자주식회사 팽창성 부재를 사용하는 반도체 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237365A (zh) * 2010-04-28 2011-11-09 中国科学院微电子研究所 一种闪存器件及其制造方法

Also Published As

Publication number Publication date
CN104183473A (zh) 2014-12-03
US8772148B1 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
CN104183473B (zh) 金属栅极晶体管的形成方法及半导体器件
CN105428237B (zh) Nmos晶体管及其形成方法
TWI543301B (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103515321B (zh) 半导体器件的侧墙形成方法
KR20210032299A (ko) 반도체 장치의 제조 방법 및 플라스마 처리 장치
US20110248328A1 (en) Stucture for flash memory cells
CN107230674A (zh) 用于具有改进的源极漏极外延的半导体器件制造的方法
TWI630705B (zh) 半導體元件及其製造方法
TWI633590B (zh) 半導體元件及其製造方法
KR102222909B1 (ko) 반도체 소자의 제조방법
CN105448984B (zh) 一种FinFET及其制备方法
CN104716098B (zh) 闪存的制作方法
US20120235234A1 (en) Fin fet device with independent control gate
CN105870324B (zh) 薄膜存储器技术的l形电容器
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
CN103594337A (zh) 双重图形化方法
CN107017203A (zh) 半导体元件的制造方法
TWI607573B (zh) 半導體結構的製造方法
KR100643570B1 (ko) 반도체 소자 제조 방법
CN104064469A (zh) 半导体器件制造方法
CN107093577A (zh) 接触孔的制造方法
CN105226022A (zh) 半导体结构的形成方法
CN104701151A (zh) 栅极的形成方法
CN105097919B (zh) 半浮栅晶体管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant