CN102820228A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN102820228A
CN102820228A CN201110155636XA CN201110155636A CN102820228A CN 102820228 A CN102820228 A CN 102820228A CN 201110155636X A CN201110155636X A CN 201110155636XA CN 201110155636 A CN201110155636 A CN 201110155636A CN 102820228 A CN102820228 A CN 102820228A
Authority
CN
China
Prior art keywords
pseudo
dielectric layer
semiconductor substrate
semiconductor device
grid structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110155636XA
Other languages
English (en)
Inventor
尹海洲
骆志炯
朱慧珑
杨达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110155636XA priority Critical patent/CN102820228A/zh
Priority to PCT/CN2012/000670 priority patent/WO2012167598A1/zh
Priority to US13/696,308 priority patent/US8669160B2/en
Publication of CN102820228A publication Critical patent/CN102820228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；在所述沟槽内依次形成栅介质层和金属栅极。本发明阻止了晕环注入的离子进入源/漏区内，减小了源/漏结电容；非对称晕环注入区域可以减小半导体器件的静态功率损耗。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制备方法。
背景技术
目前，在集成电路的制造工艺中，对于晶体管的源/漏结电容都有严格的要求，因此，需要使用有效的方法来减小晶体管的源/漏结电容，以将源/漏结电容控制在要求的范围内。
现有技术提供了一种通过在半导体器件中进行晕环(Halo)注入以控制源/漏结电容的方法，具体可参见申请号为200810201780.0的专利申请。参见图1所示，制备的半导体器件包括：
半导体衬底10；
位于所述半导体衬底10上的栅极结构，所述栅极结构包括栅介质层11和栅极12；
位于所述栅极结构两侧的侧墙14；
位于所述半导体衬底10内的源延伸区17、漏延伸区13以及晕环注入区域130；
位于所述半导体衬底10内的源区15和漏区16。
上述结构中晕环注入区域130对称地分布在所述半导体衬底10内。
为了进一步提高CMOS场效应晶体管的性能，Aditya Bansal等人在《IEEETransactions on Electron Devices(IEEE电子器件杂志)》上发表了“AsymmetricHalo CMOSFET to Reduce Static Power Dissipation With Improved Performance(包括非对称晕环注入区域的CMOS场效应晶体管以减小静态功率损耗和提高性能)”，该技术方案公开了一种非对称的晕环注入区域，该晕环注入区域位于沟道区下方靠近源区或漏区的其中一侧。经比较发现，与对称的晕环注入区域相比，非对称的晕环注入区域能够降低CMOS场效应晶体管的静态功率损耗，从而提高CMOS场效应晶体管的性能。
但是上述两种技术方案都是在形成栅极结构后，在进行轻掺杂离子注入之前或之后进行晕环注入，因此存在以下问题：晕环注入的离子会进入源/漏区，由于晕环注入的离子相对于源/漏区注入的离子为反性离子，因而导致晶体管的结电流和结电容增大，从而引起器件的功耗增大。
发明内容
本发明解决的问题是提供一种半导体器件的制备方法，阻止晕环注入的离子进入源/漏区。
为解决上述问题，本发明提供了一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；
以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；
在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；
去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；
以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；
在所述沟槽内依次形成栅介质层和金属栅极。
可选地，所述进行倾角离子注入是在所述半导体衬底内的一侧进行倾角离子注入，以形成非对称晕环注入区域。
可选地，所述倾角离子注入方向与所述半导体衬底表面法线的夹角大于或等于45度且小于或等于70度。
可选地，所述倾角离子注入的剂量大于或等于5E12/cm2且小于或等于6E13/cm2，所述倾角离子注入的能量大于或等于20keV且小于或等于60keV。
可选地，所述进行倾角离子注入包括：对于N型半导体器件，使用B、Ga、In或BF2进行离子注入。
可选地，所述进行倾角离子注入包括：对于P型半导体器件，使用P、As或Sb进行离子注入。
可选地，所述伪栅结构包括伪栅介质层和伪栅电极层；则去除所述伪栅电极层的至少一部分的步骤包括：将所述伪栅电极层和伪栅介质层全部去除。
可选地，所述伪栅结构包括伪栅介质层和伪栅电极层；则去除所述伪栅电极层的至少一部分的步骤包括：将所述伪栅电极层去除，在形成非对称晕环注入区域之后且形成所述栅介质层之前去除所述伪栅介质层。
可选地，所述半导体器件的制备方法还包括：在形成非对称晕环注入区域之后，进行退火处理。
可选地，所述在所述半导体衬底的上表面形成层间介质层的步骤包括：在所述半导体衬底、伪栅结构和侧墙上覆盖层间介质层；对所述层间介质层进行平坦化处理至所述伪栅结构露出。
与现有技术相比，本发明具有以下优点：
1)去除牺牲栅从而在侧墙内形成栅极开口，然后以层间介质层和侧墙为掩模，在形成替代栅前进行倾角离子注入，通过层间介质层和侧墙的遮蔽效应控制晕环注入的离子进入开口下的衬底中，从而阻止了晕环注入的离子进入源/漏区内，最终减小了半导体器件的源/漏结电容。
2)只在沟道下方靠近源区或者漏区的其中一侧形成非对称晕环注入区域，从而可以减小半导体器件的源/漏结电流，最终减小了半导体器件的静态功率损耗。
3)通过采用替代栅技术，形成新的金属栅极代替伪栅电极层，避免了半导体器件的阈值电压受到源漏退火激活的影响。
附图说明
图1是现有技术中包括对称晕环注入区域的半导体器件的结构剖面图；
图2是本发明实施例1提供的半导体器件的制备方法的流程示意图；
图3至图14是本发明实施例1提供的半导体器件的制备方法中对应各步骤的器件结构剖面图；
图15是本发明实施例2提供的半导体器件的制备方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术都是在形成栅极结构后，在进行轻掺杂离子注入之前或之后进行晕环注入，因此存在以下问题：晕环注入的离子会进入源/漏区，由于晕环注入的离子相对于源/漏区注入的离子为反性离子，因而导致晶体管的结电流和结电容增大，从而引起器件的功耗增大。
为克服上述缺陷，本发明提供了一种半导体器件的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；
以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；
在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；
去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；
以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；
在所述沟槽内依次形成栅介质层和金属栅极。
本发明通过去除牺牲栅从而在侧墙内形成栅极开口，然后以层间介质层和侧墙为掩模，在形成替代栅前进行晕环注入，通过层间介质层和侧墙的遮蔽效应控制晕环注入的离子进入所述开口下方的衬底中，从而阻止了晕环注入的离子进入源/漏区内，最终减小了源/漏结电容。
下面结合附图进行详细说明。
实施例1
参见图2所示，本实施例以制备P型半导体器件为例，其制备方法包括：
S1，提供半导体衬底；
S2，在所述半导体衬底上形成伪栅结构，所述伪栅结构包括伪栅电极层和伪栅介质层；
S3，以所述伪栅结构为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源/漏延伸区；
S4，在所述伪栅结构两侧形成侧墙；
S5，以所述伪栅结构和所述侧墙为掩模，在所述半导体衬底内进行重掺杂离子注入，形成源/漏区；
S6，在所述半导体衬底的上表面形成层间介质层，对所述层间介质层进行平坦化处理至所述伪栅电极层露出；
S7，去除所述伪栅电极层，形成沟槽；
S8，以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；
S9，去除所述伪栅介质层，并进行退火处理；
S10，在所述沟槽内形成栅介质层和金属栅极。
首先执行步骤S1，参见图3所示，提供半导体衬底200。其中，所述半导体衬底200可以选自硅基底或绝缘层上的硅(SOI)，所述半导体衬底200内还可以形成有隔离结构(图中未示出)，用于隔离后续形成的有源器件区。
接着执行步骤S2，参见图4所示，在所述半导体衬底200上形成伪栅结构，所述伪栅结构包括伪栅介质层201和伪栅电极层202。其中，所述伪栅介质层201可以选自氧化硅或碳氧化硅等介质材料；所述伪栅电极层202可以为多晶硅或其他易刻蚀的材料。
在形成伪栅结构时，可以在刻蚀形成栅堆叠结构之前在栅介质材料和伪栅电极材料层上再形成一层氮化物层，然后再进行刻蚀形成伪栅结构。这样形成的伪栅结构中包括氮化物帽层/伪栅电极层202/伪栅介质层201(图中未示出所述氮化物帽层)。这一层氮化物帽层可以防止在后续刻蚀侧墙、以及CMP层间介质层时对伪栅电极层202的破坏。
接着执行步骤S3，参见图5所示，以所述伪栅结构为掩模，在所述半导体衬底200内进行轻掺杂P型离子注入，形成源延伸区203和漏延伸区204。其中，所述P型离子为B、Ga、In或BF2等。所述轻掺杂离子注入对于本领域的技术人员来说是熟知的，故在此不再赘述。
接着执行步骤S4，参见图6所示，在所述伪栅介质层201和所述伪栅电极层202的两侧形成侧墙206。其中，所述侧墙206的材质可以是氧化硅、氮化硅、氮氧化硅中一种或者它们任意的组合。
接着执行步骤S5，参见图7所示，以所述伪栅电极层202和所述侧墙206为掩模，在所述半导体衬底200内进行重掺杂P型离子注入，形成源区207和漏区208。其中，所述重掺杂离子注入对于本领域的技术人员来说是熟知的，故在此不再赘述。
接着执行步骤S6，采用沉积方法在所述半导体衬底200的上表面、所述侧墙206的上表面和所述伪栅电极层202的上表面形成层间介质层209；再以所述伪栅电极层202为停止层，采用化学机械研磨方法使所述伪栅电极层202露出，即所述层间介质层209的上表面、所述侧墙206的上表面与所述伪栅电极层202的上表面位于同一水平面，具体可参见图8所示。其中，所述沉积方法为化学气相沉积方法、物理气相沉积方法或原子层沉积方法等。所述层间介质层209是具有低介电系数的无机硅基质层(inorganic silicon basedlayer)，一般所述介电系数小于3.0，例如氧化硅、碳氧化硅(SiCO)或氟化硅玻璃(FSG)。所述位于同一水平面既可以是严格的齐平，也可以是现有工艺参数误差允许范围内的齐平。
接着执行步骤S7，参见图9所示，去除所述伪栅电极层202，形成沟槽。其中，采用干法刻蚀或湿法刻蚀去除所述伪栅电极层202，直至露出所述伪栅介质层201，以形成沟槽。这对于本领域的技术人员来说是熟知的，故在此不再赘述。
接着执行步骤S8，参见图10所示，以所述层间介质层209和所述侧墙206为掩模，对所述半导体衬底200的一个方向进行倾角离子注入，以形成非对称晕环注入区域210。
其中，所述离子为V族元素，如P、As或Sb离子等。所述倾角离子注入方向与所述半导体衬底200表面法线的夹角大于或等于45度且小于或等于70度，如：45度、50度、55度、60度或70度等。所述倾角离子注入的剂量大于或等于5E12/cm2且小于或等于6E13/cm2，如：5E12/cm2、7E12/cm2、9E12/cm2、2E13/cm2、5E13/cm2或6E13/cm2等。所述倾角离子注入的能量大于或等于20keV且小于或等于60keV，如：20keV、30keV、40keV、50keV或60keV等。
参见图10所示，本实施例以与所述半导体衬底200表面法线的夹角为45度的方向为注入方向，进行倾角离子注入。其中，c方向右侧注入的离子将被层间介质层209和侧墙206所阻挡，从而不会进入半导体衬底200内；a方向离子左侧注入的离子也将被层间介质层209、侧墙206和伪栅介质层201所阻挡，从而也不会进入半导体衬底200内。因此只有a方向离子、c方向离子以及a方向离子与c方向离子之间的离子(如b方向离子)才会从沟槽中进入半导体衬底中200，形成非对称晕环注入区域210。由于层间介质层209和侧墙206的遮挡作用，使得进行倾角离子注入的离子不会进入源区207和漏区208中。本实施例就是利用遮蔽效应，使层间介质层209和侧墙206充当遮蔽物，结合离子穿透侧墙206和层间介质层209的能力，通过控制沟槽的宽度、沟槽的高度、离子注入的能量和注入的角度等因素来控制非对称晕环注入区域210的位置、大小及掺杂浓度等。
本实施例只是在一个方向进行了倾角离子注入，因此仅在沟道区下方的其中一侧形成非对称晕环注入区域210。这种倾角注入方式避免了在源/漏区产生反性离子，减小了结漏电路以及结电容。
最后执行步骤S9，参见图11所示，去除所述伪栅介质层201，具体可采用干法刻蚀或/和湿法刻蚀的方法。
在去除所述伪栅介质层201后，进行退火处理，以激活非对称晕环注入区域210中的掺杂。例如可以采用快速热退火，在其他的实施例中可以采用其他的退火工艺。在这一步骤，还需要考虑对源/漏区及源/漏区延伸区中杂质的激活需要和扩散影响。如果源/漏区及源/漏延伸区掺杂还没有激活，可以利用本步骤顺带退火，以达到激活目的。根据本发明的实施例，通常采用尖峰退火工艺对器件进行退火，例如在大约800-1100℃之间的温度进行0.5秒到2秒间退火。
最后执行步骤S10，参见图12所示，在所述沟槽内形成栅介质层211。其中，所述栅介质层211材质为高K介质，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al2O3、La2O3、ZrO2、LaAlO等。形成栅介质层211的方法为化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层淀积(ALD)或物理气相沉积(PVD)等。
参见图13所示，在图12所示结构上表面形成金属栅极212。其中，所述金属栅极212的材质为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。所述金属栅极212的形成也采用常规的沉积工艺处理，如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)或物理气相沉积(PVD)等。
参见图14所示，进行平坦化处理使所述金属栅极212的上表面与所述层间介质层209的上表面齐平。具体可以所述层间介质层209为停止层，采用化学机械研磨依次去除多余的栅介质层211和金属栅极212。在本发明的另一个实施例中，可以在形成栅介质层211之后且在形成金属栅极212之前，先去除侧墙206和层间介质层209上的栅介质层211，使栅介质层211的上表面与层间介质层209的上表面齐平；然后再在形成金属栅极212之后，去除层间介质层209和侧墙206上的金属栅极212，使金属栅极212的上表面与层间介质层209的上表面齐平。
至此形成包括非对称晕环注入区域210和金属栅极212的P型半导体器件。
需要说明的是，当采用本实施例方法制备N型半导体器件时，步骤S3中需要在半导体衬底200内进行轻掺杂N型离子注入，所述N型离子为V族元素，如P、As或Sb离子等。步骤S5中需要在半导体衬底200内进行重掺杂N型离子注入。步骤S7中所述晕环注入的离子为P型离子，即III族元素，如B、Ga、In或BF2等。其余步骤与制备P型半导体器件相同。
本实施例以层间介质层209和侧墙206为掩模，在形成金属栅极212前进行晕环注入，通过遮蔽效应控制晕环注入的离子进入源漏区内，最终减小了源/漏结电容。此外，本实施例只在一个方向进行晕环注入，在所述沟道下方靠近源区或漏区的其中一侧形成非对称晕环注入区域210，从而可以减小半导体器件的源/漏结电流，最终减小了半导体器件的静态功率损耗。
实施例2
参见图15所示，本实施例提供了一种半导体器件的制备方法，包括：
S11，提供半导体衬底；
S12，在所述半导体衬底上形成伪栅结构，所述伪栅结构包括伪栅电极层和伪栅介质层；
S13，以所述伪栅结构为掩模，在所述半导体衬底内进行轻掺杂离子注入，形成源/漏延伸区；
S14，在所述伪栅结构两侧形成侧墙；
S15，以所述伪栅结构和所述侧墙为掩模，在所述半导体衬底内进行重掺杂离子注入，形成源/漏区；
S16，在所述半导体衬底的上表面形成层间介质层，对所述层间介质层进行平坦化处理至所述伪栅电极层露出；
S17，去除所述伪栅电极层和所述伪栅介质层，形成沟槽；
S18，以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；
S19，进行退火处理；
S20，在所述沟槽内依次形成栅介质层和金属栅极。
与实施例1不同的是，本实施例在步骤S17中去除伪栅电极层之后且在进行倾角离子注入之前，也将伪栅介质层一块去除以形成沟槽，从而步骤S19中直接进行退火处理即可。本实施例其余步骤与实施例1相同，在此不再赘述。
本实施例同样是以层间介质层和侧墙为掩模，在形成金属栅极前进行倾角离子注入，通过遮蔽效应控制晕环注入的离子进入源/漏区内，减小了源/漏结电容和结电容，最终减小了半导体器件的静态功率损耗。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成伪栅结构以及围绕所述伪栅结构的侧墙；
以所述伪栅结构和所述侧墙为掩模，在所述栅极结构两侧且嵌入所述半导体衬底内形成源/漏区；
在所述半导体衬底的上表面形成层间介质层，所述层间介质层的上表面与所述伪栅结构的上表面齐平；
去除所述伪栅结构的至少一部分，以在所述侧墙间形成沟槽；
以所述层间介质层和所述侧墙为掩模，对所述半导体衬底进行倾角离子注入，以形成非对称晕环注入区域；
在所述沟槽内依次形成栅介质层和金属栅极。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述进行倾角离子注入是在所述半导体衬底内的一侧进行倾角离子注入，以形成非对称晕环注入区域。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述倾角离子注入方向与所述半导体衬底表面法线的夹角大于或等于45度且小于或等于70度。
4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述倾角离子注入的剂量大于或等于5E12/cm2且小于或等于6E13/cm2，所述倾角离子注入的能量大于或等于20keV且小于或等于60keV。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述进行倾角离子注入包括：对于N型半导体器件，使用B、Ga、In或BF2进行离子注入。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述进行倾角离子注入包括：对于P型半导体器件，使用P、As或Sb进行离子注入。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述伪栅结构包括伪栅介质层和伪栅电极层；
则去除所述伪栅电极层的至少一部分的步骤包括：将所述伪栅电极层和伪栅介质层全部去除。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述伪栅结构包括伪栅介质层和伪栅电极层；
则去除所述伪栅电极层的至少一部分的步骤包括：将所述伪栅电极层去除，在形成非对称晕环注入区域之后且形成所述栅介质层之前去除所述伪栅介质层。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体器件的制备方法还包括：在形成非对称晕环注入区域之后，进行退火处理。
10.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述半导体衬底的上表面形成层间介质层的步骤包括：
在所述半导体衬底、伪栅结构和侧墙上覆盖层间介质层；
对所述层间介质层进行平坦化处理至所述伪栅结构露出。
CN201110155636XA 2011-06-10 2011-06-10 半导体器件的制备方法 Pending CN102820228A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110155636XA CN102820228A (zh) 2011-06-10 2011-06-10 半导体器件的制备方法
PCT/CN2012/000670 WO2012167598A1 (zh) 2011-06-10 2012-05-16 半导体器件的制备方法
US13/696,308 US8669160B2 (en) 2011-06-10 2012-05-16 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110155636XA CN102820228A (zh) 2011-06-10 2011-06-10 半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN102820228A true CN102820228A (zh) 2012-12-12

Family

ID=47295422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110155636XA Pending CN102820228A (zh) 2011-06-10 2011-06-10 半导体器件的制备方法

Country Status (3)

Country Link
US (1) US8669160B2 (zh)
CN (1) CN102820228A (zh)
WO (1) WO2012167598A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217935A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104253047A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107689324A (zh) * 2016-08-04 2018-02-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN116031285A (zh) * 2023-03-24 2023-04-28 长鑫存储技术有限公司 半导体结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183473B (zh) * 2013-05-21 2017-07-14 中芯国际集成电路制造(上海)有限公司 金属栅极晶体管的形成方法及半导体器件
US20150021689A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Asymmetrical replacement metal gate field effect transistor
US9496283B1 (en) 2015-08-10 2016-11-15 Stmicroelectronics, Inc. Transistor with self-aligned source and drain contacts and method of making same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
US20100052069A1 (en) * 2008-08-29 2010-03-04 Frank Wirbeleit Static ram cell design and multi-contact regime for connecting double channel transistors
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190980B1 (en) * 1998-09-10 2001-02-20 Advanced Micro Devices Method of tilted implant for pocket, halo and source/drain extension in ULSI dense structures
US6274894B1 (en) 1999-08-17 2001-08-14 Advanced Micro Devices, Inc. Low-bandgap source and drain formation for short-channel MOS transistors
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
US6756637B2 (en) * 2001-07-06 2004-06-29 International Business Machines Corporation Method of controlling floating body effects in an asymmetrical SOI device
US6916694B2 (en) * 2003-08-28 2005-07-12 International Business Machines Corporation Strained silicon-channel MOSFET using a damascene gate process
CN101728263B (zh) 2008-10-24 2011-07-06 中芯国际集成电路制造(上海)有限公司 控制源/漏结电容的方法和pmos晶体管的形成方法
CN101840862B (zh) * 2009-10-15 2013-02-20 中国科学院微电子研究所 高性能半导体器件的形成方法
US8034692B2 (en) * 2009-10-20 2011-10-11 International Business Machines Corporation Structure and method for manufacturing asymmetric devices
US8426917B2 (en) * 2010-01-07 2013-04-23 International Business Machines Corporation Body-tied asymmetric P-type field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
US20100052069A1 (en) * 2008-08-29 2010-03-04 Frank Wirbeleit Static ram cell design and multi-contact regime for connecting double channel transistors
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ADITYA BANSAL等: "Asymmetric halo CMOSFET to reduce static power dissipation with improved performance", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》, vol. 52, no. 3, 31 March 2005 (2005-03-31), pages 397 - 405 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217935A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104217935B (zh) * 2013-06-05 2017-06-13 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104253047A (zh) * 2013-06-26 2014-12-31 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN107689324A (zh) * 2016-08-04 2018-02-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN107689324B (zh) * 2016-08-04 2020-04-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
CN116031285A (zh) * 2023-03-24 2023-04-28 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US20130309831A1 (en) 2013-11-21
US8669160B2 (en) 2014-03-11
WO2012167598A1 (zh) 2012-12-13

Similar Documents

Publication Publication Date Title
US8420490B2 (en) High-performance semiconductor device and method of manufacturing the same
US6849516B2 (en) Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer
US9136181B2 (en) Method for manufacturing semiconductor device
US8497197B2 (en) Method for manufacturing a high-performance semiconductor structure with a replacement gate process and a stress memorization technique
TWI388003B (zh) 半導體元件及其製造方法
CN102820228A (zh) 半导体器件的制备方法
US6287897B1 (en) Gate dielectric with self forming diffusion barrier
US9252059B2 (en) Method for manufacturing semiconductor device
JP2003046079A (ja) 半導体装置及びその製造方法
JP2012089849A (ja) 埋め込みゲートを有する半導体装置及びその製造方法
CN101252146A (zh) 半导体结构及其制造方法
WO2014082332A1 (zh) 半导体器件的制造方法
CN101950756A (zh) n型场效应晶体管、其金属栅极及其制造方法
US8735240B2 (en) CET and gate current leakage reduction in high-k metal gate electrode structures by heat treatment after diffusion layer removal
US20120146142A1 (en) Mos transistor and method for manufacturing the same
TWI681444B (zh) 半導體裝置及其製造方法
TW201724219A (zh) 積體電路
WO2014082333A1 (zh) N型mosfet的制造方法
US8420489B2 (en) High-performance semiconductor device and method of manufacturing the same
WO2014071754A1 (zh) 半导体结构及其制造方法
JP2002539638A (ja) Ｍｉｓ電界効果型トランジスタの製造方法
WO2014082335A1 (zh) N型mosfet及其制造方法
US9029225B2 (en) Method for manufacturing N-type MOSFET
TWI538060B (zh) 藉由單步驟沉積完成閘極包覆
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20121212