CN104253047A - 晶体管的形成方法 - Google Patents
晶体管的形成方法 Download PDFInfo
- Publication number
- CN104253047A CN104253047A CN201310261332.0A CN201310261332A CN104253047A CN 104253047 A CN104253047 A CN 104253047A CN 201310261332 A CN201310261332 A CN 201310261332A CN 104253047 A CN104253047 A CN 104253047A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- material layer
- gate dielectric
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 230000008569 process Effects 0.000 claims abstract description 55
- 239000003989 dielectric material Substances 0.000 claims abstract description 48
- 238000001039 wet etching Methods 0.000 claims abstract description 34
- 239000012774 insulation material Substances 0.000 claims description 97
- 239000000463 material Substances 0.000 claims description 60
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 238000005516 engineering process Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910004166 TaN Inorganic materials 0.000 claims description 6
- 229910004200 TaSiN Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910003855 HfAlO Inorganic materials 0.000 claims description 3
- 229910004129 HfSiO Inorganic materials 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 230000000802 nitrating effect Effects 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 abstract description 8
- 239000011810 insulating material Substances 0.000 abstract 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 13
- 239000000243 solution Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000002210 silicon-based material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- -1 Nitrogen ion Chemical class 0.000 description 3
- 239000004567 concrete Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- OOMSNAKIPQWBDX-UHFFFAOYSA-N [Si]=O.[P] Chemical compound [Si]=O.[P] OOMSNAKIPQWBDX-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种晶体管的形成方法，所述晶体管的形成方法包括：提供半导体衬底，半导体衬底包括第一区域和第二区域；在半导体衬底表面形成伪栅介质材料层，伪栅介质材料层包括第一绝缘材料层和第二绝缘材料层；形成伪栅极和第二栅极；以所述伪栅极和第二栅极为掩膜，刻蚀伪栅介质材料层，形成伪栅介质层和第二栅介质层；在第一区域内形成第一源/漏区，在第二区域内形成第二源/漏区；在半导体衬底表面形成介质层，所述介质层的表面与伪栅极表面齐平；采用干法刻蚀工艺去除伪栅介质层中的第二绝缘材料层，再采用湿法刻蚀工艺去除伪栅介质层中的第一绝缘材料层，形成凹槽；在凹槽内形成第一栅极结构。所述方法能够节约步骤，提高晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满沟槽，作为晶体管的金属栅极。
由于集成电路中，不同的器件的工作电压不同，需要形成不同厚度的栅介质层，栅介质层厚度较薄的高K金属栅极晶体管一般被应用于集成电路中的工作电压较低的核心器件中，例如逻辑器件中；而栅介质层厚度较厚的多晶硅栅极晶体管一般被应用于工作电压较高的外围电路中，例如输入/输出器件。
现有技术通常会分别采用“后栅”工艺形成栅介质层较薄的高K金属栅极晶体管，采用“前栅”工艺形成栅介质层较厚的多晶硅栅极晶体管，形成工艺较为复杂，并且采用“后栅”工艺形成的晶体管的性能不够稳定。
发明内容
本发明解决的问题是提供一种晶体管的形成方法，简化工艺步骤，提高形成的晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述半导体衬底表面形成伪栅介质材料层，所述伪栅介质材料层包括位于半导体衬底表面的第一绝缘材料层和位于所述第一绝缘材料层表面的第二绝缘材料层；在第一区域的伪栅介质材料层表面形成伪栅极，在第二区域的伪栅介质材料层表面形成第二栅极；以所述伪栅极和第二栅极为掩膜，刻蚀所述伪栅介质材料层，形成位于伪栅极下方的伪栅介质层和位于第二栅极下方的第二栅介质层；在所述伪栅极两侧的半导体衬底的第一区域内形成第一源/漏区，在所述第二栅极两侧的半导体衬底的第二区域内形成第二源/漏区；在所述半导体衬底表面形成介质层，所述介质层的表面与伪栅极表面齐平；去除伪栅极和伪栅介质层，形成凹槽，去除所述伪栅介质层的方法包括采用干法刻蚀工艺去除伪栅介质层中的第二绝缘材料层，再采用湿法刻蚀工艺去除伪栅介质层中的第一绝缘材料层；在所述凹槽内形成第一栅极结构。
可选的，所述伪栅介质材料层的形成方法包括：在所述半导体衬底表面形成第一绝缘材料层，对所述第一绝缘材料层表面进行氮化，将部分厚度的第一绝缘材料层转变成第二绝缘材料层。
可选的，对所述第一绝缘材料层表面进行氮化的工艺为去耦等离子体氮化工艺。
可选的，其特征在于，所述第二绝缘材料层的厚度为所述伪栅介质材料层的厚度的70%～90%。
可选的，所述伪栅介质材料层的厚度大于3nm。
可选的，所述第一绝缘材料层和第二绝缘材料层的刻蚀速率不同。
可选的，所述第一绝缘材料层的材料为氧化硅。
可选的，所述第二绝缘材料层的材料为氮氧化硅。
可选的，所述湿法刻蚀工艺采用的溶液为HF溶液。
可选的，去除所述伪栅极的方法包括采用干法刻蚀工艺去除部分厚度的伪栅极，再采用湿法刻蚀工艺去除剩余的伪栅极。
可选的，采用干法刻蚀工艺去除伪栅极厚度的70%～80%。
可选的，所述伪栅极的材料为多晶硅，所述第二栅极的材料为多晶硅。
可选的，形成所述伪栅极和第二栅极的方法包括：在所述伪栅介质材料层表面形成多晶硅层，在所述多晶硅层表面形成第一掩膜层，以所述第一掩膜层为掩膜刻蚀所述多晶硅层，形成伪栅极和第二栅极，去除所述第一掩膜层。
可选的，在形成凹槽之前，在所述第二区域的介质层表面形成第二掩膜层，所述第二掩膜层覆盖第二栅极。
可选的，所述第二掩膜层的材料为光刻胶。
可选的，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层和第一栅极。
可选的，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层、功函数层和第一栅极。
可选的，采用化学气相沉积、原子层沉积或氧化工艺形成所述界面层。
可选的，所述第一栅介质层的厚度小于第二栅介质层的厚度。
可选的，所述第一栅介质层的材料包括HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4、HfAlO2中的一种或多种；所述第一栅极的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种；所述功函数层的材料包括Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或多种。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在半导体衬底第一区域和第二区域表面形成伪栅介质材料层，一部分伪栅介质材料层作为后续在第二区域内形成的第二晶体管的第二栅介质层，一部分伪栅介质材料层作为后续在第一区域内形成的第一晶体管的伪栅介质层，不用单独形成所述第二栅介质层和伪栅介质层，可以简化工艺步骤。并且，本发明在采用后栅工艺在半导体衬底第一区域内形成第一晶体管的同时，在第二区域内形成第二晶体管，简化工艺步骤。
由于所述伪栅介质层包括第一绝缘材料层和第二绝缘材料层，采用干法刻蚀刻蚀掉伪栅介质层中的第二绝缘材料层之后，再用湿法刻蚀工艺去除伪栅介质层中的第二绝缘材料层。由于此时湿法刻蚀去除的第二绝缘材料层的厚度较小，刻蚀时间较短，可以减少所述湿法刻蚀工艺对介质层造成的损失，并且采用湿法刻蚀工艺可以降低对衬底的损伤，提高后续形成的界面层的质量，从而提高后续在第二区域内形成的第二晶体管的性能。
进一步的，所述第一绝缘材料层和第二绝缘材料层的刻蚀速率不同，在采用干法刻蚀去除所述第二绝缘材料层的过程中，容易判断第二绝缘材料层的刻蚀是否完成，从而可以避免过刻蚀对衬底造成损伤。
进一步，本发明的技术方案还可以采用干法和湿法结合的方式去除伪栅极，由于所述伪栅极的尺寸较小，采用干法刻蚀工艺会在伪栅极的底部拐角处存在残留的伪栅极材料，而采用湿法刻蚀工艺会对凹槽侧壁造成损伤。本发明的技术方案采用干法刻蚀工艺去除大部分的伪栅极，可以降低后续采用湿法刻蚀的量，降低所述湿法刻蚀对凹槽侧壁的损伤，后续再采用湿法刻蚀工艺，去除剩余的伪栅极材料，可以确保所述伪栅极材料被去除干净。
附图说明
图1至图13是本发明一实施例的晶体管形成过程的示意图。
具体实施方式
如背景技术中所述，现有技术的形成不同厚度栅介质层的晶体管的工艺步骤较为复杂，并且形成的晶体管的性能不够稳定。
发明人研究发现，现有采用后栅工艺形成栅介质层厚度较薄的高K金属栅极晶体管的过程中，去除伪栅介质层的过程中一般采用湿法刻蚀工艺，由于所述伪栅介质层和介质层的材料较接近，而伪栅介质层的材料密度一般大于介质层的材料密度，所以在湿法刻蚀过程中，介质层的刻蚀速率会大于伪栅介质层的刻蚀速率，在采用湿法刻蚀工艺去除伪栅介质层的过程中会对介质层造成较大的损失，从而后续进行平坦化形成栅极的过程中，栅极的高度不好控制。而如果单独采用干法刻蚀工艺去除所述伪栅介质层，虽然干法刻蚀对伪栅介质层和介质层的刻蚀速率相同差别不大，可以降低介质层的损失，但是刻蚀过程中的等离子体会对半导体衬底造成损伤，从而降低后续在衬底表面形成的栅极的质量，使形成的晶体管的性能受到影响。
本发明的技术方案，在半导体衬底的第一区域上在采用后栅工艺形成栅介质层厚度较薄的高K金属栅极晶体管的过程中，同时在第二区域形成栅介质层较厚的晶体管，简化工艺，并且通过干法加湿法刻蚀的工艺去除伪栅介质层，提高形成的晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域10和第二区域20。
所述半导体衬底100可以是硅或者绝缘体上硅（SOI），所述半导体衬底100也可以是锗、锗硅、砷化镓或者绝缘体上锗，本实施例中所述半导体衬底100的材料为硅。
所述第一区域10和第二区域20上后续分别形成具有不同厚度栅介质层的晶体管。本实施例中，所述半导体衬底的第一区域10用于形成栅介质层较薄的第一晶体管，应用于集成电路的核心区域，而第二区域20用于形成栅介质层较厚的第二晶体管，应用于集成电路的输入/输出区域。所述第一区域10和第二区域20可以相邻或不相邻。
所述半导体衬底100内还形成有浅沟槽隔离结构。形成所述浅沟槽隔离结构包括位于沟槽表面的垫氧化层101和位于所述垫氧化层101表面，填充满沟道的隔离层102。
本实施例中，所述第一区域10和第二区域20之间通过浅沟槽隔离结构隔离。
请参考图2，在所述半导体衬底100表面形成伪栅介质材料层200，所述伪栅介质材料层包括位于半导体衬底100表面的第一绝缘材料层210和位于所述第一绝缘材料层210表面的第二绝缘材料层220。
所述伪栅介质材料层200的厚度为3nm以上，所述第二绝缘材料层220的厚度为所述伪栅介质材料层200厚度的70%～90%。并且所述第一绝缘材料层210和第二绝缘材料层220具有不同的刻蚀速率。
本实施例中，所述第一绝缘层210的材料为SiO2，第二绝缘层220的材料为掺氮的氧化硅或者SiON。本实施例中，形成所述伪栅介质材料层200的方法包括：在所述半导体衬底100表面形成较厚的第一绝缘材料层，对所述较厚的第一绝缘材料层表面进行氮化处理，将部分厚度的第一绝缘材料层转变成第二绝缘材料层220，剩余部分厚度的位于半导体衬底100表面的第一绝缘材料层210。
其中，所述较厚的第一绝缘材料层的形成工艺为化学气相沉积、原子层沉积、蒸汽原位生成（situ stream-generated，SSG）或者是快速热处理工艺。对所述较厚的第一绝缘材料层表面进行氮化处理可以采用去耦等离子体氮化（decoupled plasma nitridation，DPN）、低温等离子氮处理工艺或者远程等离子体氮处理工艺等。本实施例中，采用去耦等离子体氮化工艺，所述氮气的流量为200sccm～500sccm，所述氮离子的注入剂量为1E14～2E16atom/cm2，注入能量为100ev～10Kev。
通过对上述氮化处理将一定厚度的第一绝缘材料层转变成第二绝缘材料层220，剩余部分厚度的位于半导体衬底100表面的第一绝缘材料层210。在后续刻蚀过程中，所述第二绝缘材料层220与第一绝缘材料层210的刻蚀速率不同，所述第二绝缘材料层220和第一绝缘材料层210之间具有不同的刻蚀选择性，从而可以判断刻蚀进程，避免因过刻蚀第一绝缘材料层210至半导体衬底100，对所述半导体衬底100造成损伤。
由于所述第二绝缘材料层220的厚度占所述伪栅介质材料层200的总厚度的70%～90%，所以，后续去除伪栅介质层时，采用干法刻蚀工艺去除第二绝缘材料层之后，剩余的第一绝缘材料层的厚度较小，采用湿法刻蚀工艺去除所述第一绝缘材料层对所述介质层的损失较小。
在本发明的其他实施例中，也可以采用氧化或沉积工艺在所述半导体衬底表面形成厚度较小的第一绝缘材料层之后，再采用沉积工艺在所述第一绝缘材料层表面形成第二绝缘材料层。
请参考图3，在所述伪栅介质材料层200表面形成多晶硅层300。
采用化学气相沉积工艺形成所述多晶硅层300，后续通过刻蚀所述多晶硅层300，在第一区域形成伪栅极，在第二区域形成第二栅极。
请参考图4，在第一区域10的伪栅介质材料层200表面形成伪栅极301，在第二区域20的伪栅介质材料层表面形成第二栅极302。
形成所述伪栅极301和第二栅极302的方法包括：在所述多晶硅层300（请参考图3）表面形成第一掩膜层（未示出），以所述第一掩膜层为掩膜刻蚀所述多晶硅层300（请参考图3），形成所述伪栅极301和第二栅极302，之后去除所述第一掩膜层。
所述第二栅极302作为在第二区域最终形成的第二晶体管的栅极。
请参考图5，以所述伪栅极301和第二栅极302为掩膜，刻蚀所述伪栅介质材料层200（请参考图4），形成位于伪栅极301下方的伪栅介质层201和位于第二栅极302下方的第二栅介质层202，所述伪栅介质层201包括第一绝缘材料层210a和位于所述第一绝缘材料层210a表面的第二绝缘材料层220a、所述第二栅介质层202包括第一绝缘材料层210b和位于所述第一绝缘材料层210b表面的第二绝缘材料层220b；在所述伪栅极301和伪栅介质层201的侧壁表面、第二栅极302和第二栅介质层202的侧壁表面形成侧墙303。
采用干法刻蚀工艺刻蚀所述伪栅介质材料层，形成伪栅介质层201和第二栅介质层202。所述伪栅介质层201和伪栅极301作为伪栅结构，所述第二栅介质层202和第二栅极302作为第二区域内形成的第二晶体管的栅极结构。
本实施例中，在形成第一区域内的第一伪栅结构的同时，形成第二区域内形成的第二晶体管的栅极结构，可以节约工艺步骤。
请参考图6，在所述伪栅极301两侧的半导体衬底100的第一区域10内形成第一源/漏区401，在所述第二栅极302两侧的半导体衬底100的第二区域20的内形成第二源/漏区402。
在本实施例中，以所述伪栅极301、伪栅介质层201及伪栅极301两侧的侧墙303为掩膜，对所述伪栅极301两侧的半导体衬底100的第一区域10内进行P型或N型离子注入，并进行退火处理，形成第一源/漏区401；以所述第二栅极302、第二栅介质层202、及第二栅极两侧的侧墙303为掩膜，对所述第二栅极302两侧的半导体衬底100的第二区域20进行P型或N型离子注入，并进行退火处理，形成第二源/漏区402。
在其他实施例中，也可以在形成所述侧墙303之前，在伪栅极301和第二栅极302两侧的半导体衬底内进行轻掺杂离子注入，在形成所述侧墙303后，再在半导体衬底内进行重掺杂离子注入，形成所述第一源/漏区401和第二源/漏区402，所述轻掺杂离子注入工艺可以降低晶体管的热载流子注入效应和短沟道效应。
在其他实施例中，还可以以所述伪栅极301、伪栅介质层201、及伪栅极两侧的侧墙303为掩膜，对所述伪栅极301两侧的半导体衬底100的第一区域10进行刻蚀形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料或碳化硅材料，形成第一源/漏区401；以所述第二栅极302、第二栅介质层202、及第二栅极两侧的侧墙303为掩膜，对所述第二栅极302两侧的半导体衬底100的第二区域20进行刻蚀形成沟槽，并在沟槽内利用外延工艺填充满锗硅材料或碳化硅材料，形成第二源/漏区402。在其他实施例中，也可以形成所述锗硅材料或碳化硅材料后，利用离子注入工艺在所述锗硅材料或碳化硅材料中掺杂有杂质离子。利用所述锗硅材料或碳化硅材料形成源区和漏区会对晶体管沟道区的晶格产生应力作用，有利于提高沟道区载流子的迁移速率，提高晶体管的电学性能。
本实施例中，在采用后栅工艺形成第一区域10的第一晶体管的同时，形成第二区域20的第二晶体管，节约工艺流程，降低了工艺成本。
请参考图7，在所述半导体衬底100表面形成阻挡层600和位于所述阻挡层600表面的介质层700，以所述伪栅极301和第二栅极302为停止层，对所述介质层700进行平坦化。
所述阻挡层600的材料为氮化硅，采用化学气相沉积工艺形成所述阻挡层303，所述阻挡层600覆盖半导体衬底100及侧墙303，所述阻挡层600作为后续刻蚀形成源/漏区表面的通孔时的阻挡层。所述阻挡层600还可以具有应力，所述阻挡层600下方的晶体管为NMOS晶体管时，所述阻挡层600具有拉伸应力，所述阻挡层600下方的晶体管为PMOS晶体管时，所述阻挡层600具有压缩应力。
所述介质层700的材料为氧化硅、掺磷氧化硅、掺硼氧化硅等介质材料，也可以为低K介质材料或超低K介质材料，例如无定形碳、含硅气凝胶等。可以采用化学气相沉积工艺形成所述介质层700。后续可以在所述介质层700内形成连接晶体管源/漏区的插塞。
请参考图8，在所述第二区域20上方的介质层700表面形成第二掩膜层800，所述第二掩膜层800覆盖第二栅极302；去除所述伪栅极301（请参考图7），形成凹槽701。
所述第二掩膜层800用于保护第二栅极302在后续去除所述伪栅极301的过程中不受损伤。所述第二掩膜层800的材料可以是光刻胶或氮化硅等掩膜材料。本实施例中，所述第二掩膜层800的材料为光刻胶。所述第二掩膜层保护第二区域的第二晶体管，使所述第二晶体管在后续工艺中不受影响。
本发明的一个实施例中，采用湿法刻蚀工艺去除所述伪栅极301。选择具有较高选择比的四甲基氢氧化氨(TMAH)溶液作为刻蚀剂，所述TMAH溶液的体积浓度为10%～30%。在本发明的其他实施例中，所述刻蚀溶液还可以是KOH溶液或其他溶液。
在本发明的另一个实施例中，也可以采用干法刻蚀工艺去除所述伪栅极301。干法刻蚀工艺具有较高的方向性，对侧墙303的损伤较小，有助于提高凹槽701侧壁的平整性，提高后续在所述凹槽701内形成的第一晶体管的第一栅极结构的质量。但是，由于所述凹槽701的尺寸较小，采用干法刻蚀工艺会在伪栅极的底部拐角处存在残留的伪栅极材料。
本实施例中，采用干法和湿法混合工艺刻蚀去除所述伪栅极301。具体的，首先采用干法刻蚀工艺去除伪栅极厚度的70%～80%，然后再采用湿法刻蚀工艺去除剩余的伪栅极材料。采用干法刻蚀工艺去除大部分的伪栅极301，后续再采用湿法刻蚀工艺，去除剩余的伪栅极材料，可以确保所述伪栅极材料被去除干净。先采用干法刻蚀工艺去除大部分的伪栅极，可以降低后续湿法刻蚀的量，降低所述湿法刻蚀对侧壁的损伤。
本实施例中，湿法刻蚀采用四甲基氢氧化氨(TMAH)溶液作为刻蚀溶液，干法刻蚀工艺采用HBr、Cl2和O2的混合气体作为刻蚀气体，其中，HBr的流速为10sccm～1000sccm，Cl2的流速为10sccm～1000sccm，O2的流速为10sccm～500sccm。
请参考图9，去除所述第二掩膜层800（请参考图8）后，去除伪栅介质层中的第二绝缘材料层220a（请参考图8）。
具体的，采用干法刻蚀工艺去除所述伪栅介质层201中的第二绝缘材料层220a（请参考图8），所述第二绝缘材料层220a的厚度为伪栅介质层总厚度的70%～90%。
采用干法刻蚀工艺具有较强的方向性，可以降低对凹槽701侧壁的损伤。所述干法刻蚀工艺采用的刻蚀气体为CF4、CHF3、C2F6中的一种或几种气体。本实施例中，采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
由于干法刻蚀的刻蚀过程容易控制，对介质层的刻蚀选择性较低，可以减少介质层的损失。并且由于所述第二绝缘材料层220a的厚度占了伪栅介质层厚度的70%～90%，采用干法刻蚀工艺去除了所述第二绝缘材料层220a之后，采用湿法刻蚀只需要去除较小厚度的第一绝缘材料层210a，可以降低介质层的损失。并且，由于所述第二绝缘材料层220a和第一绝缘材料层210a之间具有不同的刻蚀速率，在采用干法刻蚀去除所述第二绝缘材料层220a的过程中，容易判断对所述第二绝缘材料层220a的刻蚀是否完成，从而控制干法刻蚀去除的伪栅介质层的厚度，避免对所述第一绝缘材料层210a造成过刻蚀至半导体衬底100而造成对半导体衬底100的损伤。
请参考图10，去除伪栅介质层中的第一绝缘材料层210a。
具体的，采用湿法刻蚀工艺去除所述伪栅介质层中的第一绝缘材料层210a（请参考图9）。所述湿法刻蚀工艺选择的刻蚀溶液为HF溶液或氟化铵缓冲的稀氢氟酸溶液。
由于湿法刻蚀工艺对第一绝缘材料层210a和半导体体衬底100之间具有较高的刻蚀选择性，所以在采用湿法刻蚀工艺去除所述剩余的部分伪栅介质层201a过程中，对半导体衬底的损伤较小，可以确保后续在所述半导体衬底表面形成的界面层的质量。
又由于在采用湿法刻蚀工艺去除所述第一绝缘材料层210a之前采用干法刻蚀工艺去除了占有伪栅介质层大部分厚度的第二绝缘材料层220a，所以所述湿法刻蚀去除第一绝缘材料层210a的过程较短，对介质层700的损失较小、对侧墙303的损伤也较小。
所以，采用本实施例的方式去除伪栅介质层，既可以降低介质层的损失，又可以避免半导体衬底的表面受到损伤，提高栅极的质量，从而提高晶体管的性能。
请参考图11，在所述凹槽701底部表面形成界面层203。
所述界面层203的材料为氧化硅。形成所述界面层203可以避免后续形成的作为第二栅介质层的高K介质层与半导体衬底表面直接接触而产生晶格失配，减少高K介质层中缺陷，高K介质层在界面层203表面生长的质量更好，从而可以提高后续形成的第二栅介质层的质量。形成所述界面层203还可以同时减少晶体管的漏电流。
本发明的实施例中，采用氧化工艺在所述凹槽底部形成界面层203，同时会在第二栅极302表面形成氧化层207。后续可以通过平坦化去除所述第二栅极302顶部表面的氧化层207。
在本发明的其他实施例中，也可以通过化学气相沉积或原子层沉积工艺，在所述凹槽底部和侧壁表面形成界面层。所述界面层还覆盖介质层700和第二栅极302的表面。所述界面层203可以修复半导体衬底100和侧墙303表面的缺陷，提高后续形成的第一栅极的质量。
请参考图12，在所述界面层表面依次形成第一栅介质材料层204、功函数材料层205和第一栅极材料层206，并且填充满所述凹槽701（请参考图11）。
采用化学气相沉积或原子层沉积工艺形成所述第一栅介质材料层204，所述高K栅介质材料层204的材料为HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4、HfAlO2中的一种或多种材料。
采用原子层沉积工艺、物理气相沉积或溅射工艺形成所述功函数材料层205。所述功函数材料层205的材料为Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或多种。
所述功函数材料层205用来调节晶体管的功函数，降低晶体管的阈值电压，降低功耗。对于PMOS管，所述功函数材料层的材料一般采用功函数较高的材料；对于NMOS管，所述功函数材料层的材料则采用功函数较低的材料。
采用化学气相沉积工艺或溅射工艺形成所述栅极材料层206，所述第一栅极材料层206的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或多种。
在本发明的其他实施例中，也可以依次形成所述界面层、第一栅介质材料层和第一栅极材料层，填充满所述凹槽。
请参考图13，以所述第二栅极302为停止层，进行平坦化，去除介质层表面的部分第一栅介质材料层204、部分功函数材料层205和部分第一栅极材料层206以及第二栅极302表面的氧化层207（请参考图12），形成第一栅介质层204a、功函数层205a和第一栅极层206a。
本发明的实施例，采用后栅工艺在半导体衬底第一区域内形成第一晶体管的同时，在第二区域形成第二晶体管。本发明的实施例中，在半导体衬底第一区域和第二区域表面形成伪栅介质材料层，一部分伪栅介质材料层作为第二晶体管的第二栅介质层，一部分伪栅介质材料层作为第二晶体管的伪栅介质层，不需要单独形成所述第二栅介质层和伪栅介质层，简化工艺步骤。
由于所述伪栅介质层的厚度较大，采用干法刻蚀刻蚀掉部分伪栅介质层之后，用湿法刻蚀工艺去除剩余的部分伪栅介质层，可以减少刻蚀过程中介质层的损失，并且降低半导体衬底的损伤，提高后续形成的界面层的质量，从而提高形成的第二晶体管的性能。
所述伪栅介质层包括位于半导体衬底表面的第一绝缘材料层和所述第一绝缘材料层表面的第二绝缘材料层，所述第一绝缘材料层和第二绝缘材料层的刻蚀速率不同，并且所述第二绝缘材料层的厚度较大，采用干法刻蚀工艺去除所述较大厚度的第二绝缘材料层，容易控制所述刻蚀的伪栅介质层的量，防止过刻蚀，造成对半导体衬底的损伤，从而提高后续形成的界面层、第二栅极结构的质量。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域；
在所述半导体衬底表面形成伪栅介质材料层，所述伪栅介质材料层包括位于半导体衬底表面的第一绝缘材料层和位于所述第一绝缘材料层表面的第二绝缘材料层；
在第一区域的伪栅介质材料层表面形成伪栅极，在第二区域的伪栅介质材料层表面形成第二栅极；
以所述伪栅极和第二栅极为掩膜，刻蚀所述伪栅介质材料层，形成位于伪栅极下方的伪栅介质层和位于第二栅极下方的第二栅介质层；
在所述伪栅极两侧的半导体衬底的第一区域内形成第一源/漏区，在所述第二栅极两侧的半导体衬底的第二区域内形成第二源/漏区；
在所述半导体衬底表面形成介质层，所述介质层的表面与伪栅极表面齐平；
去除伪栅极和伪栅介质层，形成凹槽，去除所述伪栅介质层的方法包括采用干法刻蚀工艺去除伪栅介质层中的第二绝缘材料层，再采用湿法刻蚀工艺去除伪栅介质层中的第一绝缘材料层；
在所述凹槽内形成第一栅极结构。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅介质材料层的形成方法包括：在所述半导体衬底表面形成第一绝缘材料层，对所述第一绝缘材料层表面进行氮化，将部分厚度的第一绝缘材料层转变成第二绝缘材料层。
3.根据权利要求2所述的晶体管的形成方法，其特征在于，对所述第一绝缘材料层表面进行氮化的工艺为去耦等离子体氮化工艺。
4.根据权利要求1所述的晶体管的形成方法，其特征在于，其特征在于，所述第二绝缘材料层的厚度为所述伪栅介质材料层的厚度的70%～90%。
5.根据权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅介质材料层的厚度为3nm以上。
6.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一绝缘材料层和第二绝缘材料层的刻蚀速率不同。
7.根据权利要求6所述的晶体管的形成方法，其特征在于，所述第一绝缘材料层的材料为氧化硅。
8.根据权利要求6所述的晶体管的形成方法，其特征在于，所述第二绝缘材料层的材料为掺氮的氧化硅。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的溶液为HF溶液。
10.根据权利要求1所述的晶体管的形成方法，其特征在于，去除所述伪栅极的方法包括采用干法刻蚀工艺去除部分厚度的伪栅极，再采用湿法刻蚀工艺去除剩余的伪栅极。
11.根据权利要求10所述的晶体管的形成方法，其特征在于，采用干法刻蚀工艺去除伪栅极厚度的70%～80%。
12.根据权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅极的材料为多晶硅，所述第二栅极的材料为多晶硅。
13.根据权利要求12所述的晶体管的形成方法，其特征在于，形成所述伪栅极和第二栅极的方法包括：在所述伪栅介质材料层表面形成多晶硅层，在所述多晶硅层表面形成第一掩膜层，以所述第一掩膜层为掩膜刻蚀所述多晶硅层，形成伪栅极和第二栅极，去除所述第一掩膜层。
14.根据权利要求1所述的晶体管的形成方法，其特征在于，还包括，在形成凹槽之前，在所述第二区域的介质层表面形成第二掩膜层，所述第二掩膜层覆盖第二栅极。
15.根据权利要求14所述的晶体管的形成方法，其特征在于，所述第二掩膜层的材料为光刻胶。
16.根据权利要求1所述的晶体管的形成方法，其特征在于，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层和第一栅极。
17.根据权利要求1所述的晶体管的形成方法，其特征在于，形成所述第一栅极结构的方法包括：在所述凹槽内依次形成界面层、第一栅介质层、功函数层和第一栅极。
18.根据权利要求16或17所述的晶体管的形成方法，其特征在于，采用化学气相沉积、原子层沉积或氧化工艺形成所述界面层。
19.根据权利要求18所述的晶体管的形成方法，其特征在于，所述第一栅介质层的厚度小于第二栅介质层的厚度。
20.根据权利要求16所述的晶体管的形成方法，其特征在于，所述第一栅介质层的材料包括HfO2、La2O3、HfSiON、ZrO2、Al2O3、HfSiO4、HfAlO2中的一种或多种；所述第一栅极的材料包括Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种；所述功函数层的材料包括Ti、Ta、TiN、TaN、TiAl、TaC、TaSiN、TiAlN中一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310261332.0A CN104253047B (zh) | 2013-06-26 | 2013-06-26 | 晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310261332.0A CN104253047B (zh) | 2013-06-26 | 2013-06-26 | 晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104253047A true CN104253047A (zh) | 2014-12-31 |
| CN104253047B CN104253047B (zh) | 2017-08-25 |
Family
ID=52187841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310261332.0A Active CN104253047B (zh) | 2013-06-26 | 2013-06-26 | 晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104253047B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590861A (zh) * | 2014-11-13 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN105826177A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105826263A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105826376A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、制备半导体器件的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| US20120220113A1 (en) * | 2011-02-24 | 2012-08-30 | Po-Jui Liao | Method of Manufacturing Semiconductor Device Having Metal Gate |
| CN102820228A (zh) * | 2011-06-10 | 2012-12-12 | 中国科学院微电子研究所 | 半导体器件的制备方法 |
| CN102881575A (zh) * | 2011-07-15 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 栅极层沉积之后的退火方法 |
| CN103107091A (zh) * | 2011-11-15 | 2013-05-15 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
-
2013
- 2013-06-26 CN CN201310261332.0A patent/CN104253047B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110650A (zh) * | 2009-12-29 | 2011-06-29 | 中国科学院微电子研究所 | 一种半导体器件及其制造方法 |
| US20120220113A1 (en) * | 2011-02-24 | 2012-08-30 | Po-Jui Liao | Method of Manufacturing Semiconductor Device Having Metal Gate |
| CN102820228A (zh) * | 2011-06-10 | 2012-12-12 | 中国科学院微电子研究所 | 半导体器件的制备方法 |
| CN102881575A (zh) * | 2011-07-15 | 2013-01-16 | 台湾积体电路制造股份有限公司 | 栅极层沉积之后的退火方法 |
| CN103107091A (zh) * | 2011-11-15 | 2013-05-15 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590861A (zh) * | 2014-11-13 | 2016-05-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
| CN105826177A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105826177B (zh) * | 2015-01-06 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105826376A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、制备半导体器件的方法 |
| CN105826376B (zh) * | 2015-01-07 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件、制备半导体器件的方法 |
| CN105826263A (zh) * | 2015-01-08 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105826263B (zh) * | 2015-01-08 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104253047B (zh) | 2017-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104810368B (zh) | Cmos晶体管及其形成方法 | |
| CN101677088B (zh) | 半导体装置的制造方法 | |
| JP6465791B2 (ja) | 非揮発性電荷トラップメモリ装置及びロジックｃｍｏｓ装置の統合 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| US20060157750A1 (en) | Semiconductor device having etch-resistant L-shaped spacer and fabrication method thereof | |
| TWI667698B (zh) | 半導體元件及其形成方法 | |
| CN104517901A (zh) | Cmos晶体管的形成方法 | |
| CN104282540A (zh) | 晶体管及其形成方法 | |
| CN105336620A (zh) | 半导体结构及其形成方法 | |
| CN104217935B (zh) | 晶体管的形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| CN104253029A (zh) | 晶体管的形成方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN104253047A (zh) | 晶体管的形成方法 | |
| US20060046523A1 (en) | Facilitating removal of sacrificial layers to form replacement metal gates | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| CN104241130A (zh) | Pmos晶体管及其形成方法、半导体器件及其形成方法 | |
| CN110718465B (zh) | 半导体结构及其形成方法 | |
| CN109962014B (zh) | 半导体结构及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN104681424A (zh) | 晶体管的形成方法 | |
| US7470562B2 (en) | Methods of forming field effect transistors using disposable aluminum oxide spacers | |
| CN105826175A (zh) | 晶体管的形成方法 | |
| CN111200019B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |