CN208706576U - 电子器件制造过程中的掩膜层结构 - Google Patents
电子器件制造过程中的掩膜层结构 Download PDFInfo
- Publication number
- CN208706576U CN208706576U CN201821421116.2U CN201821421116U CN208706576U CN 208706576 U CN208706576 U CN 208706576U CN 201821421116 U CN201821421116 U CN 201821421116U CN 208706576 U CN208706576 U CN 208706576U
- Authority
- CN
- China
- Prior art keywords
- coating
- window
- mask layer
- layer structure
- utility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
本实用新型提供一种掩膜层结构，包括基底、覆于基底表面的第一覆层和形成于第一覆层中的第一窗口区，第一窗口区的侧壁覆有第二覆层。通过本实用新型形成比第一窗口更窄的第二窗口区，使后续的离子注入过程在更窄的第二窗口区内进行，最终可以实现缩减离子注入区的尺寸，达到了与采用昂贵的高等级光刻机同样的工艺水平，大幅节约了成本。
Description
技术领域
本实用新型涉及一种电子器件制造过程，尤其是在该过程中形成的掩膜层的结构。
背景技术
SiC功率器件制造工艺包含零层光刻、离子注入、牺牲氧化层、电介质层、肖特基接触、欧姆接触、前层金属、背面金属等工艺流程。其中，作为制造工序中最为重要的一道工序，离子注入工序的工艺水平代表了SiC芯片制造水平，直接影响器件的性能。当今SiC量产晶圆以四寸和六寸为主，制造工艺也是围绕四寸和六寸晶圆来进行的，生产过程中普遍采用的光刻机的光刻水平(最小分辨率)大部分维持在1.5um左右。这就直接决定了SiC器件的离子注入区的设计尺寸必须要在1.5um以上，从而在很大程度上限制了SiC器件的设计空间，无法最大程度发挥SiC器件的潜力。
附图中的图1-5是现有SiC离子注入传统工艺基本流程：
图1：SiC衬底，1为重掺第一类型掺杂层N+sub，2为轻掺杂第一类型掺杂层N-sub；
图2：通过化学气相沉积在SiC衬底表面沉积一层厚度为H1(H1＝1～3um)的SiO2覆层3；
图3：通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域厚度为H1的SiO2覆层刻蚀，在SiO2覆层中形成宽度为S、相互间距为L的第一窗口区10，第一窗口区10的纵向深度等于SiO2覆层的厚度；
图4：通过离子注入工艺，在第一窗口区10注入所需离子；
图5：通过湿法刻蚀工艺将第一窗口区10去除，再通过沉积碳膜和高温退火工艺，最终形成宽度为S、间距为L的离子注入区5。
在以上工艺过程中，刻蚀之后在SiO2覆层中形成的第一窗口区的宽度S由刻蚀过程使用的光刻机的最小分辨率决定，这也就限制了离子注入区的尺寸和器件的性能。如果要得到更小的离子注入区尺寸，只能花费数倍乃至数十倍的价格购买更高等级的光刻机。
发明内容
本实用新型所要解决的技术问题是提供一种能实现低成本离子注入方法的掩膜层结构。
为解决该技术问题，本实用新型提供一种掩膜层结构，包括基底、覆于基底表面的第一覆层和形成于第一覆层中的第一窗口区，第一窗口区的侧壁覆有第二覆层。
通过形成本实用新型掩膜层结构，使得离子注入可以在更窄的窗口内进行，从而以很低成本得到更小尺寸的离子注入区。
在本实用新型掩膜层结构中，覆设于第一窗口区内的侧壁的第二覆层体现了本实用新型的设计思路。但出于便利性和经济性的考虑，在基底表面的裸露部分和第一覆层表面都覆设第二覆层，会使工艺过程更加经济高效。所以，作为掩膜层结构的一种具体形式，第二覆层覆盖基底表面的裸露部分和第一覆层表面。
本实用新型掩膜层结构在具体实施过程中，可根据需要选用具体的第一覆层、第二覆层的材料及相应的厚度。
本实用新型的积极效果是，通过在第一窗口区的侧壁覆设第二覆层，形成比第一窗口更窄的第二窗口区，使后续的离子注入过程可以在更窄的第二窗口区内进行，最终实现缩减离子注入区的尺寸，达到了与采用昂贵的高等级光刻机同样的工艺水平，大幅节约了成本。
附图说明
下面通过具体实施方式并结合附图，对本实用新型作进一步的详细说明：
图1是一种待操作的基底材料的示意图；
图2是图1中的基底材料表面通过等离子体化学气相沉积方法形成第一覆层3后的结构示意图，其中第一覆层3被纵向剖切；
图3是图2所示材料经过铺光刻胶、曝光、显影、刻蚀工艺等过程后的结构示意图，其中第一覆层3被纵向剖切；
图4是图3所示材料经过离子注入过程后的结构示意图，其中第一覆层3和离子注入区5被纵向剖切；
图5是图4所示材料经过湿法刻蚀工艺将第一覆层3去除后的结构示意图，其中离子注入区5被纵向剖切；
图6是本实用新型掩膜层结构的一种具体实施方式的结构示意图，其中第一覆层3和第二覆层7被纵向剖切；
图7是图6所示掩膜层结构经过干法刻蚀后的结构示意图，其中第一覆层3和第二覆层7被纵向剖切。
具体实施方式
在此通过图1、2、3、6、7来说明本实用新型掩膜层结构的形成过程及其结构。图1、2、3、6、7示出了不同工艺节点下材料的结构示意图。该具体实施方式中，基底材料为SiC，1为重掺第一类型掺杂层N+sub，2为轻掺杂第一类型掺杂层N-sub；3为第一覆层；5为离子注入区；7为第二覆层；10为第一窗口区；11为第二窗口区。
如图1-3所示，通过化学气相沉积在基底表面沉积一层厚度为H1(H1＝1～3um)的第一覆层3；再通过铺光刻胶、曝光、显影、刻蚀工艺将显开区域厚度为H1的第一覆层3刻蚀，在第一覆层3中形成宽度为S、相互间距为L的第一窗口区10，第一窗口区10的纵向深度等于第一覆层的厚度；
如图6所示，在基底和第一覆层3的表面覆设有一层厚度为H2(H2＝100～300nm)的第二覆层7；
如图7所示，去除第二覆层7的水平部分(即第二覆层7位于第一窗口区10底部的部分，亦即图6中第二覆层7在第一窗口区10内横向覆设的部分)，并保留第二覆层7的竖直部分(即第二覆层7沿第一窗口区10内的窗口深度方向延伸的部分，亦即图6中第二覆层7覆设在第一窗口区10内的侧壁上的部分)，这样就得到了第二窗口区11，第二窗口区11的宽度S1小于第一窗口区10的宽度S，第二窗口区11的宽度S1＝S-2*H2，相邻两个第二窗口区11之间的间距L1＝L+2*H2。在图7中，图6中的沿基底表面覆设的第二覆层7也被一并去除。
图6和图7示出了本实用新型掩膜层结构的两种具体形式，第一窗口区10内侧壁上覆设有第二覆层7，从而得到比第一窗口区10更窄的第二窗口区11，可以保证通过后续工艺过程得到比现有技术尺寸更小的离子注入区。
以上具体实施方式中的描述，仅为具体说明本实用新型掩膜层结构的实现方式，不作为对本实用新型掩膜层结构的专利保护范围的限制。
以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。
Claims (2)
1.一种电子器件制造过程中的掩膜层结构，包括基底、覆于所述基底表面的第一覆层和形成于所述第一覆层中的第一窗口区，其特征在于：所述第一窗口区的侧壁覆有第二覆层。
2.根据权利要求1所述的掩膜层结构，其特征在于：所述第二覆层覆盖所述基底表面的裸露部分和所述第一覆层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821421116.2U CN208706576U (zh) | 2018-08-30 | 2018-08-30 | 电子器件制造过程中的掩膜层结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821421116.2U CN208706576U (zh) | 2018-08-30 | 2018-08-30 | 电子器件制造过程中的掩膜层结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208706576U true CN208706576U (zh) | 2019-04-05 |
Family
ID=65945711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821421116.2U Active CN208706576U (zh) | 2018-08-30 | 2018-08-30 | 电子器件制造过程中的掩膜层结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208706576U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
-
2018
- 2018-08-30 CN CN201821421116.2U patent/CN208706576U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103077A (zh) * | 2018-08-30 | 2018-12-28 | 深圳基本半导体有限公司 | 离子注入方法及掩膜层结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
| CN105892221A (zh) | 半色调掩模板及tft基板的制作方法 | |
| CN106783626A (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN109103077A (zh) | 离子注入方法及掩膜层结构 | |
| CN103247523B (zh) | 半导体结构的制造方法 | |
| CN101740385A (zh) | Ldmos晶体管中的沟道形成方法 | |
| CN208706576U (zh) | 电子器件制造过程中的掩膜层结构 | |
| CN101577250A (zh) | 在sonos产品中制备ono结构的方法 | |
| CN106449378B (zh) | 一种改善高深宽比光刻胶形貌的结构和方法 | |
| CN104112778B (zh) | 一种薄膜晶体管及其制造方法、显示装置 | |
| CN103489830A (zh) | 一种集成电路的制作方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN103972147A (zh) | 一种窄沟槽制作方法 | |
| CN105810568A (zh) | 减少零层对准光罩使用的方法 | |
| CN106531649B (zh) | 一种提高晶圆键合程度的方法 | |
| CN101882574B (zh) | 半导体制造工艺流程中掺杂栅极和漏、源极的方法 | |
| CN106024695A (zh) | 用于GaN晶体管的器件隔离方法 | |
| CN101840854B (zh) | 半导体的掺杂方法 | |
| CN104124138B (zh) | 图形化方法 | |
| CN109037045B (zh) | 一种离子注入方法、半导体器件的制作方法和半导体器件 | |
| CN111834204B (zh) | 半导体结构的制备方法 | |
| CN109427663A (zh) | 半导体结构及其形成方法 | |
| CN107919346A (zh) | 多晶硅电阻的制作方法 | |
| CN107331605A (zh) | 一种红外传感器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |