CN101840854B - 半导体的掺杂方法 - Google Patents

半导体的掺杂方法 Download PDF

Info

Publication number
CN101840854B
CN101840854B CN2009100476337A CN200910047633A CN101840854B CN 101840854 B CN101840854 B CN 101840854B CN 2009100476337 A CN2009100476337 A CN 2009100476337A CN 200910047633 A CN200910047633 A CN 200910047633A CN 101840854 B CN101840854 B CN 101840854B
Authority
CN
China
Prior art keywords
substrate
grid
barc
ion
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100476337A
Other languages
English (en)
Other versions
CN101840854A (zh
Inventor
吴永玉
何学缅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100476337A priority Critical patent/CN101840854B/zh
Publication of CN101840854A publication Critical patent/CN101840854A/zh
Application granted granted Critical
Publication of CN101840854B publication Critical patent/CN101840854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体的掺杂方法，在衬底上形成栅极后，该方法包括以下步骤：在栅极两侧的衬底表面涂覆底部抗反射涂层BARC；对涂覆有BARC的衬底进行离子注入，并保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底；清除BARC；对清除BARC后的衬底再次进行所述离子的注入，并保证离子能够注入栅极实现掺杂，且能够注入栅极两侧的衬底实现掺杂，以形成漏极和源极。采用该方法可实现栅极和漏、源极的不同浓度的掺杂，并避免隧穿效应。

Description

半导体的掺杂方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体的掺杂方法。 
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，在半导体的制造流程中，涉及掺杂工艺，具体为，通过离子注入的方式对多晶硅进行掺杂，形成栅极，并对位于栅极两侧的衬底进行掺杂，形成漏极和源极。 
然而，根据实际需求，通常需要栅极的掺杂浓度大于漏、源极的掺杂浓度，由此，现有技术中实现不同掺杂浓度的掺杂方法包括以下步骤： 
步骤一，参见图1，在衬底101上形成栅氧化层102和多晶硅层103，并以离子注入100的方法对多晶硅层103进行掺杂。 
步骤二，参见图2，由于多晶硅层103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格发生损伤，为恢复损伤，离子注入100后进行快速热退火处理，并对多晶硅层103和栅氧化层102利用光刻、蚀刻工艺形成栅极203，利用沉积、蚀刻工艺形成侧壁层204。 
步骤三，参见图3，以离子注入300的方法对栅极203和栅极203两侧的衬底101进行掺杂，形成漏极301和源极302。 
由此可见，步骤二中的快速热退火处理可使多晶硅层103中多晶硅晶粒的体积增大，从而使多晶硅晶粒之间的缝隙增大，步骤三中注入的离子有可能在掺杂的过程中穿过多晶硅晶粒之间增大的缝隙而进入多晶硅层103正下方的衬底101形成区域303，从而导致漏极301和源极302导通，即隧穿效应。 
可见，现有技术的方法虽然能够实现栅极和漏、源极的不同浓度的掺杂，但会产生漏极和源极导通的隧穿效应，从而降低器件质量。 
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体的掺杂方法，以实现栅极和漏、源极的不同浓度的掺杂，并避免隧穿效应。 
为达到上述目的，本发明的技术方案具体是这样实现的： 
一种半导体的掺杂方法，在衬底上形成栅极后，该方法包括以下步骤： 
在栅极两侧的衬底表面涂覆底部抗反射涂层BARC； 
对涂覆有所述BARC的衬底进行离子注入，并保证离子能够注入栅极实现掺杂、但无法穿透所述BARC注入所述栅极两侧的衬底； 
清除所述BARC； 
对清除所述BARC后的衬底再次进行所述离子的注入，并保证离子能够注入栅极实现掺杂，且能够注入栅极两侧的衬底实现掺杂，以形成漏极和源极。 
所述涂覆BARC的方法为：在栅极表面以及栅极两侧的衬底表面均涂覆BARC，并保证栅极表面以及栅极两侧的衬底表面所涂覆的BARC的上表面平齐； 
且对涂覆有所述BARC的衬底进行离子注入时，保证离子能够穿透栅极表面的BARC注入栅极、但无法穿透栅极两侧的衬底表面的BARC注入所述栅极两侧的衬底。 
所述对涂覆有所述BARC的衬底、以及对清除所述BARC的衬底注入的离子均为N型元素。 
所述N型元素为磷或砷。 
所述对涂覆有所述BARC的衬底、以及对清除所述BARC后的衬底注入的离子均为P型元素。 
所述P型元素为硼或铟。 
由上述的技术方案可见，本发明首先在栅极两侧的衬底表面涂覆BARC， 对涂覆有BARC的衬底进行离子注入，并保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底，然后清洗涂覆的BARC，对清除BARC后的衬底再次进行所述离子的注入，并保证离子能够注入栅极实现掺杂，且能够注入栅极两侧的衬底实现掺杂，以形成漏极和源极。 
这样，由于第一次离子注入时，可通过对离子注入的能量等级进行控制，以保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底，因而可避免注入的离子穿越栅氧化层而进入栅极两侧的衬底，而且，在进行第二次离子注入之前不涉及快速热退火处理，能够保证多晶硅晶粒之间紧密连接、不会出现大的缝隙，因而就尽可能避免了第二次注入栅极的离子穿过多晶硅晶粒之间的缝隙而进入衬底，这样就可避免隧穿效应的产生；此外，由于对栅极共进行两次离子注入，仅对漏、源极进行一次离子注入，而掺杂浓度由注入离子的数量决定，因此，可有效地实现栅极和漏、源极的不同浓度的掺杂。 
附图说明
图1-图3为现有技术中实现不同掺杂浓度的掺杂方法的示意图； 
图4-图7为本发明所提供的半导体掺杂方法的示意图。 
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。 
为了使得栅极的掺杂浓度大于漏、源极的掺杂浓度，本发明仍进行两次离子注入，但在第一次离子注入过程中阻挡离子注入至栅极两侧的衬底、使得离子仅能够注入至栅极，然后在第二次离子注入时再保证离子既能够注入栅极，也能够注入栅极两侧的衬底形成源极和漏极。这样，由于对栅极利用两次离子注入实现掺杂，而源极和漏极则分别仅利用离子注入掺杂一次，因而能够保证栅极的掺杂浓度大于漏、源极的掺杂浓度。 
且由于第一次离子注入后不涉及快速热退火处理，因而能够保证栅极多晶硅之间紧密连接、避免多晶硅晶粒之间的大缝隙出现，从而避免在第二次离子注入时有离子穿透栅极多晶硅并掺杂在栅极多晶硅下方的衬底，进而避免漏极和源极导通的隧穿效应产生。 
图4-图7为本发明所提供的半导体掺杂方法的示意图，该方法包括以下步骤： 
步骤一，参见图4，在衬底401上形成栅氧化层402和多晶硅层403，其中，该步骤可采用现有技术的方法，在此不予赘述。 
步骤二，参见图5，对多晶硅层403和栅氧化层402进行光刻、蚀刻，在衬底401上形成栅极503，并利用沉积、蚀刻工艺形成侧壁层504，其中，该步骤可采用现有技术的方法，在此不予赘述。 
步骤三，参见图6，在栅极503两侧的衬底401表面涂覆底部抗反射涂层(BARC)601，对涂覆有BARC 601的衬底401进行离子注入600，并保证离子能够注入栅极503实现掺杂、但无法穿透BARC 601注入栅极503两侧的衬底401，也就是说，可通过控制离子注入600的能量等级，保证离子能够注入栅极503实现掺杂、但无法穿透BARC 601注入栅极503两侧的衬底401，进而保证注入的离子仅对栅极503实现掺杂。 
在实际应用中，涂覆BARC的方式，具体实现起来，可有两种方式： 
仅在栅极两侧的衬底表面涂覆BARC，即在整个衬底表面涂敷厚度小于栅极高度的BARC，使得栅极两侧的衬底表面具有BARC、而栅极表面则不具有BARC； 
或者，在栅极表面以及栅极两侧的衬底表面均涂覆BARC，并保证栅极表面以及栅极两侧的衬底表面所涂覆的BARC的上表面平齐，即栅极表面以及栅极两侧的衬底表面均涂覆BARC、但栅极表面的BARC厚度小于衬底表面的BARC。 
需要说明的是，在掺杂工艺中，掺杂深度由注入离子的能量和质量决定，在本步骤中，通过控制离子注入的等量等级来实现掺杂深度的控制，具体为， 控制离子注入的等量等级，使注入于栅极两侧的衬底表面的BARC的离子受到BARC的阻力作用而逐渐停止运动，从而无法穿越BARC进入衬底，同时，使注入于栅极的离子在栅极内停止运动，无法穿越栅氧化层进入衬底。具体的离子注入能量等级参数可依据所涂覆的BARC的厚度以及栅极的高度等确定。 
步骤四，参见图7，清洗涂覆的BARC 601，对清除BARC 601后的衬底401再次进行离子注入700，并保证离子能够注入栅极503实现掺杂，且能够注入栅极两侧的衬底401实现掺杂、以形成漏极701和源极702。 
此外，在上述步骤三和步骤四中，对涂覆有BARC的衬底、以及对清除BARC后的衬底注入的离子可为N型元素例如磷或砷，以磷为例，磷原子在取代原晶体结构中的原子并构成共价键时，多余的第五个价电子很容易摆脱磷原子核的束缚而成为自由电子，于是半导体中的自由电子数目大量增加，自由电子成为多数载流子，空穴则成为少数载流子，形成N型半导体；或注入的离子可为P型元素例如硼或铟，以硼为例，硼原子在取代原晶体结构中的原子并构成共价键时，将因缺少一个价电子而形成一个空穴，于是半导体中的空穴数目大量增加，空穴成为多数载流子，而自由电子则成为少数载流子，形成P型半导体。 
至此，本流程结束，可进入后续的工艺流程。 
可见，上述流程在第一次离子注入时，可通过对离子注入的能量等级进行控制，以保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底，因而可避免注入的离子穿越栅氧化层而进入栅极两侧的衬底，而且，在进行第二次离子注入之前不涉及快速热退火处理，能够保证多晶硅晶粒之间紧密连接、不会出现大的缝隙，因而就尽可能避免了第二次注入栅极的离子穿过多晶硅晶粒之间的缝隙而进入衬底，这样就可避免隧穿效应的产生；此外，由于对栅极共进行两次离子注入，仅对漏、源极进行一次离子注入，而掺杂浓度由注入离子的数量决定，因此，可有效地实现栅极和漏、源极的不同浓度的掺杂。 
而且，由于BARC易于清洗，从而使得上述方案易于实现。 
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。 

Claims (6)

1.一种半导体的掺杂方法，其特征在于，在衬底上形成栅极后，该方法包括以下步骤：
在栅极两侧的衬底表面涂覆底部抗反射涂层BARC；
对涂覆有所述BARC的衬底进行离子注入，并保证离子能够注入栅极实现掺杂、但无法穿透所述BARC注入所述栅极两侧的衬底；
清除所述BARC；
对清除所述BARC后的衬底再次进行所述离子的注入，并保证离子能够注入栅极实现掺杂，且能够注入栅极两侧的衬底实现掺杂，以形成漏极和源极。
2.根据权利要求1所述的方法，其特征在于，所述涂覆BARC的方法为：在栅极表面以及栅极两侧的衬底表面均涂覆BARC，并保证栅极表面以及栅极两侧的衬底表面所涂覆的BARC的上表面平齐；
且对涂覆有所述BARC的衬底进行离子注入时，保证离子能够穿透栅极表面的BARC注入栅极、但无法穿透栅极两侧的衬底表面的BARC注入所述栅极两侧的衬底。
3.根据权利要求1至2中任一项所述的方法，其特征在于，所述对涂覆有所述BARC的衬底、以及对清除所述BARC的衬底注入的离子均为N型元素。
4.根据权利要求3所述的方法，其特征在于，所述N型元素为磷或砷。
5.根据权利要求1至2中任一项所述的方法，其特征在于，所述对涂覆有所述BARC的衬底、以及对清除所述BARC后的衬底注入的离子均为P型元素。
6.根据权利要求5所述的方法，其特征在于，所述P型元素为硼或铟。
CN2009100476337A 2009-03-16 2009-03-16 半导体的掺杂方法 Active CN101840854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100476337A CN101840854B (zh) 2009-03-16 2009-03-16 半导体的掺杂方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100476337A CN101840854B (zh) 2009-03-16 2009-03-16 半导体的掺杂方法

Publications (2)

Publication Number Publication Date
CN101840854A CN101840854A (zh) 2010-09-22
CN101840854B true CN101840854B (zh) 2011-12-21

Family

ID=42744152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100476337A Active CN101840854B (zh) 2009-03-16 2009-03-16 半导体的掺杂方法

Country Status (1)

Country Link
CN (1) CN101840854B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448685B (zh) * 2014-06-20 2018-06-08 中芯国际集成电路制造(上海)有限公司 掺杂栅极和源漏极的方法及半导体器件的制备方法
CN107919285B (zh) * 2016-10-10 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004853A (en) * 1999-05-27 1999-12-21 Vanguard International Semiconductor Corporation Method to improve uniformity and the critical dimensions of a DRAM gate structure
US6153534A (en) * 1999-07-27 2000-11-28 Advanced Micro Devices, Inc. Method for fabricating a dual material gate of a short channel field effect transistor
KR20040056033A (ko) * 2002-12-23 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004853A (en) * 1999-05-27 1999-12-21 Vanguard International Semiconductor Corporation Method to improve uniformity and the critical dimensions of a DRAM gate structure
US6153534A (en) * 1999-07-27 2000-11-28 Advanced Micro Devices, Inc. Method for fabricating a dual material gate of a short channel field effect transistor
KR20040056033A (ko) * 2002-12-23 2004-06-30 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
CN101840854A (zh) 2010-09-22

Similar Documents

Publication Publication Date Title
CN105659395B (zh) 使用离子注入制造太阳能电池发射极区
CN102569411B (zh) 半导体器件及其制作方法
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
EP2395544A1 (en) Semiconductor device producing method and semiconductor device
CN105185747A (zh) 一种降低cmos图像传感器白像素的集成工艺
Wehmeier et al. Boron-doped PECVD silicon oxides as diffusion sources for simplified high-efficiency solar cell fabrication
CN101308786B (zh) 半导体器件的离子注入方法
CN101840854B (zh) 半导体的掺杂方法
CN102738001B (zh) 具有超级介面的功率晶体管的制作方法
CN101882574B (zh) 半导体制造工艺流程中掺杂栅极和漏、源极的方法
CN102496568B (zh) 沟槽功率器件结构的制造方法
CN102479677A (zh) 半导体器件及其制造方法
DE102016100938A1 (de) Steuern des Reflow-Verhaltens von BPSG-Filmen und hiermit hergestellte Vorrichtungen
CN102737970A (zh) 半导体器件及其栅介质层制造方法
CN102024703A (zh) 掺杂的方法
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
CN102543716A (zh) 金属硅化物阻挡层的形成方法
CN103943671A (zh) 一种功率半导体器件及其形成方法
KR20110020062A (ko) 플라즈마 도핑과 확산을 이용한 후면접합 태양전지의 제조방법 및 그 태양전지
CN102064099B (zh) 栅极结构的形成方法
CN208706576U (zh) 电子器件制造过程中的掩膜层结构
CN104851799B (zh) 一种变掺杂区的形成方法和装置
CN102569495A (zh) 太阳能晶片的掺杂方法以及掺杂晶片
CN103000623B (zh) 一种铝栅半导体器件及其制造方法
CN103943471A (zh) 外延层形成方法及半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant