CN102024703A - 掺杂的方法 - Google Patents

掺杂的方法 Download PDF

Info

Publication number
CN102024703A
CN102024703A CN2009101958587A CN200910195858A CN102024703A CN 102024703 A CN102024703 A CN 102024703A CN 2009101958587 A CN2009101958587 A CN 2009101958587A CN 200910195858 A CN200910195858 A CN 200910195858A CN 102024703 A CN102024703 A CN 102024703A
Authority
CN
China
Prior art keywords
ion
light dope
grid
sides
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101958587A
Other languages
English (en)
Other versions
CN102024703B (zh
Inventor
神兆旭
居建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101958587A priority Critical patent/CN102024703B/zh
Publication of CN102024703A publication Critical patent/CN102024703A/zh
Application granted granted Critical
Publication of CN102024703B publication Critical patent/CN102024703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种掺杂的方法，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，该方法包括：调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂；然后将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极。采用该方法能够降低半导体器件的性能差异。

Description

掺杂的方法
技术领域
本发明涉及半导体制造领域，特别涉及一种掺杂的方法。
背景技术
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，在半导体的制造流程中，涉及轻掺杂工艺，具体为，采用较低的离子注入剂量对位于栅极两侧的衬底进行掺杂，形成轻掺杂漏极和轻掺杂源极。图1～图3为现有技术中轻掺杂方法的过程剖面结构图，该方法包括以下步骤：
步骤一，参见图1，提供一晶圆，在晶圆的衬底101上形成栅氧化层102和多晶硅层103，并采用离子注入工艺对多晶硅层103进行掺杂，离子注入的剂量为1×1015/cm2至6×1015/cm2。
步骤二，参见图2，对多晶硅层103和栅氧化层102利用光刻、蚀刻工艺形成栅极203，并利用氧化、沉积、蚀刻工艺形成侧壁层204。
步骤三，参见图3，采用离子注入工艺对栅极203两侧的衬底101进行掺杂，形成轻掺杂漏极301和轻掺杂源极302，离子注入的剂量为5×1014/cm2至2×1015/cm2。
上述步骤一和步骤三均涉及离子注入工艺，从理论上来说，当进行离子注入时，应预先调整离子束发射装置，并使离子束发射装置所发射的离子束垂直于衬底表面，这样才可保证步骤三中形成的轻掺杂漏极和轻掺杂源极的离子浓度是相等的，但是，在实际应用中，由于存在误差，离子束发射装置所发射的离子束有可能并不是垂直于衬底表面的，而且，由于不同机台的离子束发射装置在性能方面存在差异，这就有可能导致不同机台的离子束发射装置所发射出的离子束的角度是不同的，对于同一批半导体器件的轻掺杂来说，一般将同一批半导体器件分为若干组，且若干组同时在不同的机台上完成轻掺杂，由于不同机台的离子束发射装置所发射出的离子束的角度是不同的，这就会造成同一批半导体器件的性能差异比较大，而且，即使同一批半导体器件是在同一机台上完成轻掺杂，由于气温或其他环境因素的影响，也会造成同一批半导体器件的性能差异比较大。同样对于不同批次器件，机台的离子束发射装置所发射出的离子束的角度也是不同的，这就会造成不同批半导体器件的性能差异也比较大。
发明内容
有鉴于此，本发明的目的在于提供一种掺杂的方法，能够降低半导体器件的性能差异。
为达到上述目的，本发明的技术方案具体是这样实现的：
一种掺杂的方法，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，该方法包括：
调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂；
将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极；
所述注入的离子均为N型元素。
所述注入的离子均为P型元素。
轻掺杂时，
当晶圆在水平方向上旋转180度且旋转一次时，每次离子注入的剂量均为2.5×1014/cm2至1×1015/cm2；
重掺杂时，
当晶圆在水平方向上旋转180度且旋转一次时，每次离子注入的剂量均为1×1015/cm2至2.5×1015/cm2；
所述固定夹角为1度至5度。
一种掺杂的方法，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，该方法包括：
调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂或重掺杂；
将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一再次对栅极两侧的衬底进行轻掺杂或重掺杂；
按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第三次对栅极两侧的衬底进行轻掺杂或重掺杂；
按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第四次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极。
所述注入的离子均为N型元素。
所述注入的离子均为P型元素。
轻掺杂时，
当晶圆在水平方向上每次旋转90度且旋转三次时，每次离子注入的剂量均为1.125×1014/cm2至5×1014/cm2；
重掺杂时，
当晶圆在水平方向上每次旋转90度且旋转三次时，每次离子注入的剂量均为5×1014/cm2至1.125×1015/cm2。
所述固定夹角为1度至5度。
由上述的技术方案可见，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂，然后将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极，或者，调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂或重掺杂，然后将晶圆按照相同方向在水平方向上连续旋转三次，每次均旋转90度，且每旋转一次后，采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极，采用本发明所提供的方法能够降低半导体器件的性能差异。
附图说明
图1～图3为现有技术中轻掺杂方法的过程剖面结构图。
图4为本发明所提供的轻掺杂方法的流程图。
图5为本发明所提供的轻掺杂方法中步骤401的过程剖面结构图。
图6为本发明所提供的轻掺杂方法中步骤402的过程剖面结构图。
图7为本发明所提供的轻掺杂方法中步骤403的过程剖面结构图。
图8为本发明所提供的轻掺杂方法中步骤404的过程剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的核心思想为：当对栅极两侧的衬底进行轻掺杂或重掺杂时，首先调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂，然后将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，最终形成轻掺杂漏极和轻掺杂源极，或漏极和源极，或者，首先调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，然后采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂或重掺杂，然后将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一再次对栅极两侧的衬底进行轻掺杂或重掺杂，然后按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第三次对栅极两侧的衬底进行轻掺杂或重掺杂，然后按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第四次对栅极两侧的衬底进行轻掺杂或重掺杂，最终形成轻掺杂漏极和轻掺杂源极，或漏极和源极，能够降低半导体器件的性能差异。
图4为本发明所提供的轻掺杂方法的流程图，如图4所示，该方法包括以下步骤：
步骤401，图5为本发明所提供的轻掺杂方法中步骤401的过程剖面结构图，如图5所示，提供一晶圆，在晶圆的衬底101上沉积栅氧化层102和多晶硅层103，并采用离子注入工艺对多晶硅层103进行掺杂，其中，该步骤可采用现有技术的方法，在此不予赘述。
步骤402，图6为本发明所提供的轻掺杂方法中步骤402的过程剖面结构图，如图6所示，对多晶硅层103和栅氧化层102进行光刻、蚀刻，在衬底101上形成栅极203，并采用氧化、沉积、蚀刻工艺形成侧壁层204，其中，该步骤可采用现有技术的方法，在此不予赘述。
上述步骤401和402为形成栅极结构和栅极结构两侧的侧壁层204的过程，本说明书所述的栅极结构包括依次位于半导体衬底上的栅氧化层102和位于栅氧化层上的栅极203。
步骤403，图7为本发明所提供的轻掺杂方法中步骤403的过程剖面结构图，如图7所示，调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角θ，采用预设的离子注入剂量的一半对栅极203两侧的衬底101进行轻掺杂。
由于不同机台的离子束发射装置所发射出的离子束的角度存在差异，或同一机台的离子束发射装置在不同环境下所发射出的离子束的角度也存在差异，在本步骤中，无论使用哪个机台或使用同一机台在哪种环境下进行轻掺杂，均需要调整离子束的角度，保证机台的离子束发射装置所发射出的离子束与衬底表面的垂直方向存在一个固定夹角，在实际应用中，固定夹角的范围可为1度至5度，其中，调整离子束的角度的方法为现有技术的内容，在此不予赘述。
当对栅极两侧的衬底进行轻掺杂时，如果预设的离子注入的剂量为Q，则在本步骤中，离子注入的剂量为Q/2。
步骤404，图8为本发明所提供的轻掺杂方法中步骤404的过程剖面结构图，如图8所示，将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极103两侧的衬底101进行轻掺杂，形成轻掺杂漏极301和轻掺杂源极302。
在步骤403中，由于离子束与衬底表面的垂直方向保持一固定夹角，当步骤403执行完毕后，为了保证轻掺杂漏极和轻掺杂源极的离子浓度相等，将晶圆在水平方向上旋转180度，并再次对栅极两侧的衬底进行轻掺杂。
将晶圆在水平方向上旋转的方法可采用现有技术中的旋转装置，并使晶圆在水平方向上逆时针或顺时针旋转180度，然后，采用与步骤403中相同的离子类型对栅极两侧的衬底进行离子注入，且离子注入的剂量也为Q/2。
在上述步骤403和步骤404中，注入的离子可均为N型元素例如磷或砷，注入的离子也可均为P型元素例如硼或铟。
在轻掺杂工艺中，由于预设的离子注入剂量为5×1014/cm2至2×1015/cm2，因此，当晶圆在水平方向上旋转180度之前，离子注入的剂量为2.5×1014/cm2至1×1015/cm2，当晶圆在水平方向上旋转180度之后，离子注入的剂量也为2.5×1014/cm2至1×1015/cm2。
需要说明的是，当离子束与衬底表面的垂直方向保持一固定夹角后，也可首先采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂，其次将晶圆按照相同方向在水平方向上连续旋转三次，每次均旋转90度，且每旋转一次后，采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂，最终形成轻掺杂漏极和轻掺杂源极，由于预设的离子注入剂量为5×1014/cm2至2×1015/cm2，则这四次轻掺杂中每次的离子注入剂量为1.125×1014/cm2至5×1014/cm2。
至此，本流程结束，可进入后续的工艺流程。
另外，上述方法也可应用于重掺杂工艺中，具体为：当对栅极两侧的衬底进行重掺杂时，首先调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行重掺杂，然后将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行重掺杂，最终形成漏极和源极，或者，首先调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，然后采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行重掺杂，然后将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一再次对栅极两侧的衬底进行重掺杂，然后按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第三次对栅极两侧的衬底进行重掺杂最终形成轻掺杂漏极和轻掺杂源极，然后按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第四次对栅极两侧的衬底进行重掺杂，最终形成漏极和源极。
在重掺杂工艺中，由于预设的离子注入剂量为2×1015/cm2至5×1015/cm2，因此，当晶圆在水平方向上旋转180度之前，离子注入的剂量为1×1015/cm2至2.5×1015/cm2，当晶圆在水平方向上旋转180度之后，离子注入的剂量也为1×1015/cm2至2.5×1015/cm2，若分四次掺杂，则每次的离子注入剂量为5×1014/cm2至1.125×1015/cm2。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种掺杂的方法，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，其特征在于，该方法包括：
调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的一半对栅极两侧的衬底进行轻掺杂或重掺杂；
将晶圆在水平方向上旋转180度，采用预设的离子注入剂量的一半再次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极；
2.根据权利要求1所述的方法，其特征在于，所述注入的离子均为N型元素。
3.根据权利要求1所述的方法，其特征在于，所述注入的离子均为P型元素。
4.根据权利要求1所述的方法，其特征在于，
轻掺杂时，
当晶圆在水平方向上旋转180度且旋转一次时，每次离子注入的剂量均为2.5×1014/cm2至1×1015/cm2；
重掺杂时，
当晶圆在水平方向上旋转180度且旋转一次时，每次离子注入的剂量均为1×1015/cm2至2.5×1015/cm2；
5.根据权利要求1所述的方法，其特征在于，所述固定夹角为1度至5度。
6.一种掺杂的方法，在半导体衬底上形成栅极结构，并在栅极结构两侧形成侧壁层后，其特征在于，该方法包括：
调整离子束的角度，并使离子束与衬底表面的垂直方向保持一固定夹角，采用预设的离子注入剂量的四分之一对栅极两侧的衬底进行轻掺杂或重掺杂；
将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一再次对栅极两侧的衬底进行轻掺杂或重掺杂；
按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第三次对栅极两侧的衬底进行轻掺杂或重掺杂；
按照相同方向将晶圆在水平方向上旋转90度，采用预设的离子注入剂量的四分之一第四次对栅极两侧的衬底进行轻掺杂或重掺杂，形成轻掺杂漏极和轻掺杂源极，或漏极和源极。
7.根据权利要求6所述的方法，其特征在于，所述注入的离子均为N型元素。
8.根据权利要求6所述的方法，其特征在于，所述注入的离子均为P型元素。
9.根据权利要求6所述的方法，其特征在于，
轻掺杂时，
当晶圆在水平方向上每次旋转90度且旋转三次时，每次离子注入的剂量均为1.125×1014/cm2至5×1014/cm2；
重掺杂时，
当晶圆在水平方向上每次旋转90度且旋转三次时，每次离子注入的剂量均为5×1014/cm2至1.125×1015/cm2。
10.根据权利要求6所述的方法，其特征在于，所述固定夹角为1度至5度。
CN2009101958587A 2009-09-17 2009-09-17 掺杂的方法 Active CN102024703B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101958587A CN102024703B (zh) 2009-09-17 2009-09-17 掺杂的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101958587A CN102024703B (zh) 2009-09-17 2009-09-17 掺杂的方法

Publications (2)

Publication Number Publication Date
CN102024703A true CN102024703A (zh) 2011-04-20
CN102024703B CN102024703B (zh) 2012-07-25

Family

ID=43865852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101958587A Active CN102024703B (zh) 2009-09-17 2009-09-17 掺杂的方法

Country Status (1)

Country Link
CN (1) CN102024703B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103165537A (zh) * 2013-03-01 2013-06-19 溧阳市虹翔机械制造有限公司 一种cmos管的掺杂方法
CN103943485A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN111326407A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备
CN111916525A (zh) * 2020-08-13 2020-11-10 中国电子科技集团公司第四十四研究所 锗波导探测器侧壁浅结离子注入工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432106A (en) * 1993-08-02 1995-07-11 United Microelectronics Corporation Manufacture of an asymmetric non-volatile memory cell
US6482724B1 (en) * 1999-09-07 2002-11-19 Texas Instruments Incorporated Integrated circuit asymmetric transistors
JP4302952B2 (ja) * 2002-08-30 2009-07-29 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4408679B2 (ja) * 2003-10-09 2010-02-03 三洋電機株式会社 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103165537A (zh) * 2013-03-01 2013-06-19 溧阳市虹翔机械制造有限公司 一种cmos管的掺杂方法
CN103151267B (zh) * 2013-03-01 2015-07-15 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
CN103943485A (zh) * 2014-04-28 2014-07-23 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN103943485B (zh) * 2014-04-28 2016-09-07 上海华力微电子有限公司 形成水平方向功函数可变的栅极的方法
CN111326407A (zh) * 2018-12-14 2020-06-23 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备
CN111326407B (zh) * 2018-12-14 2022-11-08 夏泰鑫半导体(青岛)有限公司 离子注入方法和设备
CN111916525A (zh) * 2020-08-13 2020-11-10 中国电子科技集团公司第四十四研究所 锗波导探测器侧壁浅结离子注入工艺
CN111916525B (zh) * 2020-08-13 2022-03-25 中国电子科技集团公司第四十四研究所 锗波导探测器侧壁浅结离子注入工艺

Also Published As

Publication number Publication date
CN102024703B (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102024703B (zh) 掺杂的方法
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
JPS62142318A (ja) 半導体装置の製造方法
CN100381932C (zh) 薄膜晶体管
CN102110593B (zh) 一种提高多晶硅薄膜电阻稳定性的方法
KR100687872B1 (ko) 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법
CN107534070B (zh) 使用基板级离子注入制造太阳能电池发射极区
CN102096310A (zh) 光刻胶图案的修正方法及刻蚀方法
KR100954484B1 (ko) 이온주입방법
US20070257211A1 (en) Implant Optimization Scheme
US9184170B2 (en) Method for FinFET SRAM ratio tuning
CN107154346A (zh) 一种膜层的掺杂方法、薄膜晶体管及其制作方法
JPH10303140A (ja) 絶縁ゲート電界効果トランジスタの製造方法
CN103943486B (zh) 多晶硅膜层形貌的形成方法
CN101989541A (zh) 轻掺杂的方法
CN1167113C (zh) 具有超浅结延伸区的mos装置的制造方法
CN101840854B (zh) 半导体的掺杂方法
US20220157968A1 (en) Ion implantation to reduce nanosheet gate length variation
CN101882574B (zh) 半导体制造工艺流程中掺杂栅极和漏、源极的方法
CN100397656C (zh) 多栅极结构的薄膜晶体管及其制作方法
CN101764094A (zh) 一种调节互补金属氧化物半导体的阈值电压的方法
TWI581314B (zh) 半導體裝置及其製造方法
CN102064099A (zh) 栅极结构的形成方法
CN104269379A (zh) 一种阵列基板及其制备方法、显示装置
CN104035218A (zh) 一种阵列基板及数据线断线的修复方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant